JP2671526B2 - 光接続装置の駆動方法 - Google Patents
光接続装置の駆動方法Info
- Publication number
- JP2671526B2 JP2671526B2 JP27888189A JP27888189A JP2671526B2 JP 2671526 B2 JP2671526 B2 JP 2671526B2 JP 27888189 A JP27888189 A JP 27888189A JP 27888189 A JP27888189 A JP 27888189A JP 2671526 B2 JP2671526 B2 JP 2671526B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- output
- signal
- signal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は光並列処理デバイスを用いた光接続装置と
その駆動方法に関する。
その駆動方法に関する。
（従来の技術） 近年、高度情報化社会の進展と共に、従来よりは大容
量で高速の情報の入出力装置、伝送装置、交換装置、信
号処理装置、が求められている。このために、電子コン
ピュータではその限界が見えており、光の高速性と並列
性を利用した光コンピュータが期待されている。光コン
ピュータは、光信号間で干渉しないために並列処理に向
いているが、現状ではその並列性の利点を活用したシス
テムは実現されていない。この理由の一つに、高速でか
つ、素子配列数が大きい面型の光処理用デバイスがまだ
得られていない点にある。並列数（素子配列数）の大き
い光処理用デバイスは、今のところ液晶表示素子などに
限られ、高速駆動が可能ではない。また、高速動作が可
能な光処理用デバイスには非線形材料や光半導体を用い
た素子があるが、配列する技術がまざ十分でなく、消費
パワーも大きいために素子配列を高密度に形成すること
ができない。
量で高速の情報の入出力装置、伝送装置、交換装置、信
号処理装置、が求められている。このために、電子コン
ピュータではその限界が見えており、光の高速性と並列
性を利用した光コンピュータが期待されている。光コン
ピュータは、光信号間で干渉しないために並列処理に向
いているが、現状ではその並列性の利点を活用したシス
テムは実現されていない。この理由の一つに、高速でか
つ、素子配列数が大きい面型の光処理用デバイスがまだ
得られていない点にある。並列数（素子配列数）の大き
い光処理用デバイスは、今のところ液晶表示素子などに
限られ、高速駆動が可能ではない。また、高速動作が可
能な光処理用デバイスには非線形材料や光半導体を用い
た素子があるが、配列する技術がまざ十分でなく、消費
パワーも大きいために素子配列を高密度に形成すること
ができない。
これらの問題に応える光処理用デバイスとして、光サ
イリスタをベースとした低消費電力の面入出力光電融合
素子が注目されている。この素子を用いた光クロスバイ
ンタコネクションについては、例えば雑誌「第49回応用
物理学会学術講演会講演予稿集」の728頁に掲載されて
いる論文「面入出力光電融合素子（VSTEP）を用いた光
接続（Ｉ）−方式検討、（II）−空間光クロスバ接続」
に詳細に明記されている。本デバイスを用いれば従来不
可能であった並列数の高い光配線による任意のコネクシ
ョンが実現できる。また、面入出力光電融合素子につい
ては、1988年発光の雑誌「アプライド・フィジックス・
レター（Applied Physics Letter）」のボリューム52の
679頁から681頁に掲載の論文“低消費ダイナミックメモ
リとしてのダブルヘテロ構造光電スイッチ（Double het
erostructure optoelectronic switch as a dynamic me
mory with low−power consumption）”に詳しく述べら
れている。
イリスタをベースとした低消費電力の面入出力光電融合
素子が注目されている。この素子を用いた光クロスバイ
ンタコネクションについては、例えば雑誌「第49回応用
物理学会学術講演会講演予稿集」の728頁に掲載されて
いる論文「面入出力光電融合素子（VSTEP）を用いた光
接続（Ｉ）−方式検討、（II）−空間光クロスバ接続」
に詳細に明記されている。本デバイスを用いれば従来不
可能であった並列数の高い光配線による任意のコネクシ
ョンが実現できる。また、面入出力光電融合素子につい
ては、1988年発光の雑誌「アプライド・フィジックス・
レター（Applied Physics Letter）」のボリューム52の
679頁から681頁に掲載の論文“低消費ダイナミックメモ
リとしてのダブルヘテロ構造光電スイッチ（Double het
erostructure optoelectronic switch as a dynamic me
mory with low−power consumption）”に詳しく述べら
れている。
（発明が解決しようとする課題） しかし、光インターコネクションの並列数が大きくな
ると並列光デバイスそのものの配線数も増大し、実装の
点で問題が発生する。また、接続信号間のコネクション
先（アドレス先）を接続信号自身に乗せる自己ルーティ
ングが望ましいが、従来の光インターコネクションでは
不可能であり、別にアドレス指定の信号ラインを光マス
クに与えてコネクション先を指定していた。実際に光情
報処理を実現するに当たっては、実時間的に可変な２次
元状の光マスクが必要であり、光半導体素子、光双安定
素子などが候補として提案されているが、実用できる素
子としては液晶ディスプレイのみであり、応答速度の点
で速くできず、問題であった。
ると並列光デバイスそのものの配線数も増大し、実装の
点で問題が発生する。また、接続信号間のコネクション
先（アドレス先）を接続信号自身に乗せる自己ルーティ
ングが望ましいが、従来の光インターコネクションでは
不可能であり、別にアドレス指定の信号ラインを光マス
クに与えてコネクション先を指定していた。実際に光情
報処理を実現するに当たっては、実時間的に可変な２次
元状の光マスクが必要であり、光半導体素子、光双安定
素子などが候補として提案されているが、実用できる素
子としては液晶ディスプレイのみであり、応答速度の点
で速くできず、問題であった。
この発明の目的は上記の欠点をなくし、高速で並列数
が高く、自己ルーティングが可能な光インターコネクシ
ョン（光接続装置）を提供するものである。
が高く、自己ルーティングが可能な光インターコネクシ
ョン（光接続装置）を提供するものである。
（課題を解決するための手段） 本発明の光接続装置は、発光、閾値、メモリ機能を有
し、駆動端子として少なくとも２端子以上をもつ光電入
出力素子を二次元状に複数配置し、該各素子の同種類の
駆動端子を共通の電極でマトリクス状に配線した面形光
電入出力素子と、前記面形光電入出力素子からの発光光
を受光する受光素子を１次元状に配列した面形受光素子
とを対面して一体化した光ルーティング素子と、前記面
形光電入出力素子の一つの複数対のマトリクス配線に接
続先を示す情報と伝送する情報とを時系列的に与える入
力信号回路と、前記入力信号の接続先を示す情報と同期
して他の複数対のマトリクス配線にアドレス同期信号を
与え、前記面形光電入出力素子の任意の光電入出力素子
を動作状態に設定するアドレス同期信号回路と、前記面
形受光素子からの信号を処理する出力信号回路とから構
成されることを特徴としている。
し、駆動端子として少なくとも２端子以上をもつ光電入
出力素子を二次元状に複数配置し、該各素子の同種類の
駆動端子を共通の電極でマトリクス状に配線した面形光
電入出力素子と、前記面形光電入出力素子からの発光光
を受光する受光素子を１次元状に配列した面形受光素子
とを対面して一体化した光ルーティング素子と、前記面
形光電入出力素子の一つの複数対のマトリクス配線に接
続先を示す情報と伝送する情報とを時系列的に与える入
力信号回路と、前記入力信号の接続先を示す情報と同期
して他の複数対のマトリクス配線にアドレス同期信号を
与え、前記面形光電入出力素子の任意の光電入出力素子
を動作状態に設定するアドレス同期信号回路と、前記面
形受光素子からの信号を処理する出力信号回路とから構
成されることを特徴としている。
その具体的な構造は例えば前記光電入出力素子がＰ
型、ｎ型、Ｐ型、ｎ型、或るいはｎ型、Ｐ型、ｎ型、Ｐ
型、の半導体がこの順に半導体基板上に積層された構造
である。
型、ｎ型、Ｐ型、ｎ型、或るいはｎ型、Ｐ型、ｎ型、Ｐ
型、の半導体がこの順に半導体基板上に積層された構造
である。
本発明の光接続装置を駆動する方法として、前記入力
信号回路には保持電圧以上で且つ、閾値電圧以下のバイ
アス電圧を、常時、与えておき、又、前記アドレス同期
信号回路は、通常、零電位にしておいた状態で、前記入
力信号回路の電圧を更に上げてVaとし、又、前記アドレ
ス同期信号回路に負の電圧を加えて−Vbとし、これらの
信号電圧差（Va＋Vb）で、前記面形光電入出力素子をON
状態にさせ接続先の情報を入力した後に、前記入力信号
回路から伝送する情報をここで、前記接続先の情報及び
伝送する情報は各マトリクス配線に並列に入力すれば、
短時間で情報を送ることができる。さらに、別の駆動方
法として、前記アドレス同期信号回路に加える負の電圧
パルスの振幅が前記素子の直流でのスイッチング電圧Vs
以上であり、またそのパルス幅は前記光電入出力素子の
スイッチング遅れ時間より短い駆動により、前記光電入
出力素子をON状態にする速度を高速にすることができ
る。
信号回路には保持電圧以上で且つ、閾値電圧以下のバイ
アス電圧を、常時、与えておき、又、前記アドレス同期
信号回路は、通常、零電位にしておいた状態で、前記入
力信号回路の電圧を更に上げてVaとし、又、前記アドレ
ス同期信号回路に負の電圧を加えて−Vbとし、これらの
信号電圧差（Va＋Vb）で、前記面形光電入出力素子をON
状態にさせ接続先の情報を入力した後に、前記入力信号
回路から伝送する情報をここで、前記接続先の情報及び
伝送する情報は各マトリクス配線に並列に入力すれば、
短時間で情報を送ることができる。さらに、別の駆動方
法として、前記アドレス同期信号回路に加える負の電圧
パルスの振幅が前記素子の直流でのスイッチング電圧Vs
以上であり、またそのパルス幅は前記光電入出力素子の
スイッチング遅れ時間より短い駆動により、前記光電入
出力素子をON状態にする速度を高速にすることができ
る。
（作用） 本発明では、面形光電入出力素子に光サイリスタをベ
ースとして低消費電力の前記光電融合光入出力素子を二
次元状に複数配置し、該各素子の同種類の駆動端子を共
通の電極でマトリクス状に配線した素子を用いる。この
素子は発光、閾値メモリ機能を有し、２端子間に閾値以
上の電圧を印加することにより動作状態に設定でき、こ
の動作状態になった素子は低電圧で発光が可能になる。
これに対して、他の非動作状態の素子は同じ電圧を与え
ても発光しない。したがって、最初のアドレス時に面形
光電入出力素子をマトリクス電極毎に順次、時系列的に
動作状態に選択的に設定していき、次に信号電圧を与え
れば、動作状態の面形光電入出力素子のみから信号電圧
に従った発光が行なわれる。この発光を短冊状の受光素
子を１次元状に配列した面形受光素子で受ければ、指定
された信号出力先のみに信号を送ることができる。すな
わち、自己ルーティングが可能な光インターコネクショ
ンが光マスクを用いることを無しに実現でき、小形の一
体化された光接続装置が実現できる。
ースとして低消費電力の前記光電融合光入出力素子を二
次元状に複数配置し、該各素子の同種類の駆動端子を共
通の電極でマトリクス状に配線した素子を用いる。この
素子は発光、閾値メモリ機能を有し、２端子間に閾値以
上の電圧を印加することにより動作状態に設定でき、こ
の動作状態になった素子は低電圧で発光が可能になる。
これに対して、他の非動作状態の素子は同じ電圧を与え
ても発光しない。したがって、最初のアドレス時に面形
光電入出力素子をマトリクス電極毎に順次、時系列的に
動作状態に選択的に設定していき、次に信号電圧を与え
れば、動作状態の面形光電入出力素子のみから信号電圧
に従った発光が行なわれる。この発光を短冊状の受光素
子を１次元状に配列した面形受光素子で受ければ、指定
された信号出力先のみに信号を送ることができる。すな
わち、自己ルーティングが可能な光インターコネクショ
ンが光マスクを用いることを無しに実現でき、小形の一
体化された光接続装置が実現できる。
さらに、前記アドレス同期信号のパルスの振幅を前記
固個形光電入出力素子のしきい電圧（スイッチング電
圧）以上とし、かつ、そのパルス幅を前記面形光電入出
力素子のスイッチング遅れ時間より短く設定することに
より素子を高速に駆動することが可能になる。
固個形光電入出力素子のしきい電圧（スイッチング電
圧）以上とし、かつ、そのパルス幅を前記面形光電入出
力素子のスイッチング遅れ時間より短く設定することに
より素子を高速に駆動することが可能になる。
（実施例） 次に、本発明について図面を参照して説明する。第１
図はこの発明による光接続装置の一実施例を示す。光ル
ータ装置は面形光電入出力素子１と面形受光素子２とを
対面させた光ルーティング素子３と、入力信号回路４、
アドレス同期信号回路５、出力信号回路６とから構成さ
れている。入力信号は入力信号回路４、アドレス同期信
号はアドレス同期信号回路５を経て光ルーティング素子
３の面形光電入出力１に入力される。マトリクス状面形
光電入出力素子からは入力信号とアドレス同期信号に応
じて異なった部位から光が出射され、面形受光素子２に
受光される。受光された信号は出力回路６を経て出力さ
れる。どの入力信号がどの出力信号に接続されるかは、
アドレス同期信号と入力信号によって規定される。この
ために、従来、面形光電入出力素子１と面形受光素子２
の間に必要であった空間光変調素子が不要となり、小形
で実用に供せられる光接続素子が可能である。
図はこの発明による光接続装置の一実施例を示す。光ル
ータ装置は面形光電入出力素子１と面形受光素子２とを
対面させた光ルーティング素子３と、入力信号回路４、
アドレス同期信号回路５、出力信号回路６とから構成さ
れている。入力信号は入力信号回路４、アドレス同期信
号はアドレス同期信号回路５を経て光ルーティング素子
３の面形光電入出力１に入力される。マトリクス状面形
光電入出力素子からは入力信号とアドレス同期信号に応
じて異なった部位から光が出射され、面形受光素子２に
受光される。受光された信号は出力回路６を経て出力さ
れる。どの入力信号がどの出力信号に接続されるかは、
アドレス同期信号と入力信号によって規定される。この
ために、従来、面形光電入出力素子１と面形受光素子２
の間に必要であった空間光変調素子が不要となり、小形
で実用に供せられる光接続素子が可能である。
第２図は本発明に用いる面形光電入出力素子の実施例
である。この素子は、Ｐ形及びｎ形のAlGaAsとGaAsの層
構造を有し、アノードとカソード間に閾値電圧以上の電
圧を印加すると、スイッチングされ発光し、動作状態に
なる。一旦動作状態になると、あるバイアス電圧以上の
電圧に対して発光するようになる。この素子を非動作状
態に戻すためには、両端子を短絡することによって可能
である。
である。この素子は、Ｐ形及びｎ形のAlGaAsとGaAsの層
構造を有し、アノードとカソード間に閾値電圧以上の電
圧を印加すると、スイッチングされ発光し、動作状態に
なる。一旦動作状態になると、あるバイアス電圧以上の
電圧に対して発光するようになる。この素子を非動作状
態に戻すためには、両端子を短絡することによって可能
である。
第３図は本発明の光接続装置の駆動方法による電圧パ
ルスを示す図であり、以下で面形光電入出力素子をマト
リクス状に配置した構成で任意の素子のみから発光を得
る方法を説明する。第２図に示した面形光電入出力素子
では閾値電圧以上の電圧を印加されると素子はOFFからO
Nにスイッチングし、電流が流れて発光を生じる。そこ
で素子に印加する電圧を第３図のようにアドレス信号Va
とアドレス同期信号Vbの正・負２つのパルスに分けて駆
動する。アドレス信号Vaとアドレス同期信号Vbはそれぞ
れ素子の閾値電圧以下で、VaとVbの和が閾値電圧以上と
なるように設定することによりアドレス信号とアドレス
同期信号の２つが同時に印加された素子のみをスイッチ
ングさせることができる。マトリクス配線でカソードあ
るいはアノード電極が同じ電極配線でつながれた他の素
子にはVaとVbが同時には加わらないので印加電圧は閾値
以下のためにスイッチングは起こらない。以上の実施例
では情報信号の入力は各マトリクス配線ごとにバラバラ
でも一度に並列に入力しても可能である。また、素子に
は常時、保持電圧VHを以上のバイアス電圧を印加してお
くことにより、スッチングした素子はON状態を保持する
ことが可能である。第２図の面形光電入出力素子では保
持電圧は約1.4Vである。
ルスを示す図であり、以下で面形光電入出力素子をマト
リクス状に配置した構成で任意の素子のみから発光を得
る方法を説明する。第２図に示した面形光電入出力素子
では閾値電圧以上の電圧を印加されると素子はOFFからO
Nにスイッチングし、電流が流れて発光を生じる。そこ
で素子に印加する電圧を第３図のようにアドレス信号Va
とアドレス同期信号Vbの正・負２つのパルスに分けて駆
動する。アドレス信号Vaとアドレス同期信号Vbはそれぞ
れ素子の閾値電圧以下で、VaとVbの和が閾値電圧以上と
なるように設定することによりアドレス信号とアドレス
同期信号の２つが同時に印加された素子のみをスイッチ
ングさせることができる。マトリクス配線でカソードあ
るいはアノード電極が同じ電極配線でつながれた他の素
子にはVaとVbが同時には加わらないので印加電圧は閾値
以下のためにスイッチングは起こらない。以上の実施例
では情報信号の入力は各マトリクス配線ごとにバラバラ
でも一度に並列に入力しても可能である。また、素子に
は常時、保持電圧VHを以上のバイアス電圧を印加してお
くことにより、スッチングした素子はON状態を保持する
ことが可能である。第２図の面形光電入出力素子では保
持電圧は約1.4Vである。
第４図は第３図に示した駆動方法において、入力信号
回路から並列にマトリクス配線に情報信号を入力する例
を示した図である。いま面形光電入出力素子１は入力信
号11とアドレス同期信号12が入力されており、各マトリ
クス状に配列された単体素子には両者の差に等しい電圧
が印加されていると考えられる。そこで、第４図に示す
ように、面形光電入出力素子１は例として４×４のマト
リクス素子である場合を考え、入力信号11（S1,S2,S3,S
4）が面形光電入出力素子１の各行の配線I1,I2,I3,I4に
入力し、アドレス同期信号12が各列の配線A1,A2,A3,A4
に入力している。入力信号11は初めにアドレス信号部と
してある定められた時間に一つの正パルス（電圧Va）を
もち、次に正パルスからなる情報信号部が続く様に構成
されている。アドレス同期信号12は各A1,A2,A3,A4端子
に時間t1,t2,t3,t4に順次に一つの負のパルス（電圧−V
b）を印加して行く。これらの信号電圧差（Va＋Vb）の
先の閾値電圧Vthより大きく、ここの信号電圧Va,VbはV
thより小さい。まず時間t1では、I3電極のみにアドレス
信号Vaが印加されるので、面形光電入出力素子１のI3行
A1列の素子のみにVa＋Vb（＞Vth）が印加されることに
なる。他の列A1の素子、および行I3の素子にはそれぞれ
Va,Vb（＜Vth）がかかるだけである。そこで、面形光電
入出力素子１のI3行A1列の素子が動作状態になる。次
に、時間t2では同様にしてI1行A2列の素子が動作状態に
なり、時間t3ではI4行A3列、時間t4ではI2行A4列の各素
子が動作状態になり、その状態はメモリされる。このよ
うに、アドレス信号部どの時間に正パルスを与えるかに
よって面形光電入出力素子１の任意の素子を動作状態に
設定することが可能である。次に、情報信号S1,S2,S3,S
4が各I1,I2,I3,I4行の電極に与えられるが、先に動作状
態にメモリされた素子のみが発光することになる。例え
ば、行I1の素子のうち、行I1列A2の素子のみから信号S1
による信号光が発生する。発生した信号光は対面して置
かれた面形受光素子２で受光される。面形受光素子２は
第４図に示すように、１次元状の短冊型素子の配列で、
同一素子内に受けられた光信号の総和が出力信号13とし
て得られる。例えばO1の素子は面形受光素子１の列A1の
素子の光を受けて出力する。そこで、列A1では行I3列A1
の素子のみが動作状態にあり、この素子からの発光信
号、すなわち信号S3が面形受光素子２のO1素子に受けら
れ、出力として得られる。同様に、O2からはS1、O3から
はS4、O4からはS2が得られる。このように、入力信号回
路から並列にマトリクス配線に接続先の情報を送ること
によって、２次元的に配列された素子に一素子ずつ送る
方法に比べて短時間で送ることができる。
回路から並列にマトリクス配線に情報信号を入力する例
を示した図である。いま面形光電入出力素子１は入力信
号11とアドレス同期信号12が入力されており、各マトリ
クス状に配列された単体素子には両者の差に等しい電圧
が印加されていると考えられる。そこで、第４図に示す
ように、面形光電入出力素子１は例として４×４のマト
リクス素子である場合を考え、入力信号11（S1,S2,S3,S
4）が面形光電入出力素子１の各行の配線I1,I2,I3,I4に
入力し、アドレス同期信号12が各列の配線A1,A2,A3,A4
に入力している。入力信号11は初めにアドレス信号部と
してある定められた時間に一つの正パルス（電圧Va）を
もち、次に正パルスからなる情報信号部が続く様に構成
されている。アドレス同期信号12は各A1,A2,A3,A4端子
に時間t1,t2,t3,t4に順次に一つの負のパルス（電圧−V
b）を印加して行く。これらの信号電圧差（Va＋Vb）の
先の閾値電圧Vthより大きく、ここの信号電圧Va,VbはV
thより小さい。まず時間t1では、I3電極のみにアドレス
信号Vaが印加されるので、面形光電入出力素子１のI3行
A1列の素子のみにVa＋Vb（＞Vth）が印加されることに
なる。他の列A1の素子、および行I3の素子にはそれぞれ
Va,Vb（＜Vth）がかかるだけである。そこで、面形光電
入出力素子１のI3行A1列の素子が動作状態になる。次
に、時間t2では同様にしてI1行A2列の素子が動作状態に
なり、時間t3ではI4行A3列、時間t4ではI2行A4列の各素
子が動作状態になり、その状態はメモリされる。このよ
うに、アドレス信号部どの時間に正パルスを与えるかに
よって面形光電入出力素子１の任意の素子を動作状態に
設定することが可能である。次に、情報信号S1,S2,S3,S
4が各I1,I2,I3,I4行の電極に与えられるが、先に動作状
態にメモリされた素子のみが発光することになる。例え
ば、行I1の素子のうち、行I1列A2の素子のみから信号S1
による信号光が発生する。発生した信号光は対面して置
かれた面形受光素子２で受光される。面形受光素子２は
第４図に示すように、１次元状の短冊型素子の配列で、
同一素子内に受けられた光信号の総和が出力信号13とし
て得られる。例えばO1の素子は面形受光素子１の列A1の
素子の光を受けて出力する。そこで、列A1では行I3列A1
の素子のみが動作状態にあり、この素子からの発光信
号、すなわち信号S3が面形受光素子２のO1素子に受けら
れ、出力として得られる。同様に、O2からはS1、O3から
はS4、O4からはS2が得られる。このように、入力信号回
路から並列にマトリクス配線に接続先の情報を送ること
によって、２次元的に配列された素子に一素子ずつ送る
方法に比べて短時間で送ることができる。
第５図は本発明の駆動方法による面形光電入出力素子
の駆動電圧パルスを図示したものである。以下、実験結
果を示しながら説明を行う。第２図のpnpn形の面形光電
入出力素子は前記アドレス信号Vaとアドレス同期信号Vb
が同時に印加され、その和がスイッチング電圧Vthを越
えたときに動作状態になるが、そのスイッチング動作に
は有限の遅れ時間が存在し、その遅れ時間は印加電圧が
大きい程短くなる。
の駆動電圧パルスを図示したものである。以下、実験結
果を示しながら説明を行う。第２図のpnpn形の面形光電
入出力素子は前記アドレス信号Vaとアドレス同期信号Vb
が同時に印加され、その和がスイッチング電圧Vthを越
えたときに動作状態になるが、そのスイッチング動作に
は有限の遅れ時間が存在し、その遅れ時間は印加電圧が
大きい程短くなる。
第６図は一例としてpnpn形面形光電入出力素子のスイ
ッチング電圧Vthが2.3Vの素子について印加電圧とスイ
ッチング遅れ時間の関係を素子に直列に挿入する付加抵
抗を変えて測定した結果であるこの結果のように、印加
電圧がスイッチング電圧以上であっても数百nsから数ns
の遅れが生じ、高速のスイッチング動作のためには印加
電圧を高くする必要があることがわかる。さて、スイッ
チング遅れ時間の間は印加電圧がスイッチング電圧以上
であっても素子はON状態になっていない。すなわち、ス
イッチング遅れ時間より遅いパルス電圧を印加した場
合、そしはONしないことを示している。このパルス幅の
電圧パルスにさらに電圧を重畳するとスイッチング遅れ
時間はパルス幅よりも短くなり素子がONする。
ッチング電圧Vthが2.3Vの素子について印加電圧とスイ
ッチング遅れ時間の関係を素子に直列に挿入する付加抵
抗を変えて測定した結果であるこの結果のように、印加
電圧がスイッチング電圧以上であっても数百nsから数ns
の遅れが生じ、高速のスイッチング動作のためには印加
電圧を高くする必要があることがわかる。さて、スイッ
チング遅れ時間の間は印加電圧がスイッチング電圧以上
であっても素子はON状態になっていない。すなわち、ス
イッチング遅れ時間より遅いパルス電圧を印加した場
合、そしはONしないことを示している。このパルス幅の
電圧パルスにさらに電圧を重畳するとスイッチング遅れ
時間はパルス幅よりも短くなり素子がONする。
第５図のパルス電圧は以上述べたスイッチング動作を
行うのに必要なパルスの条件を示すものである。アドレ
ス信号21は全てのマトリクスにON/OFFを指定するため、
複数の素子を選択するときには連続的にパルスが印加さ
れる。ここで、アドレス信号かスイッチング電圧Vthよ
り大きく設定すると、パルス幅Pwがスイッチング遅れ時
間より短い場合でも連続的に印加することで素子がONす
る。これはしきい値以上のパルスを印加することによ
り、素子にキャリア注入が起こり、これが素子内で蓄積
されているためで、１つのパルスではONしないが、複数
のパルスにより蓄積されるキャリアかしきい値を越える
ことで、素子がONしてしまう。これに対して、アドレス
同期信号は全てマトリクスのON/OFFを選択するサイクル
の間に１本の端子には１回しか印加されない。そのため
アドレス信号のように複数のパルスが印加されて素子が
ONすることがない。
行うのに必要なパルスの条件を示すものである。アドレ
ス信号21は全てのマトリクスにON/OFFを指定するため、
複数の素子を選択するときには連続的にパルスが印加さ
れる。ここで、アドレス信号かスイッチング電圧Vthよ
り大きく設定すると、パルス幅Pwがスイッチング遅れ時
間より短い場合でも連続的に印加することで素子がONす
る。これはしきい値以上のパルスを印加することによ
り、素子にキャリア注入が起こり、これが素子内で蓄積
されているためで、１つのパルスではONしないが、複数
のパルスにより蓄積されるキャリアかしきい値を越える
ことで、素子がONしてしまう。これに対して、アドレス
同期信号は全てマトリクスのON/OFFを選択するサイクル
の間に１本の端子には１回しか印加されない。そのため
アドレス信号のように複数のパルスが印加されて素子が
ONすることがない。
従って印加するパルスは第５図のように、アドレス信
号のパルス電圧はスイッチング電圧以下に保ち、アドレ
ス同期信号はスイッチング電圧以上にし、パルス幅Pwは
スイッチング遅れ時間より短く設定する。そしてアドレ
ス信号とアドレス同期信号が同時に素子に印加されたと
きに、端子間電圧は、スイッチング遅れ時間がパルス幅
より短くなり素子がONするようにすればよい。実験では
アドレス信号Vaを2.3V（直流保持電圧1.4Vを含む）、ア
ドレス同期信号Vbを6.7V、パルス幅を1nsと設定するこ
とにより、付加抵抗1kΩのときに1nsの書き込みが可能
であった。この駆動方法によりマトリクスの全素子を駆
動するのに要する時間は、1000×1000の大規模マトリク
スでも１μｓであり、高速な光接続動作が実現できる。
号のパルス電圧はスイッチング電圧以下に保ち、アドレ
ス同期信号はスイッチング電圧以上にし、パルス幅Pwは
スイッチング遅れ時間より短く設定する。そしてアドレ
ス信号とアドレス同期信号が同時に素子に印加されたと
きに、端子間電圧は、スイッチング遅れ時間がパルス幅
より短くなり素子がONするようにすればよい。実験では
アドレス信号Vaを2.3V（直流保持電圧1.4Vを含む）、ア
ドレス同期信号Vbを6.7V、パルス幅を1nsと設定するこ
とにより、付加抵抗1kΩのときに1nsの書き込みが可能
であった。この駆動方法によりマトリクスの全素子を駆
動するのに要する時間は、1000×1000の大規模マトリク
スでも１μｓであり、高速な光接続動作が実現できる。
（発明の効果） 以上、詳細に述べたように本発明を用いることにより
高速でかつ自在なコネクションが可能で、かつ、自己ル
ーティングが可能な光接続装置およびその駆動方法が実
現できる。
高速でかつ自在なコネクションが可能で、かつ、自己ル
ーティングが可能な光接続装置およびその駆動方法が実
現できる。
第１図は本発明の光接続装置の実施例を示す図、第２図
は本発明に用いる面形光電入出力素子を示す図、第３図
は本発明の駆動方法における駆動電圧パルスを示す図、
第４図は本発明の光接続装置の駆動方法を示す実施例を
示す図、第５図は本発明の別の駆動方法における駆動電
圧パルスを示す図、第６図は面型光電入出力素子の印加
電圧をスイッチング遅れ時間の関係を示す実験結果のグ
ラフである。 図において、１……面形光電入出力素子、２……面形受
光素子、３……光ルーティング素子、４……入力信号回
路、５……アドレス同期信号回路、６……出力信号回
路、11……入力信号、12……アドレス同期信号、13……
アドレス信号、22……情報信号である。
は本発明に用いる面形光電入出力素子を示す図、第３図
は本発明の駆動方法における駆動電圧パルスを示す図、
第４図は本発明の光接続装置の駆動方法を示す実施例を
示す図、第５図は本発明の別の駆動方法における駆動電
圧パルスを示す図、第６図は面型光電入出力素子の印加
電圧をスイッチング遅れ時間の関係を示す実験結果のグ
ラフである。 図において、１……面形光電入出力素子、２……面形受
光素子、３……光ルーティング素子、４……入力信号回
路、５……アドレス同期信号回路、６……出力信号回
路、11……入力信号、12……アドレス同期信号、13……
アドレス信号、22……情報信号である。
フロントページの続き (72)発明者 河合 滋 東京都港区芝５丁目33番１号 日本電気 株式会社内 (72)発明者 窪田 恵一 東京都港区芝５丁目33番１号 日本電気 株式会社内 (56)参考文献 特開 昭55−132082（ＪＰ，Ａ)
Claims (3)
- 【請求項１】発光、閾値、メモリ機能を有し、駆動端子
として少なくとも２端子以上をもつ光電入出力素子を二
次元状に複数配置し、該各素子の同種類の駆動端子を共
通の電極でマトリクス状に配線した面形光電入出力素子
と、前記面形光電入出力素子からの発光光を受光する受
光素子を１次元状に配列した面形受光素子とを対面して
一体化した光ルーティング素子と、前記面形光電入出力
素子の一つの複数対のマトリクス配線に接続先を示す情
報と伝送する情報とを時系列的に与える入力信号回路
と、前記入力信号の接続先を示す情報と同期して他の複
数対のマトリクス配線にアドレス同期信号を与え、前記
面形光電入出力素子の任意の光電入出力素子を動作状態
に設定するアドレス同期信号回路と、前記面形受光素子
からの信号を処理する出力信号回路とから構成される光
接続装置の駆動方法であって、前記入力信号回路には保
持電圧以上で且つ、閾値電圧以下のバイアス電圧を、常
時、与えておき、又、前記アドレス同期信号回路は、通
常、零電位にしておいて状態で、前記入力信号回路の電
圧を更にあげてVaとし、又、前記アドレス同期信号回路
に負の電圧を加えて−Vbとし、これらの信号電圧差（Va
＋Vb）で、前記面形光電入出力素子をON状態にさせ接続
先の情報を入力した後、入力信号回路から伝送する情報
を入力することを特徴とする光接続装置の駆動方法。 - 【請求項２】請求項１記載の光接続装置の駆動方法に於
いて前記接続先の情報と伝送する情報とを各々マトリク
ス配線に並列にかつ時系列的に与えることを特徴とする
光接続装置の駆動方法。 - 【請求項３】請求項１または請求項２記載の光接続装置
の駆動方法に於いて、前記アドレス同期信号回路に加え
る負の電圧パルスの振幅が前記素子の直流でのスイッチ
ング電圧Vs以上であり、またそのパルス幅は前記面形光
電入出力素子のスイッチング遅れ時間より短いことを特
徴とする光接続装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27888189A JP2671526B2 (ja) | 1989-01-06 | 1989-10-25 | 光接続装置の駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP182589 | 1989-01-06 | ||
| JP1-1825 | 1989-01-06 | ||
| JP27888189A JP2671526B2 (ja) | 1989-01-06 | 1989-10-25 | 光接続装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031581A JPH031581A (ja) | 1991-01-08 |
| JP2671526B2 true JP2671526B2 (ja) | 1997-10-29 |
Family
ID=26335109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27888189A Expired - Fee Related JP2671526B2 (ja) | 1989-01-06 | 1989-10-25 | 光接続装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671526B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2848279B2 (ja) * | 1995-06-30 | 1999-01-20 | 日本電気株式会社 | 光接続素子及び光接続装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132082A (en) * | 1979-04-03 | 1980-10-14 | Toshiba Corp | Light input/output device |
-
1989
- 1989-10-25 JP JP27888189A patent/JP2671526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031581A (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751263A (en) | Drive device and method for scanning a monolithic integrated LED array | |
| US5572540A (en) | Two-dimensional opto-electronic switching arrays | |
| KR970703571A (ko) | 어레이로 구성된 전자장치(Electronic devices comprising an array) | |
| WO2003071609A1 (fr) | Dispositif electroluminescent ayant une structure pnpn et reseau de dispositifs electroluminescents | |
| EP0301807A2 (en) | A method of controlling an optical PNPN thyristor | |
| US4357690A (en) | Switch circuit for exciting ultrasonic transducer elements | |
| US3609747A (en) | Solid-state display circuit with inherent memory | |
| JP7447604B2 (ja) | 発光装置、光学装置、計測装置及び情報処理装置 | |
| US5028969A (en) | Semiconductor device for a space modulation matrix and method for driving a space modulation matrix | |
| US4999688A (en) | Optical logic element with short switching time | |
| JP2671526B2 (ja) | 光接続装置の駆動方法 | |
| US6266036B1 (en) | Two-dimensional light-emitting element array device and method for driving the same | |
| Ogura et al. | Reconfigurable optical interconnection using a two‐dimensional vertical to surface transmission electrophotonic device array | |
| JP2832627B2 (ja) | スイッチ素子アレイ | |
| KR19980701945A (ko) | 멀티플렉서 회로 | |
| US5093875A (en) | Optical interconnection apparatus | |
| US3993978A (en) | Solid state crosspoint circuit arrangement for use in a telephone exchange | |
| EP0809229A2 (en) | Drive device for scanning a monolithic integrated LED array | |
| CA2348400A1 (en) | Self-scanning light-emitting device | |
| US4952028A (en) | Method for driving an optoelectronic switching device | |
| Kirk et al. | Demonstration of optoelectronic logic operations with differential pairs of optical thyristors | |
| JP2888910B2 (ja) | 光信号の読み取り方法及びこれに使用するスイッチ素子アレイ | |
| JPH03197930A (ja) | マルチ制御信号分配装置 | |
| US5153758A (en) | Driving method and apparatus for a pnpn semiconductor device | |
| JPH0381747A (ja) | 光演算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |