JP2671278B2 - Low-pass filter with delay equalization - Google Patents
Low-pass filter with delay equalizationInfo
- Publication number
- JP2671278B2 JP2671278B2 JP3083255A JP8325591A JP2671278B2 JP 2671278 B2 JP2671278 B2 JP 2671278B2 JP 3083255 A JP3083255 A JP 3083255A JP 8325591 A JP8325591 A JP 8325591A JP 2671278 B2 JP2671278 B2 JP 2671278B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- variable conductance
- input terminal
- conductance amplifier
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路化に好
適な遅延等化された低域通過フィルタに関するものであ
って、通過帯域が調整できるとともに群遅延特性が平坦
な特性を有する遅延等化された低域通過フィルタに係る
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay-equalized low-pass filter suitable for use in semiconductor integrated circuits, which has a flat band delay characteristic and an adjustable pass band. The present invention relates to an integrated low pass filter.
【０００２】[0002]
【従来の技術】図６は従来の遅延等化された低域通過フ
ィルタの一例を示す回路図である。１０は２次の全域通
過フィルタであり、１１は２次の低域通過フィルタであ
る。低域通過フィルタは遮断周波数帯域で遅延時間が変
化する特性を有しており、これを補正して群遅延特性を
平坦にする為には、通常、低域通過フィルタに全域通過
フィルタを組み合わせることによって、低域通過帯域の
群遅延特性を平坦にするようになされている。2. Description of the Related Art FIG. 6 is a circuit diagram showing an example of a conventional delay equalized low pass filter. Reference numeral 10 is a second-order all-pass filter, and 11 is a second-order low-pass filter. The low-pass filter has the characteristic that the delay time changes in the cutoff frequency band. To correct this and flatten the group delay characteristic, it is normal to combine an all-pass filter with the low-pass filter. Is designed to flatten the group delay characteristic in the low pass band.
【０００３】図６に示した遅延等化された低域通過フィ
ルタは、２次の全域通過フィルタ１０や低域通過フィル
タ１１をアクティブ・フィルタで形成する場合は、通常
バイカッド回路で構成されている。図６に示されるよう
に２次の全域通過フィルタ１０は、抵抗Ｒ11とコンデン
サＣ1 及び演算増幅器Ａ10から構成された不完全積分器
と、コンデンサＣ2 及び演算増幅器Ａ11から構成された
積分器と、抵抗Ｒ17と演算増幅器Ａ13からなる反転増幅
器及び反転増幅器を構成する演算増幅器Ａ12及び抵抗Ｒ
10，Ｒ13乃至Ｒ16から構成され、且つ低域通過フィルタ
１１は抵抗Ｒ20とコンデンサＣ3 及び演算増幅器Ａ14か
ら構成された不完全積分器と、コンデンサＣ4 と演算増
幅器Ａ15からなる積分器と反転増幅器を構成する演算増
幅器Ａ16及び抵抗Ｒ18，Ｒ19，Ｒ21から構成されてい
る。The delay equalized low-pass filter shown in FIG. 6 is usually composed of a biquad circuit when the second-order all-pass filter 10 and the low-pass filter 11 are formed by active filters. . As shown in FIG. 6, the second-order all-pass filter 10 is composed of an incomplete integrator composed of a resistor R 11 , a capacitor C 1 and an operational amplifier A 10 , and a capacitor C 2 and an operational amplifier A 11 . An integrator, an inverting amplifier composed of a resistor R 17 and an operational amplifier A 13, and an operational amplifier A 12 and a resistor R constituting the inverting amplifier.
10, is composed of R 13 to R 16, and low pass filter 11 and an incomplete integrator composed of a resistor R 20 and capacitor C 3 and the operational amplifier A 14, a capacitor C 4 and the operational amplifier A 15 It is composed of an integrator and an operational amplifier A 16 which constitutes an inverting amplifier, and resistors R 18 , R 19 and R 21 .
【０００４】[0004]
【発明が解決しようとする課題】図６に示されるような
低域通過帯域の群遅延特性を平坦にする為の低域通過フ
ィルタは、アクティブフィルタで構成される場合、それ
らの回路要素がバイカッド回路で構成されており、構成
部品が多数必要となる欠点がある。又、通過帯域を可変
しようとする場合は、抵抗の回路定数を変更しなければ
ならない為に全ての部品を半導体集積回路化すること
は、不可能である。通常、これらの部品をプリント基板
に実装して構成され、これらを実装する段階で抵抗或い
はコンデンサの回路定数を変えることによって、所定の
フィルタ特性に合わせるか、或いは抵抗を可変抵抗器と
して調整可能にするか、更には抵抗値をトリミングによ
って調整する手段による必要がある。従って、プリント
基板が用いられて低域通過フィルタが形成されること
と、それを構成する部品数が増加する為に、その外観形
状が大きくなる欠点がある。更に、フィルタ特性の調整
手段が煩雑となる欠点がある。本発明の主な目的は、半
導体集積回路化が容易であり、通過帯域の調整が容易で
あるとともに群遅延特性が平坦な遅延等化された低域通
過フィルタを提供するものである。A low-pass filter for flattening the group delay characteristic of the low-pass band as shown in FIG. 6 has an active filter when these circuit elements are biquad. Since it is composed of a circuit, it has the drawback of requiring a large number of components. Further, when it is desired to change the pass band, the circuit constant of the resistor must be changed, so that it is impossible to convert all the components into semiconductor integrated circuits. Usually, these components are mounted on a printed circuit board, and by changing the circuit constant of the resistor or capacitor at the stage of mounting these, it is possible to match the predetermined filter characteristics or adjust the resistor as a variable resistor. It is necessary to use a means for adjusting the resistance value by trimming. Therefore, there is a drawback that the external shape becomes large because the low-pass filter is formed by using the printed circuit board and the number of parts constituting the low pass filter increases. Further, there is a drawback that the filter characteristic adjusting means becomes complicated. The main object of the present invention is to provide a low-pass filter which is easy to be integrated into a semiconductor integrated circuit, whose pass band can be easily adjusted, and whose delay and equalization are flat group delay characteristics.
【０００５】[0005]
【課題を解決するための手段】本発明の遅延等化された
低域通過フィルタは、入力信号が入力される自己負帰還
型の第１の可変コンダクタンス増幅器とその出力端子に
接続された第１のコンデンサからなる第１の積分器と、
第２の可変コンダクタンス増幅器とその出力端子に接続
された第２のコンデンサからなる第２の積分器と、自己
負帰還型の第３の可変コンダクタンス増幅器とその出力
端子に接続された第３のコンデンサからなる第３の積分
器と、第１の可変コンダクタンス増幅器の正転入力端子
と第２の可変コンダクタンス増幅器の反転入力端子間に
接続された第１の抵抗と、第２と第３の可変コンダクタ
ンス増幅器の反転入力端子間に接続された第２の抵抗と
からなるものである。The delay equalized low-pass filter of the present invention is a self-negative feedback type first variable conductance amplifier to which an input signal is input, and a first variable-conductance amplifier connected to its output terminal. A first integrator consisting of a capacitor of
A second integrator composed of a second variable conductance amplifier and a second capacitor connected to its output terminal, a third self-negative feedback type variable conductance amplifier, and a third capacitor connected to its output terminal And a first resistor connected between the non-inverting input terminal of the first variable conductance amplifier and the inverting input terminal of the second variable conductance amplifier, and the second and third variable conductances. And a second resistor connected between the inverting input terminals of the amplifier.
【０００６】[0006]
【作用】本発明の遅延等化された低域通過フィルタは、
可変コンダクタンス増幅器とコンデンサからなる積分器
によって構成された１次或いは２次の全域通過フィルタ
（以下、ＡＰＦと称する。）と２次の低域通過フィルタ
（以下、ＬＰＦと称する。）との組み合わせてよって構
成されており、各可変コンダクタンス増幅器の相互コン
ダクタンスを調整することにより、低域通過帯域を調整
することができるとともに群遅延特性を平坦な特性とす
ることができる。The delay equalized low-pass filter of the present invention is
A combination of a first-order or second-order all-pass filter (hereinafter referred to as APF) and a second-order low-pass filter (hereinafter referred to as LPF) configured by an integrator including a variable conductance amplifier and a capacitor. Thus, by adjusting the mutual conductance of each variable conductance amplifier, the low pass band can be adjusted and the group delay characteristic can be made flat.
【０００７】[0007]
【実施例】図１は、本発明に係る遅延等化された低域通
過フィルタの一実施例を示した回路図であり、図１の低
域通過フィルタは、１次ＡＰＦと２次ＬＰＦで構成され
ている。1 is a circuit diagram showing an embodiment of a delay equalized low pass filter according to the present invention. The low pass filter shown in FIG. 1 is a first order APF and a second order LPF. It is configured.
【０００８】図に於いて、入力端子１は、可変コンダク
タンス増幅器Ａ1 の正転入力端子に接続され、可変コン
ダクタンス増幅器Ａ1 の出力端子と反転入力端子が接続
されて自己負帰還が掛けられている。可変コンダクタン
ス増幅器Ａ1 の出力端子には、コンデンサＣ1 が接続さ
れて積分器３を構成している。積分器３の出力端子は、
可変コンダクタンス増幅器Ａ2 の正転入力端子に接続さ
れ、その出力端子にコンデンサＣ2 が接続されており、
可変コンダクタンス増幅器Ａ2 とコンデンサＣ2 とによ
って積分器４を形成している。積分器４の出力端子は、
可変コンダクタンス増幅器Ａ3 の正転入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3 の出力端子にはコン
デンサＣ3 が接続され、可変コンダクタンス増幅器Ａ3
とコンデンサＣ3 とによって積分器５を形成している。
可変コンダクタンス増幅器Ａ1 の正転入力端子には、抵
抗Ｒ1 が接続され、その他端が可変コンダクタンス増幅
器Ａ2 の反転入力端子に接続されて入力電圧Ｖ1が積分
器４に供給されるようになされ、可変コンダクタンス増
幅器Ａ2の反転入力端子に抵抗Ｒ2 が接続され、抵抗Ｒ
2 の他端が可変コンダクタンス増幅器Ａ3 の反転入力端
子に接続され、出力電圧Ｖ0 が帰還されるようになされ
ている。又、可変コンダクタンス増幅器Ａ3 の反転入力
端子と出力端子は接続されて自己負帰還回路を形成して
いる。[0008] In the figure, an input terminal 1, the variable transconductance amplifier is connected to the non-inverting input terminal of A 1, the variable conductance amplifier A 1 output terminal and being inverted input terminal connected hung self negative feedback There is. The capacitor C 1 is connected to the output terminal of the variable conductance amplifier A 1 to form the integrator 3. The output terminal of the integrator 3 is
It is connected to the non-inverting input terminal of the variable conductance amplifier A 2 , and the capacitor C 2 is connected to its output terminal.
The variable conductance amplifier A 2 and the capacitor C 2 form an integrator 4. The output terminal of the integrator 4 is
Is connected to the non-inverting input terminal of the variable conductance amplifier A 3, the output terminal of the variable conductance amplifier A 3 is connected a capacitor C 3, the variable conductance amplifier A 3
And the capacitor C 3 form an integrator 5.
The resistor R 1 is connected to the non-inverting input terminal of the variable conductance amplifier A 1 , and the other end is connected to the inverting input terminal of the variable conductance amplifier A 2 so that the input voltage V 1 is supplied to the integrator 4. The resistor R 2 is connected to the inverting input terminal of the variable conductance amplifier A 2 ,
The other end of 2 is connected to the inverting input terminal of the variable conductance amplifier A 3 , and the output voltage V 0 is fed back. The inverting input terminal and output terminal of the variable conductance amplifier A 3 are connected to each other to form a self-negative feedback circuit.
【０００９】以下、本発明の遅延等化された低域通過フ
ィルタが１次のＡＰＦと２次のＬＰＦによって構成され
ていることについて、負帰還が掛けられた図２のブロッ
ク図のように書き表すことができる。図２のブロック図
に基づき図１の実施例の伝達関数Ｔ(s) を求める。Hereinafter, the fact that the delay-equalized low-pass filter of the present invention is composed of a first-order APF and a second-order LPF is described as a block diagram of FIG. 2 in which negative feedback is applied. be able to. Based on the block diagram of FIG. 2, the transfer function T (s) of the embodiment of FIG. 1 is obtained.
【００１０】図２に於いて、入力端子１から供給される
入力電圧をＶ1 とし、積分器３の伝達関数Ｔs1をＰ1 ／
ｓとし、その出力電圧をＶ2 とする。積分器４，５の伝
達関数Ｔs2，Ｔs3を夫々Ｐ2 ／ｓ，Ｐ3 ／ｓとし（但
し、ｓ＝ｊω）、積分器４の出力電圧をＶ3 とし、積分
器５の出力電圧をＶ0 とする。又、積分器４，５に負帰
還される帰還電圧を−Ｖ0 とする。In FIG. 2, the input voltage supplied from the input terminal 1 is V 1, and the transfer function T s1 of the integrator 3 is P 1 /
s, and its output voltage is V 2 . The transfer functions T s2 and T s3 of the integrators 4 and 5 are P 2 / s and P 3 / s, respectively (where s = jω), the output voltage of the integrator 4 is V 3, and the output voltage of the integrator 5 is Be V 0 . Further, the feedback voltage negatively fed back to the integrators 4 and 5 is set to -V 0 .
【００１１】尚、Ｐ1 乃至Ｐ3 は夫々ｇｍ1 ／Ｃ1 乃至
ｇｍ3 ／Ｃ3 に等しいものとする。ｇｍ1 乃至ｇｍ3 は
積分器３乃至５を形成する可変コンダクタンス増幅器Ａ
1 乃至Ａ3 の相互コンダクタンスを表し、Ｃ1 乃至Ｃ3
は積分器３乃至５の容量を示している。Note that P 1 to P 3 are equal to gm 1 / C 1 to gm 3 / C 3 , respectively. gm 1 to gm 3 are variable conductance amplifiers A forming integrators 3 to 5
Represents a transconductance of 1 to A 3 , C 1 to C 3
Indicates the capacitance of the integrators 3 to 5.
【００１２】以下、図２のブロック図に基づき本発明の
遅延等化された低域通過フィルタの伝達関数Ｔ（ｓ）を
求める。先ず、積分器３の入出力電圧Ｖ1,Ｖ2 と、その
伝達関数（Ｐ1 ／ｓ）との関係を以下に示し、その出力
電圧Ｖ2 を求める。The transfer function T (s) of the delay-equalized low-pass filter of the present invention will be determined below based on the block diagram of FIG. First, the relationship between the input / output voltages V 1 and V 2 of the integrator 3 and its transfer function (P 1 / s) is shown below, and the output voltage V 2 thereof is obtained.
【００１３】[0013]
【数１】 (Equation 1)
【００１４】次に、積分器４の入出力電圧と、その伝達
関数（Ｐ2 ／ｓ）の関係を以下に示し、その関係式に
(1) 式を代入して出力電圧Ｖ2 を消去し、積分器４の出
力電圧Ｖ3 を求める。Next, the relationship between the input / output voltage of the integrator 4 and its transfer function (P 2 / s) is shown below.
The output voltage V 2 is erased by substituting the equation (1), and the output voltage V 3 of the integrator 4 is obtained.
【００１５】[0015]
【数２】 (Equation 2)
【００１６】次に、積分器５の入出力電圧とその伝達関
数（Ｐ3 ／ｓ）との関係を以下に示す。Next, the relationship between the input / output voltage of the integrator 5 and its transfer function (P 3 / s) is shown below.
【００１７】[0017]
【数３】 (Equation 3)
【００１８】(2) 式と(3）式から出力電圧Ｖ3 を消去し
て、入力電圧Ｖ1 と出力電圧Ｖ0 の関係を求め、遅延等
化された低域通過フィルタの伝達関数Ｔ（ｓ）を求め
る。The output voltage V 3 is eliminated from the equations (2) and (3) to find the relationship between the input voltage V 1 and the output voltage V 0 , and the transfer function T ( s) is calculated.
【００１９】[0019]
【数４】 (Equation 4)
【００２０】[0020]
【数５】 (Equation 5)
【００２１】従って、(5) 式の伝達関数Ｔ(s) の結果、
図１の本発明に係る遅延等化された低域通過フィルタ
は、その右辺の項の伝達関数に基づいて１次のＡＰＦと
２次のＬＰＦから構成されていることが証明される。Therefore, as a result of the transfer function T (s) of the equation (5),
It is proved that the delay-equalized low-pass filter according to the present invention in FIG. 1 is composed of a first-order APF and a second-order LPF based on the transfer function of the term on the right side thereof.
【００２２】本発明の遅延等化された低域通過フィルタ
は、ＬＰＦとＡＰＦの組み合わせで構成されているが、
そのフィルタ特性は図３に示すような振幅特性と群遅延
特性となる。そのＬＰＦの振幅特性が（イ）に示され、
その群遅延特性が（ハ）に示されている。又、ＡＰＦの
振幅特性が（ロ）に示され、その群遅延特性が（ホ）に
示されている。これらのＬＰＦとＡＰＦの特性を重ね合
わせることによって、図１の遅延等化された低域通過フ
ィルタの群遅延特性が、（ニ）に示すような平坦な特性
となる。The delay equalized low-pass filter of the present invention is composed of a combination of LPF and APF.
The filter characteristic has an amplitude characteristic and a group delay characteristic as shown in FIG. The amplitude characteristic of the LPF is shown in (a),
The group delay characteristic is shown in (c). The amplitude characteristic of the APF is shown in (b), and its group delay characteristic is shown in (e). By superimposing these LPF and APF characteristics, the group delay characteristics of the delay-equalized low-pass filter in FIG. 1 become flat characteristics as shown in (d).
【００２３】図４は、本発明の遅延等化された低域通過
フィルタの他の実施例を示す回路図であり、図１の実施
例との相違点は、図１の構成要素である積分器３が図４
の実施例では積分器６と積分器７で構成されている点で
あり、他の構成は図１と同一である。FIG. 4 is a circuit diagram showing another embodiment of the delay-equalized low-pass filter of the present invention. The difference from the embodiment of FIG. 1 is that the integral of the components of FIG. Figure 3
In this embodiment, it is composed of an integrator 6 and an integrator 7, and the other structure is the same as that of FIG.
【００２４】図に於いて、入力端子１は、多入力型の可
変コンダクタンス増幅器Ａ4 の第１の正転入力端子に接
続され、第２の正転入力端子が接地されており、その出
力端子にコンデンサＣ1 が接続されて積分器６を形成し
ている。可変コンダクタンス増幅器Ａ4 の第１の反転入
力端子と出力端子間には、可変コンダクタンス増幅器Ａ
5 とその出力端子に接続されたコンデンサＣ2 とによっ
て構成された積分器７が負帰還回路として接続されてい
る。又、可変コンダクタンス増幅器Ａ4 の第２の反転入
力端子と出力端子間は接続されて自己負帰還回路を形成
している。可変コンダクタンス増幅器Ａ4 の出力端子
は、可変コンダクタンス増幅器Ａ6 の正転入力端子に接
続され、可変コンダクタンス増幅器Ａ6 の出力端子にコ
ンデンサＣ3 が接続されて積分器８を形成し、その出力
端子が可変コンダクタンス増幅器Ａ7 の正転入力端子に
接続されている。可変コンダクタンス増幅器Ａ7 は、そ
の出力端子にコンデンサＣ4 が接続されて積分器９を形
成している。可変コンダクタンス増幅器Ａ4 の第１の正
転入力端子は、抵抗Ｒ1 を介して可変コンダクタンス増
幅器Ａ6 の反転入力端子に接続される。抵抗Ｒ 2 は可変
コンダクタンス増幅器Ａ 6 と可変コンダクタンス増幅器
Ａ 7 の反転入力端子間に接続される。さらに可変コンダ
クタンス増幅器Ａ 7 の反転入力端子がその出力端子に接
続することにより、自己負帰還回路が形成されている。
積分器９の出力電圧は抵抗Ｒ 2 を経て可変コンダクタン
ス増幅器Ａ 6 に帰還される。 In the figure, an input terminal 1 is connected to a first non-inverting input terminal of a multi-input type variable conductance amplifier A 4 , and a second non-inverting input terminal is grounded, and its output terminal is connected. And a capacitor C 1 is connected to form an integrator 6. Between the first inverting input terminal and the output terminal of the variable conductance amplifier A 4 , the variable conductance amplifier A 4
An integrator 7 constituted by 5 and a capacitor C 2 connected to its output terminal is connected as a negative feedback circuit. The second inverting input terminal and output terminal of the variable conductance amplifier A 4 are connected to form a self-negative feedback circuit. An output terminal of the variable conductance amplifier A 4 is variable conductance amplifier is connected to the non-inverting input terminal of the A 6, the output terminal of the variable conductance amplifier A 6 is connected to the capacitor C 3 form an integrator 8, and the output terminal Is connected to the non-inverting input terminal of the variable conductance amplifier A 7 . The variable conductance amplifier A 7 has an output terminal to which a capacitor C 4 is connected to form an integrator 9. The first non-inverting input of the variable conductance amplifier A 4 terminal, resistor R 1 Ru is connected to the inverting input terminal of the variable conductance amplifier A 6 via the. Variable resistance R 2
Conductance amplifier A 6 and variable conductance amplifier
It is connected between the inverting input terminals of A 7 . Variable Conda
The inverting input terminal of the impedance amplifier A 7 is connected to its output terminal.
By continuing, a self-negative feedback circuit is formed.
The output voltage of the integrator 9 passes through the resistor R 2 and the variable conductance.
It is fed back to the amplifier A 6 .
【００２５】図４の遅延等化された低域通過フィルタ
は、その回路構成から図５に示すようなブロック図とし
て書き表すことができる。図４の低域通過フィルタの伝
達関数Ｔ(s) を図５のブロック図に基づき２次のＡＰＦ
と２次のＬＰＦで構成されていることについて以下に説
明する。The delay equalized low-pass filter of FIG. 4 can be expressed as a block diagram as shown in FIG. 5 from its circuit configuration. Based on the block diagram of FIG. 5, the transfer function T (s) of the low pass filter of FIG.
It will be described below that it is composed of a second-order LPF.
【００２６】図５に於いて、入力端子１に印加される入
力電圧をＶ1 とし、積分器６の伝達関数Ｔs1をＰ1 ／ｓ
とし、その出力電圧をＶ2 とする。積分器７乃至９の伝
達関数Ｔs2乃至Ｔs3を夫々Ｐ2 ／ｓ乃至Ｐ4 ／ｓとし
（但し、ｓ＝ｊω）、積分器８の出力電圧をＶ3 とし、
積分器９の出力電圧をＶ0 とする。又、積分器８，９に
負帰還される電圧を−Ｖ0 とする。Ｐ1 乃至Ｐ4 は、夫
々ｇｍ1 ／Ｃ1 乃至ｇｍ4 ／Ｃ4 に等しい。ｇｍ1 乃至
ｇｍ4 は、積分器６乃至９を形成する可変コンダクタン
ス増幅器Ａ1 乃至Ａ4 の相互コンダクタンスであり、Ｃ
4 乃至Ｃ7 は、積分器６乃至９の容量を示している。In FIG. 5, the input voltage applied to the input terminal 1 is V 1, and the transfer function T s1 of the integrator 6 is P 1 / s.
And its output voltage is V 2 . The transfer functions T s2 to T s3 of the integrators 7 to 9 are P 2 / s to P 4 / s (where s = jω), and the output voltage of the integrator 8 is V 3 .
The output voltage of the integrator 9 is V 0 . Further, the voltage to be negatively fed back to the integrator 8,9 and -V 0. P 1 to P 4 are equal to gm 1 / C 1 to gm 4 / C 4 , respectively. gm 1 to gm 4 are transconductances of the variable conductance amplifiers A 1 to A 4 forming the integrators 6 to 9, and C
4 to C 7 indicate the capacities of the integrators 6 to 9.
【００２７】先ず、積分起６と７の入出力電圧と伝達関
数（Ｐ1 ／ｓ，Ｐ2 ／ｓ）の関係をブロック図５に基づ
き求める。First, the relationship between the input / output voltages of the integrators 6 and 7 and the transfer function (P 1 / s, P 2 / s) is obtained based on the block diagram of FIG.
【００２８】[0028]
【数６】 (Equation 6)
【００２９】次に、積分器８の入出力電圧の関係は、次
のように求める。Next, the relationship between the input and output voltages of the integrator 8 is obtained as follows.
【００３０】[0030]
【数７】 (Equation 7)
【００３１】次に、積分器９の入出力電圧の関係は、次
のように求める。Next, the relationship between the input and output voltages of the integrator 9 is obtained as follows.
【００３２】[0032]
【数８】 (Equation 8)
【００３３】上記の(6) 式乃至(8) 式から電圧Ｖ2 とＶ
3 を消去して、図４の遅延等化された低域通過フィルタ
の伝達関数（Ｖ0 ／Ｖ1 ）を求める。From the above equations (6) to (8), the voltages V 2 and V
By eliminating 3 , the transfer function (V 0 / V 1 ) of the delay-equalized low-pass filter of FIG. 4 is obtained.
【００３４】[0034]
【数９】 (Equation 9)
【００３５】次に、(7) 式と(8) 式から得られる関係式
に(9) 式を代入して出力電圧Ｖ2 を消去し、入出力電圧
Ｖ1 ，Ｖ2 の関係を求める。Next, by substituting the equation (9) into the relational expressions obtained from the equations (7) and (8), the output voltage V 2 is erased and the relation between the input / output voltages V 1 and V 2 is obtained.
【００３６】[0036]
【数１０】 (Equation 10)
【００３７】本発明の低域通過フィルタに係る図４の実
施例の伝達関数は、(11)式のように表される。図４の低
域通過フィルタがこの(11)式の右辺の項の伝達関数から
２次ＬＰＦと２次ＡＰＦから構成されていることが明ら
かである。又、図４の遅延等化された低域通過フィルタ
に於いても図３に示したような振幅特性と群遅延特性の
関係となり、２次ＬＰＦと２次ＡＰＦの群遅延特性は、
（ニ）に示すような平坦な特性となる。The transfer function of the embodiment of FIG. 4 relating to the low-pass filter of the present invention is expressed by equation (11). From the transfer function of the term on the right side of the equation (11), it is clear that the low-pass filter of FIG. 4 is composed of a second-order LPF and a second-order APF. Also, in the delay equalized low-pass filter of FIG. 4, the relationship between the amplitude characteristic and the group delay characteristic as shown in FIG. 3 is established, and the group delay characteristics of the second-order LPF and the second-order APF are as follows.
The flat characteristics are as shown in (d).
【００３８】[0038]
【発明の効果】本発明の遅延等化された低域通過フィル
タは、半導体集積回路化に好適であって、可変コンダク
タンス増幅器とコンデンサからなる積分器によって構成
されたＬＰＦとＡＰＦとの組み合せにより、通過帯域内
の遅延時間を一定とすることができる極めて効果的なも
のである。しかも、従来のようにプリント基板に部品を
実装して形成することなく、低域通過フィルタの全てを
半導体集積回路化することが可能であるので、部品点数
も極めて少なくなり、低域通過フィルタを小型に形成す
ることができる効果を有するものである。INDUSTRIAL APPLICABILITY The delay equalized low-pass filter of the present invention is suitable for use in a semiconductor integrated circuit, and is a combination of an LPF and an APF formed by an integrator composed of a variable conductance amplifier and a capacitor. This is extremely effective in that the delay time in the pass band can be made constant. Moreover, since it is possible to integrate all the low-pass filters into a semiconductor integrated circuit without mounting and forming the components on the printed circuit board as in the conventional case, the number of parts is extremely small, and the low-pass filter can be reduced. It has an effect that it can be formed in a small size.
【００３９】無論、本発明の遅延等化された低域通過フ
ィルタは、各積分器を構成する可変コンダクタンス増幅
器のトランジスタ差動対に供給されている動作電流を調
整することで相互コンダクタンス（ｇｍ）か可変され、
極めて容易に低域通過フィルタの通過帯域を任意に調整
することができる。Of course, the delay-equalized low-pass filter of the present invention adjusts the operating current supplied to the transistor differential pair of the variable conductance amplifier which constitutes each integrator, and thereby the mutual conductance (gm). Or variable,
The pass band of the low pass filter can be adjusted extremely easily.
【図１】本発明の遅延等化された低域通過フィルタの一
実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a low-pass filter with delay equalization according to the present invention.
【図２】図１の遅延等化された低域通過フィルタを説明
する為のブロック図である。FIG. 2 is a block diagram for explaining the delay equalized low pass filter of FIG.
【図３】本発明の遅延等化された低域通過フィルタのフ
ィルタ特性を示す図である。FIG. 3 is a diagram showing filter characteristics of a delay equalized low-pass filter according to the present invention.
【図４】本発明に係る遅延等化された低域通過フィルタ
の他の実施例を示す回路図である。FIG. 4 is a circuit diagram showing another embodiment of a delay equalized low pass filter according to the present invention.
【図５】図４の遅延等化された低域通過フィルタを説明
する為のブロック図である。5 is a block diagram for explaining the delay equalized low pass filter of FIG. 4. FIG.
【図６】従来の遅延等化された低域通過フィルタを示す
為の回路図である。FIG. 6 is a circuit diagram showing a conventional delay equalization low-pass filter.
１ 入力端子 ２ 出力端子 ３〜９ 積分器 Ａ1 〜Ａ7 可変コンダクタンス増幅器 Ｃ1 〜Ｃ4 コンデンサ Ｒ1 ，Ｒ2 抵抗1 Input Terminal 2 Output Terminal 3 to 9 Integrator A 1 to A 7 Variable Conductance Amplifier C 1 to C 4 Capacitor R 1 and R 2 Resistance
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠山 恒夫 埼玉県入間郡鶴ケ島町大字五味ケ谷18番 地 東光株式会社埼玉事業所内 (56)参考文献 特開 平３−187511（ＪＰ，Ａ) 特開 昭63−166309（ＪＰ，Ａ) 特開 平60−169213（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tsuneo Toyama 18 Gomigaya, Tsurugashima-cho, Iruma-gun, Saitama Toko Co., Ltd. Saitama Plant (56) Reference JP-A-3-187511 (JP, A) Kai 63-166309 (JP, A) JP-A-60-169213 (JP, A)
Claims (2)
給される自己負帰還型の第１の可変コンダクタンス増幅
器の出力端子に第１のコンデンサが接続された第１の積
分器と、第１の積分器の出力が正転入力端子を介して供
給される第２の可変コンダクタンス増幅器の出力端子に
第２のコンデンサが接続された第２の積分器と、第２の
積分器の出力がその正転入力端子を介して供給される自
己負帰還型の第３の可変コンダクタンス増幅器の出力端
子に第３のコンデンサが接続された第３の積分器と、第
１の可変コンダクタンス増幅器の正転入力端子と第２の
可変コンダクタンス増幅器の反転入力端子間に接続され
た第１の抵抗と、第２と第３の可変コンダクタンス増幅
器の反転入力端子間に接続され、第３の可変コンダクタ
ンス増幅器の反転入力端子を介してその出力端子に接続
することにより第３の積分器から得られる出力電圧を第
２の可変コンダクタンス増幅器に帰還する第２の抵抗と
を具えたことを特徴とする遅延等化された低域通過フィ
ルタ。1. A first integrator in which a first capacitor is connected to an output terminal of a self-negative feedback type first variable conductance amplifier to which an input signal is supplied through its non-inverting input terminal, The output of the first integrator is supplied via the non-inverting input terminal to the second integrator in which the second capacitor is connected to the output terminal of the second variable conductance amplifier , and the output of the second integrator is A third integrator in which the third capacitor is connected to the output terminal of the self-negative feedback type third variable conductance amplifier supplied through the non-inverting input terminal, and the non-inversion of the first variable conductance amplifier input terminal and a first resistor connected between the inverting input terminal of the second variable conductance amplifier is connected between the inverting input terminal of the second and third variable conductance amplifier, the third variable conductor
Connected to its output terminal through the inverting input terminal of the sense amplifier
And a second resistor for returning the output voltage obtained from the third integrator to the second variable conductance amplifier.
れるとともに第２の反転入力端子とその出力端子を接続
することにより自己負帰還回路が形成され第２の正転入
力端子が接地された第１の可変コンダクタンス増幅器と
その出力端子に接続された第１のコンデンサからなる第
１の積分器と、第１の可変コンダクタンス増幅器の第１
の反転入力端子とその出力端子間に接続されている第２
の可変コンダクタンス増幅器と第２のコンデンサからな
る第２の積分器と、第１の積分器の出力端子が第３の可
変コンダクタンス増幅器の正転入力端子に接続され、そ
の出力端子に第３のコンデンサが接続されてなる第３の
積分器と、第３の積分器の出力端子が接続された自己負
帰還型の第４の可変コンダクタンス増幅器の出力端子に
第４のコンデンサを接続してなる第４の積分器と、第１
の可変コンダクタンス増幅器の第１の正転入力端子と第
３の可変コンダクタンス増幅器の反転入力端子間に接続
された第１の抵抗と、第３と第４の可変コンダクタンス
増幅器の反転入力端子間に接続され、第４の可変コンダ
クタンス増幅器の反転入力端子を介してその出力端子に
接続することにより第４の積分器から得られる出力電圧
を第３の可変コンダクタンス増幅器に帰還する第２の抵
抗とを具えたことを特徴とする遅延等化された低域通過
フィルタ。2. A self-negative feedback circuit is formed by connecting an input signal to a first non-inverting input terminal and connecting a second inverting input terminal and its output terminal to form a second non-inverting input terminal. A first integrator comprising a grounded first variable conductance amplifier and a first capacitor connected to its output terminal; and a first variable conductance amplifier first
The second connected between the inverting input terminal and its output terminal
Second integrator consisting of the variable conductance amplifier and the second capacitor, and the output terminal of the first integrator are connected to the non-inversion input terminal of the third variable conductance amplifier, and the output terminal of the third capacitor A fourth integrator connected to the third integrator, and a fourth capacitor connected to the output terminal of the self-negative feedback type fourth variable conductance amplifier to which the output terminal of the third integrator is connected. Integrator and first
Connected between the inverting input terminal of the first and non-inverting input terminal a first resistor connected between the inverting input terminal of the third variable conductance amplifier of the variable conductance amplifier, third and fourth variable conductance amplifier And the fourth variable conductor
To the output terminal through the inverting input terminal of the
Output voltage obtained from the fourth integrator by connecting
And a second resistor for feeding back to the third variable conductance amplifier .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083255A JP2671278B2 (en) | 1991-03-22 | 1991-03-22 | Low-pass filter with delay equalization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083255A JP2671278B2 (en) | 1991-03-22 | 1991-03-22 | Low-pass filter with delay equalization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294627A JPH04294627A (en) | 1992-10-19 |
| JP2671278B2 true JP2671278B2 (en) | 1997-10-29 |
Family
ID=13797233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083255A Expired - Lifetime JP2671278B2 (en) | 1991-03-22 | 1991-03-22 | Low-pass filter with delay equalization |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671278B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283483A (en) * | 1993-01-27 | 1994-02-01 | Micro Linear Corporation | Slimmer circuit technique |
| JPH07245546A (en) * | 1994-03-03 | 1995-09-19 | Nippon Motorola Ltd | Active low pass filter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509165B2 (en) * | 1984-02-13 | 1996-06-19 | 株式会社村田製作所 | Allpass Filter |
| JPH0828644B2 (en) * | 1986-12-26 | 1996-03-21 | 株式会社東芝 | Active phase equalizer |
-
1991
- 1991-03-22 JP JP3083255A patent/JP2671278B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04294627A (en) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (en) | Universal filter | |
| US5001441A (en) | Operational transconductance amplifier programmable filter | |
| WO2006033735A2 (en) | Active-rc filter with compensation to reduce q enhancement | |
| JP2520055B2 (en) | Polarized Leapfrog Filter | |
| JPH0683113B2 (en) | Line equalization circuit | |
| JP2671278B2 (en) | Low-pass filter with delay equalization | |
| JPH04148388A (en) | Differentiator for time constant variable | |
| JPH02309710A (en) | Leapfrog filter | |
| JPS625490B2 (en) | ||
| US3955150A (en) | Active-R filter | |
| US5298813A (en) | Polar leapfrog filter | |
| JP3225260B2 (en) | Filter circuit | |
| US5293086A (en) | Polar leapfrog filter | |
| EP0755115A1 (en) | Active low pass filter | |
| JPH02266601A (en) | Differential amplifier | |
| JPH0821831B2 (en) | Integrator circuit | |
| JPH0621758A (en) | Biquad ota-c filter | |
| JP2736081B2 (en) | Active filter circuit | |
| JP2937653B2 (en) | Frequency characteristic adjustment circuit | |
| JPH0648774B2 (en) | Integrator circuit | |
| JP3151385B2 (en) | Active filter | |
| JPH0964687A (en) | Active filter | |
| JPH06338758A (en) | Band-pass filter | |
| JPH03267806A (en) | Balanced active filter | |
| JPH0653776A (en) | Polar type leapfrog filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |