JP2666684B2 - Charge transfer imaging device and method of manufacturing the same - Google Patents

Charge transfer imaging device and method of manufacturing the same

Info

Publication number
JP2666684B2
JP2666684B2 JP17575993A JP17575993A JP2666684B2 JP 2666684 B2 JP2666684 B2 JP 2666684B2 JP 17575993 A JP17575993 A JP 17575993A JP 17575993 A JP17575993 A JP 17575993A JP 2666684 B2 JP2666684 B2 JP 2666684B2
Authority
JP
Japan
Prior art keywords
register
vertical
well layer
layer
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17575993A
Other languages
Japanese (ja)
Other versions
JPH0738083A (en
Inventor
正之 冨留宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17575993A priority Critical patent/JP2666684B2/en
Publication of JPH0738083A publication Critical patent/JPH0738083A/en
Application granted granted Critical
Publication of JP2666684B2 publication Critical patent/JP2666684B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電荷転送撮像装置および
その製造方法に関し、特に垂直レジスタと水平レジスタ
とを埋め込みチャネルCCD(Charge Coupled Derices)
によって構成したこの種の撮像装置およびその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer imaging device and a method of manufacturing the same, and more particularly, to a channel CCD (Charge Coupled Derices) in which a vertical register and a horizontal register are embedded.
And a method of manufacturing the same.

【0002】[0002]

【従来の技術】撮像デバイスの固体化については196
0年代前半にマトリクス形の提案が種々あったが、何れ
も実用に至らなかった。1970年代に入り、MOS
LSI技術の発展と電荷転送デバイスおよびCCDの発
表により、固体撮像デバイスの研究には大きな変革がも
たらされた。その結果、撮像デバイスに必要な多数画素
対応の光電変換素子、蓄積素子および電荷読出素子がL
SIチップ化された。
2. Description of the Related Art A solid-state imaging device is described in 196.
In the early 0's, there were various proposals for a matrix type, but none of them came into practical use. In the 1970s, MOS
The development of LSI technology and the introduction of charge transfer devices and CCDs have revolutionized the research on solid-state imaging devices. As a result, the number of photoelectric conversion elements, storage elements, and charge read elements corresponding to a large number of pixels necessary for the imaging device are L
SI chip.

【0003】1980年代になると諸特性は著しく向上
し、十分実用可能な状況となり、固体撮像デバイス特有
の長所を生かした応用分野も開拓されて研究開発は急速
に活発化した。とりわけ、電荷転送方式を採用したCC
D形は最も進展しており、現在ではHDTV(High Defi
nition TV)対応のものにまでその利用は及んでいる。
[0003] In the 1980's, various characteristics were remarkably improved, the situation became sufficiently practical, and application fields utilizing the advantages of the solid-state imaging device were pioneered, and research and development were rapidly activated. Above all, CC adopting charge transfer method
The D-type is the most advanced, and currently HDTV (High Defi
Its use extends to those that support nition TV).

【0004】CCD形固体撮像デバイスは、例えば、E
xtended Abstracts ofthe 1
991 International Confere
nce on Solid State Device
s and Materials,Yokohama,
1991,P.666〜P.668のFig.1とFi
g.3に示されるように、基本的には、CCDからなる
複数列の垂直レジスタと、各垂直レジスタに隣接して配
置された光電変換部と、光電変換部から対応する垂直レ
ジスタへの信号電荷の転送を制御するトランスファーゲ
ートと、各垂直レジスタの一端に電気的に結合した水平
レジスタと、水平レジスタの一端に設けられた電荷検出
部とから構成されている。
A CCD type solid-state imaging device is, for example, an E-type.
xtended Abstracts ofthe 1
991 International Confere
sense on Solid State Device
s and Materials, Yokohama,
1991, p. 666-P. 668, see FIG. 1 and Fi
g. As shown in FIG. 3, basically, a plurality of columns of vertical registers composed of CCDs, photoelectric conversion units arranged adjacent to the respective vertical registers, and signal charges from the photoelectric conversion units to the corresponding vertical registers. It comprises a transfer gate for controlling the transfer, a horizontal register electrically connected to one end of each vertical register, and a charge detector provided at one end of the horizontal register.

【0005】このような構成は、従来、半導体基板上
に、この基板とは反対導電型を有するウェル層を形成
し、さらにこのウェル層中にウェル層と反対導電型の埋
め込み層を形成し、この半導体層の主面にゲート絶縁膜
を介して垂直レジスタの転送電極と水平レジスタの転送
電極を形成することによって実現している。
In such a structure, conventionally, a well layer having the opposite conductivity type to the substrate is formed on a semiconductor substrate, and a buried layer of the opposite conductivity type to the well layer is formed in the well layer. This is realized by forming a transfer electrode of a vertical register and a transfer electrode of a horizontal register on a main surface of the semiconductor layer via a gate insulating film.

【0006】ところで、一般に埋め込みチャネル型CC
Dにおいては、ウェル層の不純物濃度が高く、埋め込み
層が浅く形成されている方が最大転送電荷量が増加する
傾向にある。一方、ウェル層の不純物濃度が低い方が転
送方向のフリンジ電界が強くなり、転送効率が向上する
傾向がある。
By the way, in general, a buried channel type CC
In D, the maximum transfer charge amount tends to increase when the impurity concentration of the well layer is high and the buried layer is formed shallow. On the other hand, when the impurity concentration of the well layer is lower, the fringe electric field in the transfer direction becomes stronger, and the transfer efficiency tends to be improved.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来のCCD形固体撮像デバイスでは、垂直レジスタ
と水平レジスタの埋め込み層、ウェル層が共通の構造で
あるので、垂直レジスタの最大転送電荷量の確保と、水
平レジスタの転送効率の向上とを同時に満足させるよう
な不純物分布を選択することができなかった。そのため
垂直レジスタについては最大信号電荷量が十分得られ
ず、水平レジスタについては転送効率が劣化して画質の
低下を招くことになってしまうという問題点がある。し
たがって、本発明の第1の目的は、広ダイナミックレン
ジを維持しつつ高い電荷転送効率を有する電荷転送撮像
装置を提供することにある。本発明の第2の目的は、上
述の電荷転送撮像装置について、電荷の転送不良による
再生画像の劣化を防ぐことのできるこの種の撮像装置の
製造方法を提供することにある。
However, in the above-described conventional CCD type solid-state imaging device, since the buried layer and the well layer of the vertical register and the horizontal register have a common structure, the maximum transfer charge amount of the vertical register is ensured. In addition, it is impossible to select an impurity distribution that simultaneously satisfies the requirement of improving the transfer efficiency of the horizontal register. Therefore, there is a problem in that the maximum signal charge amount cannot be sufficiently obtained for the vertical register, and the transfer efficiency of the horizontal register deteriorates, resulting in deterioration of image quality. Accordingly, a first object of the present invention is to provide a charge transfer imaging device having high charge transfer efficiency while maintaining a wide dynamic range. It is a second object of the present invention to provide a method of manufacturing the above-described charge transfer imaging device, which can prevent a reproduced image from deteriorating due to charge transfer failure.

【0008】[0008]

【課題を解決するための手段】本発明の電荷転送撮像装
置においては、垂直レジスタと水平レジスタが埋め込み
チャネルCCDによって構成される。垂直レジスタと水
平レジスタの各ウェル層は個別に形成され、前者は後者
に比べて不純物濃度分布が浅くて濃度が高い。また、垂
直レジスタの埋め込み層は、水平レジスタの埋め込み層
と共通な第1の埋め込み層に第2の埋め込み層を重ね
る。こうして、垂直レジスタの埋め込み層の不純物濃度
を第1の埋め込み層の不純物濃度より高くする。本発明
による電荷転送撮像装置の製造方法は、垂直レジスタお
よび水平レジスタを形成するように、一導電型の半導体
基板上にこの半導体基板とは反対導電型のウェル層をま
ず、形成し、このウェル層の中にそのウェル層とは反対
導電型の第1の埋め込み層および第2の埋め込み層を形
成する。垂直レジスタの最終転送電極は半導体基板の電
極材料で形成し、水平レジスタおよび垂直レジスタの転
送電極をウェル層および埋め込み層の電極材料で形成
し、垂直レジスタを構成する第2の埋め込み層を垂直レ
ジスタの最終転送電極に対して自己整合的に形成するこ
とを特徴とする。
In the charge transfer imaging apparatus according to the present invention, the vertical register and the horizontal register are constituted by embedded channel CCDs. Each well layer of the vertical register and the horizontal register is individually formed, and the former has a shallower impurity concentration distribution and a higher concentration than the latter. The buried layer of the vertical register overlaps the second buried layer on the first buried layer common to the buried layer of the horizontal register. Thus, the impurity concentration of the buried layer of the vertical register is made higher than the impurity concentration of the first buried layer. The method of manufacturing a charge transfer imaging device according to the present invention comprises first forming a well layer of a conductivity type opposite to the semiconductor substrate on a semiconductor substrate of one conductivity type so as to form a vertical register and a horizontal register. A first buried layer and a second buried layer having a conductivity type opposite to that of the well layer are formed in the layer. The final transfer electrode of the vertical register is formed of the electrode material of the semiconductor substrate, the transfer electrode of the horizontal register and the vertical register is formed of the electrode material of the well layer and the buried layer, and the second buried layer constituting the vertical register is formed of the vertical register. Is formed in a self-aligned manner with respect to the final transfer electrode.

【0009】[0009]

【実施例】一般のインターライン型電荷転送撮像装置を
示す図5を参照すると、本装置は、CCDからなる複数
列の垂直レジスタ10と、これら垂直レジスタ10にそ
れぞれ隣接してアレイ状に配置された複数の光電変換部
12と、これら光電変換部12の各各から垂直レジスタ
10の対応段への信号電荷の転送を制御するようにアレ
イ状に配置された複数のトランスファーゲート13と、
垂直レジスタ10の各各の一端に電気的に結合された水
平レジスタ11と、水平レジスタ11の一端に設けられ
た電荷検出部14から構成されている。
Referring to FIG. 5, which shows a general interline type charge transfer image pickup apparatus, the present apparatus has a plurality of columns of vertical registers 10 composed of CCDs and is arranged adjacent to the vertical registers 10 in an array. A plurality of photoelectric conversion units 12, a plurality of transfer gates 13 arranged in an array so as to control the transfer of signal charges from each of the photoelectric conversion units 12 to the corresponding stage of the vertical register 10,
The horizontal register 11 includes a horizontal register 11 electrically connected to one end of each of the vertical registers 10, and a charge detection unit 14 provided at one end of the horizontal register 11.

【0010】所定の期間に入射した入射光量に応じて光
電変換部12に蓄積された信号電荷は、垂直ブランキン
グ期間にトランスファーゲート13をオンさせることに
より対応の垂直レジスタ10に読み出される。水平ブラ
ンキング期間中に垂直レジスタ10の転送電極(図示省
略)に駆動パルスを印加することにより、信号電荷は複
数列の垂直レジスタ10中を並列に一段づつ転送され、
さらに垂直レジスタ10の最終転送電極から水平レジス
タ11へと転送される。有効映像期間中に水平レジスタ
11中を水平方向に転送された信号電荷は、電荷検出部
14において電圧に変換され映像信号として出力され
る。
The signal charges stored in the photoelectric conversion unit 12 in accordance with the amount of incident light during a predetermined period are read out to the corresponding vertical register 10 by turning on the transfer gate 13 during the vertical blanking period. By applying a drive pulse to the transfer electrode (not shown) of the vertical register 10 during the horizontal blanking period, the signal charges are transferred one by one in the vertical registers 10 in a plurality of columns in parallel.
Further, the data is transferred from the final transfer electrode of the vertical register 10 to the horizontal register 11. The signal charges transferred in the horizontal register 11 in the horizontal direction during the effective video period are converted into voltages by the charge detection unit 14 and output as video signals.

【0011】ところで、現在開発が推進されているHD
TV方式に対応した電荷転送撮像装置は、130万から
200万の画素をもち、NTSC方式の5倍から8倍の
画素数を必要とする。多画素化に伴う単位画素面積の縮
小により、垂直レジスタの最大信号電荷量を減少し、撮
像装置のダイナミックレンジが制限される。また、HD
TV方式の固体撮像装置では水平転送周波数は約25〜
50MHzであってNTSC方式の2倍から4倍の高速
動作を必要とするので、転送効率の劣化が問題となって
くる。
By the way, the HD which is currently being developed is
A charge transfer imaging device compatible with the TV system has 1.3 to 2 million pixels, and requires five to eight times as many pixels as the NTSC system. The reduction in the unit pixel area due to the increase in the number of pixels reduces the maximum signal charge amount of the vertical register, and limits the dynamic range of the imaging device. Also, HD
The horizontal transfer frequency of the solid-state imaging device of the TV system is about 25 to
Since it is 50 MHz and requires a high-speed operation twice to four times as high as that of the NTSC system, deterioration of transfer efficiency becomes a problem.

【0012】本発明は、このような技術的課題の解消の
ためになされたものであり、その内容は以下、具体的に
説明するとおりである。
The present invention has been made to solve such a technical problem, and the contents thereof will be specifically described below.

【0013】本発明の第1の実施例の電荷転送撮像装置
における水平レジスタおよび垂直レジスタの断面図を示
す図1を参照すると、本実施例は、n型シリコン基板中
にp型ウェル層およびn型埋め込み層を形成した、Nチ
ャネル埋め込みチャネル型CCDによって水平レジスタ
(図1(a))および垂直レジスタ(図1(b))を構
成している。
Referring to FIG. 1 which shows a sectional view of a horizontal register and a vertical register in a charge transfer imaging device according to a first embodiment of the present invention, a p-type well layer and an n-type well are formed in an n-type silicon substrate. A horizontal register (FIG. 1A) and a vertical register (FIG. 1B) are constituted by an N-channel buried channel type CCD in which a mold buried layer is formed.

【0014】水平レジスタは、不純物分布が比較的深く
て濃度の低い第1のウェル層3aを形成した中に、第1
の埋め込み層2aを形成している。このように濃度の低
いウェル層を形成することにより、転送方向のフリンジ
電界が強くなり、高速の電荷転送でも転送残しのない高
転送効率が得られる。
The horizontal resistor is formed by forming a first well layer 3a having a relatively deep impurity distribution and a low concentration.
Embedded layer 2a is formed. By forming a well layer having such a low concentration, the fringe electric field in the transfer direction is increased, and high transfer efficiency with no transfer residue even at high-speed charge transfer can be obtained.

【0015】一方、垂直レジスタには、水平レジスタに
比べて不純物分布が浅くて濃度の高い第2のウェル層3
bが形成されている。垂直レジスタの埋め込み層は、水
平レジスタと共通の第1の埋め込み層2aと、この埋め
込み層2aの上に形成した垂直レジスタ特有の高不純物
濃度の第2の埋め込み層2bとで構成されている。垂直
レジスタにおいては上述のとおりチャネル層が浅いの
で、単位面積当たりの最大転送電荷量が大きくなり、ダ
イナミックレンジを十分大きくとることができる。
On the other hand, in the vertical register, the second well layer 3 having a shallower impurity distribution and a higher concentration than the horizontal register is provided.
b is formed. The buried layer of the vertical register is composed of a first buried layer 2a common to the horizontal register and a second buried layer 2b having a high impurity concentration unique to the vertical register formed on the buried layer 2a. Since the vertical register has a shallow channel layer as described above, the maximum transfer charge per unit area increases, and the dynamic range can be sufficiently increased.

【0016】図2は本発明の第2の実施例による垂直レ
ジスタと水平レジスタの接続部分におけるウェル層の構
成を示す平面図である。9aは垂直レジスタのチャネ
ル、1aは垂直レジスタの転送電極、9bは水平レジス
タのチャネル、1bは水平レジスタの転送電極である。
本実施例の特徴は、水平レジスタのウェル層3aが垂直
レジスタ中で水平レジスタ側から徐々に幅が狭くなる形
状を持つことである。
FIG. 2 is a plan view showing a configuration of a well layer at a connection portion between a vertical register and a horizontal register according to a second embodiment of the present invention. 9a is a vertical register channel, 1a is a vertical register transfer electrode, 9b is a horizontal register channel, and 1b is a horizontal register transfer electrode.
The feature of this embodiment is that the well layer 3a of the horizontal register has a shape in which the width gradually decreases from the horizontal register side in the vertical register.

【0017】図2の線A−A′における断面図およびウ
ェル層の不純物濃度分布をそれぞれ示す図3(a)およ
び(図3(b))を参照すると、水平レジスタと垂直レ
ジスタのウェルとを互いに異なる不純物濃度分布で形成
した場合、水平レジスタの第1のウェル層3aと垂直レ
ジスタの第2のウェル層3bとが重なった領域(図中に
Lで表示)は、第2のウェル層3bのみが形成された領
域よりも浅くなるため、電位は前者が後者よりも低くな
り、電荷の転送方向(図に向かって右から左)に沿って
転送を防げる電位勾配が生じて、電荷転送効率が劣化す
る。
Referring to FIGS. 3 (a) and 3 (b) showing a cross-sectional view taken along line AA 'of FIG. 2 and an impurity concentration distribution of the well layer, respectively, the wells of the horizontal register and the vertical register are shown. When the impurity concentration distributions are different from each other, the region where the first well layer 3a of the horizontal register and the second well layer 3b of the vertical register overlap (indicated by L in the drawing) is the second well layer 3b Since the potential is lower than that of the region where only the charge is formed, the potential is lower in the former than in the latter, and a potential gradient is generated that can prevent the transfer in the charge transfer direction (from right to left in the figure), resulting in charge transfer efficiency. Deteriorates.

【0018】これを防ぐために本実施例では図3に示す
ように第1のウェル層3aを垂直レジスタのチャネル9
a中で長さLにわたって水平レジスタ側から徐々に幅が
狭くなるように形成して前述の電位勾配を緩和してい
る。長さLは、光電変換部の特性に影響を与えないよう
に非有効受光領域に対応する垂直レジスタ中で可能な限
り長くすることが望ましい。例えば、インターライン転
送型撮像装置においては、有効受光領域と水平レジスタ
の間の垂直レジスタ内で、また撮像領域と蓄積領域とを
有するフレームインターライン転送型撮像装置において
は、蓄積領域の垂直レジスタ内であれば任意にLを設定
することが可能である。
In order to prevent this, in this embodiment, as shown in FIG. 3, the first well layer 3a is connected to the channel 9 of the vertical register.
The width is gradually reduced from the horizontal register side over the length L in FIG. It is desirable that the length L be as long as possible in the vertical register corresponding to the ineffective light receiving area so as not to affect the characteristics of the photoelectric conversion unit. For example, in an interline transfer type imaging apparatus, a vertical register between an effective light receiving area and a horizontal register, and in a frame interline transfer type imaging apparatus having an imaging area and a storage area, Then, L can be arbitrarily set.

【0019】一例として、第1のウェル層3aの不純物
濃度を1×1015〜2×1015cm-3、接合深さを4〜
5μm、第2のウェル層3bの不純物濃度を5×1015
〜1×1016cm-3、接合部深さを2〜3μmとする
と、第1のウェル層3aと第2のウェル層3bとが重な
った領域の電位は、第2のウェル層3bのみが形成され
た領域に比べて0.5V程度低くなる。転送電極の電極
長を4μmとして、第1のウェル層3aを接続部におい
て直線状に形成すると、一電極下で0.5Vの電位障壁
が形成されることになる。この値は、常温における電子
の熱起電力(26mV)よに大きいため、電子がこの障
壁を越えられず、転送不良を発生する。
As an example, the first well layer 3a has an impurity concentration of 1 × 10 15 to 2 × 10 15 cm −3 and a junction depth of 4 to 10 × 10 15 cm −3 .
5 μm, the impurity concentration of the second well layer 3 b is 5 × 10 15
〜1 × 10 16 cm −3 and a junction depth of 2 to 3 μm, the potential of the region where the first well layer 3a and the second well layer 3b overlap is only the second well layer 3b. It becomes lower by about 0.5 V than the formed region. If the first well layer 3a is formed linearly at the connection portion with the electrode length of the transfer electrode being 4 μm, a potential barrier of 0.5 V is formed under one electrode. Since this value is larger than the thermal electromotive force (26 mV) of electrons at normal temperature, electrons cannot cross this barrier and transfer failure occurs.

【0020】一方、第一のウェル層3aを長さ100μ
m(第3図および第4図のL)にわたって徐々に細くし
た場合には、一電極下での電位差はは20mVとなり、
電子の熱起電力よりも小さくなるため、転送不良は発生
しない。1インチフォーマットのHDTV対応のインタ
ーライン転送型固体撮像装置では、100μmは、12
〜13画素に相当し十分実現しうる値である。また、フ
レームインターライン転送型撮像装置の場合には、Lの
値を100μm以上にすることが可能であり、一電極下
の電位差はさらに減少する。
On the other hand, the first well layer 3a has a length of 100 μm.
m (L in FIGS. 3 and 4), the potential difference under one electrode is 20 mV,
Since it is smaller than the thermoelectromotive force of electrons, transfer failure does not occur. In a 1-inch format HDTV-compatible interline transfer solid-state imaging device, 100 μm is 12
This is a value that can be sufficiently realized, corresponding to 13 pixels. In the case of a frame interline transfer type imaging device, the value of L can be set to 100 μm or more, and the potential difference under one electrode is further reduced.

【0021】上述の構造により互いに異なるウェル構成
をもつ垂直レジスタと水平レジスタとの接合部分での電
荷転送効率の劣化を回避できる。
With the above structure, it is possible to avoid deterioration of the charge transfer efficiency at the junction between the vertical register and the horizontal register having different well configurations.

【0022】本発明の第3の実施例における垂直レジス
タ内の第2の埋め込み層の断面図を製造工程順に示した
図4を参照すると、n型半導体基板4上に水平レジスタ
を構成する第1のp型ウェル層3aと、垂直レジスタを
構成する第2のウェル層3bを形成し、その上に水平レ
ジスタに共通の第1のn型埋め込み層2aを形成する。
さらに表面にゲート絶縁膜を形成した後に1層目の多結
晶シリコンによって垂直レジスタの最終転送電極1cを
形成する(図4(a))。
Referring to FIG. 4, which shows a sectional view of a second buried layer in a vertical register according to a third embodiment of the present invention in the order of manufacturing steps, a first register forming a horizontal register on an n-type semiconductor substrate 4 is shown. Is formed, and a second well layer 3b constituting a vertical register is formed, and a first n-type buried layer 2a common to a horizontal register is formed thereon.
Further, after a gate insulating film is formed on the surface, the final transfer electrode 1c of the vertical register is formed by the first layer of polycrystalline silicon (FIG. 4A).

【0023】次に、垂直レジスタ領域以外をフォトレジ
スト膜7で覆い、このフォトレジスト膜をマスクとし
て、垂直レジスタ領域に第2の埋め込み層2bを電極1
cと自己整合的にイオン注入により形成する(図4
(b))。この結果、第2の埋め込み層2bの境界が最
終電極1cのエッジに一致することになる。
Next, the area other than the vertical register area is covered with a photoresist film 7, and using this photoresist film as a mask, a second buried layer 2b is
4c by ion implantation in a self-aligned manner with FIG.
(B)). As a result, the boundary of the second buried layer 2b coincides with the edge of the final electrode 1c.

【0024】最後に、水平レジスタおよび垂直レジスタ
の転送電極を2層目と3層目の多結晶シリコンによって
形成する(図4(c))。
Finally, the transfer electrodes of the horizontal and vertical registers are formed of the second and third layers of polycrystalline silicon (FIG. 4C).

【0025】このように、第2の埋め込み層2bを垂直
最終転送電極に対して自己整合的に形成することによ
り、転送電極下に転送方向の電位障壁の発生が回避で
き、電荷転送不良を防止できる。なお、電極材料として
多結晶シリコン以外の材料を使うことも可能である。
As described above, by forming the second buried layer 2b in a self-aligned manner with respect to the vertical final transfer electrode, the generation of a potential barrier in the transfer direction under the transfer electrode can be avoided, and the charge transfer failure is prevented. it can. It is also possible to use a material other than polycrystalline silicon as the electrode material.

【0026】[0026]

【発明の効果】上述のとおり、本発明による撮像装置に
おいては、垂直レジスタと水平レジスタの埋め込み層と
ウェル層とをそれぞれのレジスタに対する最適の不純物
分布に形成することが可能である。そのため、垂直レジ
スタにおいては、十分な転送電荷量を確保できるうえ、
水平レジスタにおいては転送周波数が高い場合でも、高
い転送効率が得られる。これにより、広ダイナミックレ
ンジ、高解像度の撮像装置を実現できる。
As described above, in the imaging device according to the present invention, the buried layer and the well layer of the vertical register and the horizontal register can be formed with the optimum impurity distribution for each register. Therefore, in the vertical register, a sufficient transfer charge amount can be secured, and
In the horizontal register, high transfer efficiency can be obtained even when the transfer frequency is high. Thereby, a wide dynamic range and high resolution imaging device can be realized.

【0027】また、水平垂直両レジスタのウェル層を互
いに異なる不純物分布で形成した場合、水平レジスタを
構成する第1のウェル層を非有効受光領域対応の垂直レ
ジスタ内で除々に狭幅になる形状をとることにより、光
電変換部の特性に影響を与えることなくウェル接続部分
における電位勾配を低減し、信号電荷の転送効率の劣化
を防ぐことができる。
When the well layers of both the horizontal and vertical registers are formed with different impurity distributions from each other, the first well layer constituting the horizontal register is gradually narrowed in the vertical register corresponding to the ineffective light receiving area. Thus, the potential gradient at the well connection part can be reduced without affecting the characteristics of the photoelectric conversion unit, and deterioration of the signal charge transfer efficiency can be prevented.

【0028】さらに、垂直レジスタを構成する第2の埋
め込み層を垂直レジスタの最終電極と自己整合的に形成
することにより、転送電極下での電位障壁の形成を防
ぎ、信号電荷の転送不良による再生画像の劣化を防ぐこ
とができる。
Further, by forming the second buried layer constituting the vertical register in a self-aligned manner with the final electrode of the vertical register, formation of a potential barrier under the transfer electrode is prevented, and reproduction due to poor transfer of signal charges is performed. Image degradation can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における水平レジスタお
よび垂直レジスタの断面図である。
FIG. 1 is a sectional view of a horizontal register and a vertical register according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における垂直レジスタと
水平レジスタとの接続部の平面図である。
FIG. 2 is a plan view of a connection portion between a vertical register and a horizontal register according to a second embodiment of the present invention.

【図3】図2の線A−A′における断面図およびウェル
層の不純物分布を示す模式図である。
3 is a cross-sectional view taken along line AA 'of FIG. 2 and a schematic view showing an impurity distribution of a well layer.

【図4】本発明の電荷転送撮像装置における埋め込み層
の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step of manufacturing a buried layer in the charge transfer imaging device of the present invention.

【図5】一般のインターライン型電荷転送撮像装置の概
略的平面図である。
FIG. 5 is a schematic plan view of a general interline type charge transfer imaging device.

【符号の説明】[Explanation of symbols]

1a 垂直転送電極 1b 水平転送電極 1c 最終転送電極 2a 第1の埋め込み層 2b 第2の埋め込み層 3a 第1のウェル層 3b 第2のウェル層 4 半導体基板 5 ゲート絶縁膜 6 層間絶縁膜 7 フォトレジスト膜 8 バリア層 9a 垂直レジスタのチャネル 9b 水平レジスタのチャネル 10 垂直レジスタ 11 水平レジスタ 12 光電変換部 13 トランスファーゲート 14 電荷検出部 1a Vertical transfer electrode 1b Horizontal transfer electrode 1c Final transfer electrode 2a First buried layer 2b Second buried layer 3a First well layer 3b Second well layer 4 Semiconductor substrate 5 Gate insulating film 6 Interlayer insulating film 7 Photoresist Film 8 Barrier layer 9a Vertical register channel 9b Horizontal register channel 10 Vertical register 11 Horizontal register 12 Photoelectric conversion unit 13 Transfer gate 14 Charge detection unit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一導電型の半導体基板上に形成された反
対導電型のウェル層および該ウェル層中に形成された前
記ウェル層とは反対導電型の埋め込み層によってそれぞ
れ構成された垂直レジスタおよび水平レジスタを備えた
電荷転送撮像装置において、前記ウェル層が前記水平レ
ジスタ用形成された第1のウェル層と前記垂直レジス
タ用形成された前記第1のウェル層より高い不純物濃
度をもつ第2のウェル層で構成されていることと、前記
垂直レジスタの埋め込み層が前記水平レジスタと共通の
第1の埋め込み層と前記垂直レジスタの前記第1の埋め
込み層の上に形成された第2の埋め込み層で構成されて
いることを特徴とする電荷転送撮像装置。
A vertical register formed of a well layer of an opposite conductivity type formed on a semiconductor substrate of one conductivity type and a buried layer of an opposite conductivity type to the well layer formed in the well layer; in charge transfer imaging device having a horizontal register, the said well layer has the impurity concentration higher than that of the first well layer and the first well layer formed for the vertical registers are formed for the horizontal register A second buried layer of the vertical register and a second buried layer of the vertical register formed on the first buried layer common to the horizontal register and the first buried layer of the vertical register . A charge transfer imaging device comprising a buried layer .
【請求項2】 前記垂直レジスタと水平レジスタの接続
部分において、水平レジスタを構成する第1のウェル層
が前記垂直レジスタ内の非有効受光領域で水平レジスタ
側から徐々に狭くなる幅をもつ形状に形成されたことを
特徴とする請求項1記載の電荷転送撮像装置。
2. In a connection portion between the vertical register and the horizontal register, a first well layer constituting the horizontal register has a shape having a width gradually narrowing from a horizontal register side in an ineffective light receiving area in the vertical register. The charge transfer imaging device according to claim 1, wherein the charge transfer imaging device is formed.
【請求項3】 垂直レジスタおよび水平レジスタのため
に一導電型の半導体基板上に該基板とは反対導電型のウ
ェル層を形成し、該ウェル層内部に形成された前記ウェ
ル層とは反対の導電型の埋め込み層を形成し、これらウ
ェル層および埋め込み層により垂直レジスタおよび水平
レジスタを形成する電荷転送撮像装置の製造方法におい
て、前記垂直レジスタの最終転送電極を1層目の電極材
料で形成し、水平レジスタおよび垂直レジスタの転送電
極を2層目および3層目の電極材料で形成し、前記垂直
レジスタを構成する第2の埋め込み層を前記垂直レジス
タの最終転送電極と自己整合的に形成することを特徴と
する電荷転送撮像装置の製造方法。
3. A well layer of a conductivity type opposite to the substrate is formed on a semiconductor substrate of one conductivity type for a vertical register and a horizontal register, and a well layer formed inside the well layer and opposite to the well layer is formed. In a method for manufacturing a charge transfer imaging device in which a conductive type buried layer is formed and a vertical register and a horizontal register are formed by the well layer and the buried layer, a final transfer electrode of the vertical register is formed of a first layer electrode material. The transfer electrodes of the horizontal register and the vertical register are formed of the second and third electrode materials, and the second buried layer forming the vertical register is formed in a self-aligned manner with the final transfer electrode of the vertical register. A method for manufacturing a charge transfer imaging device, comprising:
JP17575993A 1993-07-16 1993-07-16 Charge transfer imaging device and method of manufacturing the same Expired - Fee Related JP2666684B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17575993A JP2666684B2 (en) 1993-07-16 1993-07-16 Charge transfer imaging device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17575993A JP2666684B2 (en) 1993-07-16 1993-07-16 Charge transfer imaging device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0738083A JPH0738083A (en) 1995-02-07
JP2666684B2 true JP2666684B2 (en) 1997-10-22

Family

ID=16001759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17575993A Expired - Fee Related JP2666684B2 (en) 1993-07-16 1993-07-16 Charge transfer imaging device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2666684B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874668B2 (en) * 1996-10-30 1999-03-24 日本電気株式会社 Method for manufacturing solid-state imaging device
JP4695745B2 (en) * 1999-08-11 2011-06-08 富士フイルム株式会社 Solid-state imaging device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0738083A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
US4697200A (en) Field storage drive in interline transfer CCD image sensor
JPH09246514A (en) Amplification type solid-state image sensing device
US5289022A (en) CCD shift register having a plurality of storage regions and transfer regions therein
JPH05137072A (en) Solid-state image pickup device
JPH0518465B2 (en)
JP2845216B2 (en) Solid-state imaging device and method of manufacturing the same
US6760073B1 (en) Solid-state image sensor
JP3052560B2 (en) Charge transfer imaging device and method of manufacturing the same
JP2666684B2 (en) Charge transfer imaging device and method of manufacturing the same
JPH07161970A (en) Solid-state image pickup device
US5060038A (en) Charge sweep solid-state image sensor
US5502319A (en) Solid state image sensor with non-parallel conductors
JP3042042B2 (en) Solid-state imaging device
JPH0425714B2 (en)
JP2897689B2 (en) Solid-state imaging device
JP3047965B2 (en) Solid-state imaging device
KR0133249Y1 (en) Charge transfer image pick-up device
JP2853779B2 (en) Solid-state imaging device
JPH09121045A (en) Solid state image sensor
JP4797302B2 (en) Solid-state imaging device and manufacturing method thereof
JP2866329B2 (en) Structure of solid-state image sensor
JPH07112059B2 (en) Solid-state imaging device
JP2003258234A (en) Solid-state image sensor and its driving method
JP3552410B2 (en) CCD solid-state imaging device
JPH02159063A (en) Solid-state image-sensing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970527

LAPS Cancellation because of no payment of annual fees