JP2664932B2 - 多重ｐｗｍコンバータの制御装置 - Google Patents
多重ｐｗｍコンバータの制御装置Info
- Publication number
- JP2664932B2 JP2664932B2 JP11036988A JP11036988A JP2664932B2 JP 2664932 B2 JP2664932 B2 JP 2664932B2 JP 11036988 A JP11036988 A JP 11036988A JP 11036988 A JP11036988 A JP 11036988A JP 2664932 B2 JP2664932 B2 JP 2664932B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- current
- pwm
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多重PWMコンバータの制御装置に係り、特
に、PWMコンバータの多重運転を安定に行うことを可能
にした多重PWMコンバータの制御装置に関する。
に、PWMコンバータの多重運転を安定に行うことを可能
にした多重PWMコンバータの制御装置に関する。
［従来の技術］ 近年GTOサイリスタ等に代表される自己消弧可能な電
力用半導体素子の発展に伴い、入力交流電力を直流に交
換するコンバータは、高力率、低誘導障害の達成が比較
的容易なパルス幅変調（PWM）方式を採用して構成され
るようになつてきた。
力用半導体素子の発展に伴い、入力交流電力を直流に交
換するコンバータは、高力率、低誘導障害の達成が比較
的容易なパルス幅変調（PWM）方式を採用して構成され
るようになつてきた。
この種PWMコンバータの制御に関する従来技術とし
て、例えば、特開昭62−48273号公報等に記載された技
術が知られている。以下、この種従来技術を図面により
説明する。
て、例えば、特開昭62−48273号公報等に記載された技
術が知られている。以下、この種従来技術を図面により
説明する。
第４図は従来技術によるPWMコンバータの制御装置の
一例を示すブロツク図である。第４図において、１は交
流電源、２はコンバータ、３は平滑コンデンサ、４は負
荷、５はリアクトル、６は抵抗、７は変流器、８は同期
整流回路、９は補償演算器（AVR）、10,11は補償演算器
（ACR）、12,13は係数器、14はPWM回路である。なお、
第４図は説明の簡単化のため単相コンバータとして示し
たが、基本的な制御原理は前記公開公報に記載のものと
同一である。
一例を示すブロツク図である。第４図において、１は交
流電源、２はコンバータ、３は平滑コンデンサ、４は負
荷、５はリアクトル、６は抵抗、７は変流器、８は同期
整流回路、９は補償演算器（AVR）、10,11は補償演算器
（ACR）、12,13は係数器、14はPWM回路である。なお、
第４図は説明の簡単化のため単相コンバータとして示し
たが、基本的な制御原理は前記公開公報に記載のものと
同一である。
第４図に示す従来技術において、コンバータ２は、交
流電源１からリアクトル５及び抵抗６を介して交流電力
の供給を受け、負荷４に直流電力を供給している。この
コンバータ２を制御する制御装置は、同期整流回路８、
補償演算器９〜11、係数器12,13及びPWM回路14により構
成され、変流器７からの入力交流電流の検出値とコンバ
ータ２の出力電圧値と基準入力とを受け、コンバータ２
のスイツチング素子を制御している。
流電源１からリアクトル５及び抵抗６を介して交流電力
の供給を受け、負荷４に直流電力を供給している。この
コンバータ２を制御する制御装置は、同期整流回路８、
補償演算器９〜11、係数器12,13及びPWM回路14により構
成され、変流器７からの入力交流電流の検出値とコンバ
ータ２の出力電圧値と基準入力とを受け、コンバータ２
のスイツチング素子を制御している。
一般に、PWMコンバータは、交流電源１の発生電圧Es
に対して、コンバータ２の入力端子電圧Ecの大きさと位
相とを操作することにより、コンバータ２の入力交流電
流の大きさと位相とが制御され、入力交流電力及び力率
が制御されるものである。すなわち、コンバータ２の入
力交流電圧Ecを操作することにより、リアクトル５及び
抵抗６への印加電圧が制御され、この印加電圧がこれら
のインピーダンス（Ｒ＋ｊωＬ）と入力交流電流Ｉとの
積となるので、入力交流電流を制御できることになる。
に対して、コンバータ２の入力端子電圧Ecの大きさと位
相とを操作することにより、コンバータ２の入力交流電
流の大きさと位相とが制御され、入力交流電力及び力率
が制御されるものである。すなわち、コンバータ２の入
力交流電圧Ecを操作することにより、リアクトル５及び
抵抗６への印加電圧が制御され、この印加電圧がこれら
のインピーダンス（Ｒ＋ｊωＬ）と入力交流電流Ｉとの
積となるので、入力交流電流を制御できることになる。
第４図において、コンバータ２の制御装置は、コンバ
ータ２の直流側に設けられた平滑コンデンサ３及び負荷
４への直流印加電圧の検出値Edと、交流入力側に設けら
れた変流器７より得られた入力交流電流Ｉの検出値を制
御用の入力信号として受領している。前記直流印加電圧
Edは、基準入力Ed ＊と比較され、その差分が補償演算器
（AVR）９により、有効入力電流の基準指令Ir ＊とされ
る。一方、変流器７で検出された入力交流電流Ｉは、同
期整流回路８に加えられ、有効入力電流Ir（交流電源電
圧Esと同相成分）と、無効入力電流Ii（交流電源電圧Es
よりπ/2位相の進んだ成分）が検出される。検出された
有効入力電流Ir及び無効入力電流は、夫々基準指令Ir ＊
及びIi ＊と比較され、その偏差が補償演算器（ACR）10,
11に印加されるとともに、係数器12,13によりωＬが乗
ぜられる。補償演算器（ACR）10の出力と係数器13の出
力とは、その差分がとられ、さらに、交流電源電圧Esと
の差分が取られて、Esと同相のコンバータ２に対する有
効入力電圧指令Ecrに変換される。また、補償演算器11
の出力と係数器12の出力とは、その差分が取られて、交
流電源電圧Esよりπ/2位相の進んだコンバータ２に対す
る無効入力電圧指令Eciに変換される。PWM回路14は、こ
れらの電圧指令Ecr,Eciに基づいてゲートパルスを発生
し、コンバータ２の各スイツチング素子を制御する。
ータ２の直流側に設けられた平滑コンデンサ３及び負荷
４への直流印加電圧の検出値Edと、交流入力側に設けら
れた変流器７より得られた入力交流電流Ｉの検出値を制
御用の入力信号として受領している。前記直流印加電圧
Edは、基準入力Ed ＊と比較され、その差分が補償演算器
（AVR）９により、有効入力電流の基準指令Ir ＊とされ
る。一方、変流器７で検出された入力交流電流Ｉは、同
期整流回路８に加えられ、有効入力電流Ir（交流電源電
圧Esと同相成分）と、無効入力電流Ii（交流電源電圧Es
よりπ/2位相の進んだ成分）が検出される。検出された
有効入力電流Ir及び無効入力電流は、夫々基準指令Ir ＊
及びIi ＊と比較され、その偏差が補償演算器（ACR）10,
11に印加されるとともに、係数器12,13によりωＬが乗
ぜられる。補償演算器（ACR）10の出力と係数器13の出
力とは、その差分がとられ、さらに、交流電源電圧Esと
の差分が取られて、Esと同相のコンバータ２に対する有
効入力電圧指令Ecrに変換される。また、補償演算器11
の出力と係数器12の出力とは、その差分が取られて、交
流電源電圧Esよりπ/2位相の進んだコンバータ２に対す
る無効入力電圧指令Eciに変換される。PWM回路14は、こ
れらの電圧指令Ecr,Eciに基づいてゲートパルスを発生
し、コンバータ２の各スイツチング素子を制御する。
このようにして、コンバータ２の出力電圧Edは、基準
入力Ed ＊に応じた値となるように制御され、同時に、コ
ンバータ２の入力交流電流Ｉの無効電流Iiは、基準指令
Ii ＊に応じた値となるように制御される。
入力Ed ＊に応じた値となるように制御され、同時に、コ
ンバータ２の入力交流電流Ｉの無効電流Iiは、基準指令
Ii ＊に応じた値となるように制御される。
ところで、一般的に、Ii ＊は、零に設定されており、
Iiが零に制御されることになり、コンバータ２の入力交
流電力の基本波力率は、1.0に保たれている。
Iiが零に制御されることになり、コンバータ２の入力交
流電力の基本波力率は、1.0に保たれている。
［発明が解決しようとする課題］ 前述の従来技術において、一般に、コンバータ２を構
成するスイツチング素子としての半導体素子には、動作
可能なオン・オフ時間の最小値、いわゆる最小オン・オ
フ時間の制約が存在するため、コンバータ２をパルス幅
変調する場合の搬送周波数は、高々1KHz程度までしか取
り得ない。このため、コンバータ２の入力交流電流に
は、搬送波周波数成分が含まれ、誘導障害の原因とな
る。さらに、半導体素子の遮断電流には限界があるた
め、入力交流電流の大きさにも制約がある。
成するスイツチング素子としての半導体素子には、動作
可能なオン・オフ時間の最小値、いわゆる最小オン・オ
フ時間の制約が存在するため、コンバータ２をパルス幅
変調する場合の搬送周波数は、高々1KHz程度までしか取
り得ない。このため、コンバータ２の入力交流電流に
は、搬送波周波数成分が含まれ、誘導障害の原因とな
る。さらに、半導体素子の遮断電流には限界があるた
め、入力交流電流の大きさにも制約がある。
これらの問題点を解決し、コンバータの大容量化を図
るために、同一構成のコンバータを複数組用いた多重構
成のコンバータが知られている。すなわち、この種多重
構成のコンバータは、新たに、２次側が複数個に分割さ
れた変圧器を設け、交流電源をその１次側に接続すると
ともに、各２次巻線に夫々コンバータの交流入力端子を
接続し、さらに、各コンバータの直流出力端子を並列に
負荷に接続して構成され、これにより交換容量の増大を
図るものである。また、前述の構成を有する多重構成の
コンバータは、各コンバータを適宜の位相差を有する搬
送波でPWM制御することにより、変圧器の１次側入力交
流電流を、１台のコンバータの搬送波周波数を大きくし
た場合と同等とでき、誘導障害を低減させることができ
る。
るために、同一構成のコンバータを複数組用いた多重構
成のコンバータが知られている。すなわち、この種多重
構成のコンバータは、新たに、２次側が複数個に分割さ
れた変圧器を設け、交流電源をその１次側に接続すると
ともに、各２次巻線に夫々コンバータの交流入力端子を
接続し、さらに、各コンバータの直流出力端子を並列に
負荷に接続して構成され、これにより交換容量の増大を
図るものである。また、前述の構成を有する多重構成の
コンバータは、各コンバータを適宜の位相差を有する搬
送波でPWM制御することにより、変圧器の１次側入力交
流電流を、１台のコンバータの搬送波周波数を大きくし
た場合と同等とでき、誘導障害を低減させることができ
る。
ところで、前述のような多重構成のPWMコンバータの
変圧器は、その小型化のため、各２次巻線を磁気的に結
合させている場合が多い。すなわち、このような変圧器
は、ある２次巻線の電流が変化すると、２次巻線相互間
の相互インダクタンスのために他の巻線の電圧が変化す
るという特性を有する。
変圧器は、その小型化のため、各２次巻線を磁気的に結
合させている場合が多い。すなわち、このような変圧器
は、ある２次巻線の電流が変化すると、２次巻線相互間
の相互インダクタンスのために他の巻線の電圧が変化す
るという特性を有する。
このため、多重PWMコンバータにおいて、第４図によ
り説明した制御装置を各コンバータに独立に設けた場
合、その多重PWMコンバータは、変圧器を介して相互干
渉により、制御が不能になる場合が発生するという問題
点を生じる。しかしながら、前述した従来技術は、この
ような多重PWMコンバータにおける変圧器を介して相互
干渉現象、あるいは、直接交流電源に接続された場合の
電源インピーダンスを介した相互干渉現象を排除すると
いう点の配慮がなされていない。
り説明した制御装置を各コンバータに独立に設けた場
合、その多重PWMコンバータは、変圧器を介して相互干
渉により、制御が不能になる場合が発生するという問題
点を生じる。しかしながら、前述した従来技術は、この
ような多重PWMコンバータにおける変圧器を介して相互
干渉現象、あるいは、直接交流電源に接続された場合の
電源インピーダンスを介した相互干渉現象を排除すると
いう点の配慮がなされていない。
本発明の目的は、前述した従来技術の問題点を解決
し、変圧器、交流電源インピーダンスを介した相互干渉
があつても安定した運転を可能とする多重PWMコンバー
タの制御装置を提供することにある。
し、変圧器、交流電源インピーダンスを介した相互干渉
があつても安定した運転を可能とする多重PWMコンバー
タの制御装置を提供することにある。
［課題を解決するための手段］ 本発明によれば、前記目的は、各コンバータ制御用の
補償演算器の出力、入力交流電流等に応じ、これらの値
を総合して各コンバータの入力端子電圧を制御すること
により達成される。
補償演算器の出力、入力交流電流等に応じ、これらの値
を総合して各コンバータの入力端子電圧を制御すること
により達成される。
［作用］ 各コンバータの入力端子電圧を、当該コンバータの電
流ばかりでなく、他のコンバータの電流等を考慮して制
御することにより、各コンバータの電流制御系を他コン
バータと非干渉化することが可能となり、系の安定化を
図ることができる。
流ばかりでなく、他のコンバータの電流等を考慮して制
御することにより、各コンバータの電流制御系を他コン
バータと非干渉化することが可能となり、系の安定化を
図ることができる。
［実施例］ 以下、本発明による多重PWMコンバータの制御装置の
一実施例を図面により詳細に説明する。
一実施例を図面により詳細に説明する。
第１図は本発明の一実施例を示すブロツク図、第２図
は制御系の等価回路を示す図である。第１図，第２図に
おいて、20は変圧器、102,202はコンバータ、108,208は
同期整流回路、110,111,210,211は補償演算器（ACR）、
114,214はPWM回路、121〜126,221〜226は係数器であ
り、他の符号は第４図の場合と同一である。
は制御系の等価回路を示す図である。第１図，第２図に
おいて、20は変圧器、102,202はコンバータ、108,208は
同期整流回路、110,111,210,211は補償演算器（ACR）、
114,214はPWM回路、121〜126,221〜226は係数器であ
り、他の符号は第４図の場合と同一である。
第１図に示す本発明の一実施例において、交流電源１
は、変圧器20の１次側に接続されており、変圧器20の２
次側は、２分割されて夫々コンバータ102,202の交流端
子に接続されている。コンバータ102,202の夫々は、そ
のスイツチング素子がPWM回路114,214により制御され、
その直流出力が並列接続され、平滑コンデンサ３を介し
て負荷４に直流電力を供給している。PWM回路114,214
は、補償演算器（AVR）９及び同期整流回路108,208の出
力信号を受け、これらの信号を処理する、補償演算器
（ACR）110,210及び係数器121〜126,221〜226より成る
回路により制御されている。
は、変圧器20の１次側に接続されており、変圧器20の２
次側は、２分割されて夫々コンバータ102,202の交流端
子に接続されている。コンバータ102,202の夫々は、そ
のスイツチング素子がPWM回路114,214により制御され、
その直流出力が並列接続され、平滑コンデンサ３を介し
て負荷４に直流電力を供給している。PWM回路114,214
は、補償演算器（AVR）９及び同期整流回路108,208の出
力信号を受け、これらの信号を処理する、補償演算器
（ACR）110,210及び係数器121〜126,221〜226より成る
回路により制御されている。
いま、前述のような構成を有する多重PWMコンバータ
において、変圧器20の各２次巻線は、夫々自己インダク
タンスL1,L2、抵抗R1,R2及び相互インダクタンスＭを有
するものとし、また、各２次巻線の無負荷電圧をEs1,E
s2、コンバータ102,103の入力端子電圧をEc1,Ec2、交流
入力電流をI1,I2とすると、次に示す（１）式、（２）
式が成立する。
において、変圧器20の各２次巻線は、夫々自己インダク
タンスL1,L2、抵抗R1,R2及び相互インダクタンスＭを有
するものとし、また、各２次巻線の無負荷電圧をEs1,E
s2、コンバータ102,103の入力端子電圧をEc1,Ec2、交流
入力電流をI1,I2とすると、次に示す（１）式、（２）
式が成立する。
Es1＝Ec1＋L1（dI1/dt）＋Ｍ（dI2/dt）＋R1I1 ……（１） Es2＝Ec2＋L2（dI2/dt）＋Ｍ（dI1/dt）＋R2I2 ……（２） この（１）式，（２）式における各電圧，電流を２次
巻線の無負荷電圧Es1,Es2と同相な成分（添字ｒを付け
て表わす）と、π/2だけ位相の進んだ成分（添字ｉを付
けて表わす）とに分離して表わすと、次の（３）式〜
（８）式となる。なお、ここでは、Es1とEs2とは、その
大きさ及び位相が同一であるとする。
巻線の無負荷電圧Es1,Es2と同相な成分（添字ｒを付け
て表わす）と、π/2だけ位相の進んだ成分（添字ｉを付
けて表わす）とに分離して表わすと、次の（３）式〜
（８）式となる。なお、ここでは、Es1とEs2とは、その
大きさ及び位相が同一であるとする。
Es1＝Eseｊωｔ ……（３） I1＝（I1r＋jI1i）ｅｊωｔ ……（４） Ec1＝（Ec1r＋jEc1i）ｅｊωｔ ……（５） Es2＝Eseｊωｔ ……（６） I2＝（I2r＋jI2i）ｅｊωｔ ……（７） Ec2＝（Ec2r＋jEc2i）ｅｊωｔ ……（８） 但し、（３）〜（８）式において、ωは交流電源１の
角周波数である。
角周波数である。
前記（３）〜（８）式を（１），（２）式に代入し、
式の整理を行うとともにラプラス交換を行うと、次に示
す（９）式を求めることができる。
式の整理を行うとともにラプラス交換を行うと、次に示
す（９）式を求めることができる。
Ｓ［Ｘ］＝［Ａ］［Ｘ］＋［Ｂ］［Ｕ］ ……（９） 但し、（９）式において、 ［Ｘ］＝［I1r I1i I2r I2i］Ｔ ［Ｕ］＝［Es1−Ec1r−Ec1r Es2−Ec2r−Ec2i］であ
り、α＝１−（M2/L1L2）である。
り、α＝１−（M2/L1L2）である。
ここで、［Ｕ］が状態［Ｘ］のフイードバツク［Ｆ］
［Ｘ］と、フイードフオアード入力の影響［Ｇ］［Ｖ］
の和からなる場合を考え、（10）式に示すようにおく。
［Ｘ］と、フイードフオアード入力の影響［Ｇ］［Ｖ］
の和からなる場合を考え、（10）式に示すようにおく。
［Ｕ］＝［Ｆ］［Ｘ］＋［Ｇ］［Ｖ］ ……（10） この（10）式において、［Ｆ］，［Ｇ］は、４×４の
任意の行列であり、［Ｖ］は新しい制御入力であり、次
に示す（11）式のごとく定義する。
任意の行列であり、［Ｖ］は新しい制御入力であり、次
に示す（11）式のごとく定義する。
［Ｖ］＝［V1r V1i V2r V2i］Ｔ ……（11） 前記（10）式を（11）式に代入して整理すると、次の
（12）式が求まる。
（12）式が求まる。
［Ｘ］＝［Ｈ］［Ｖ］ ……（12） ［Ｈ］＝［S II−［Ａ］ −［Ｂ］［Ｆ］］-1［Ｂ］［Ｇ］ 但し、IIは４×４の単位行列であることを表わす。そ
こで、［Ｈ］を対角行列とするような［Ｆ］及び［Ｇ］
が存在するならば、入力［Ｖ］に非干渉化を図ることが
可能になる。
こで、［Ｈ］を対角行列とするような［Ｆ］及び［Ｇ］
が存在するならば、入力［Ｖ］に非干渉化を図ることが
可能になる。
前述の条件を満たす［Ｆ］及び［Ｇ］として、次に示
す（13）式及び（14）式が存在し、そのときの［Ｈ］は
（15）式で表わされる。
す（13）式及び（14）式が存在し、そのときの［Ｈ］は
（15）式で表わされる。
前記（12）式，（15）式は、V1rを操作することによ
りI1rが、V1iを操作することによりI1iが、V2rを操作す
ることによりI2rが、V2iを操作することによりI2iが制
御され、これらの制御が独立に互いに干渉することなく
行われることを示している。
りI1rが、V1iを操作することによりI1iが、V2rを操作す
ることによりI2rが、V2iを操作することによりI2iが制
御され、これらの制御が独立に互いに干渉することなく
行われることを示している。
本発明による第１図に示す実施例は、前述のような制
御原理に基づいて構成したものである。すなわち、第１
図に示す本発明の実施例において、平滑コンデンサ３及
び負荷４の直流電圧Edが検出され、この直流電圧Edと基
準入力Ed ＊とが比較され、その比較結果が補償演算器
（AVR）９に入力されて、その出力が夫々のコンバータ1
02,202に対する有効入力電流の基準指令I1r ＊,I2r ＊と
される。
御原理に基づいて構成したものである。すなわち、第１
図に示す本発明の実施例において、平滑コンデンサ３及
び負荷４の直流電圧Edが検出され、この直流電圧Edと基
準入力Ed ＊とが比較され、その比較結果が補償演算器
（AVR）９に入力されて、その出力が夫々のコンバータ1
02,202に対する有効入力電流の基準指令I1r ＊,I2r ＊と
される。
一方、コンバータ102,202の入力電流I1,I2は、夫々変
流器107,207が検出され、同期整流回路108,208により、
有効入力電流I1r,I2r及び無効入力電流I1i,I2iが検出さ
れる。
流器107,207が検出され、同期整流回路108,208により、
有効入力電流I1r,I2r及び無効入力電流I1i,I2iが検出さ
れる。
前記有効入力電流の基準指令I1r ＊と検出された有効
入力電流I1rとは、比較され補償演算器（ACR）110に加
えられ、V1rとして出力される。同様に、有効入力電流I
2r、無効入力電流I1i,I2iについても、基準指令との比
較及び補償演算器（ACR）210,111,211により補償演算さ
れて、V2r,V1i,V2iに定められる。
入力電流I1rとは、比較され補償演算器（ACR）110に加
えられ、V1rとして出力される。同様に、有効入力電流I
2r、無効入力電流I1i,I2iについても、基準指令との比
較及び補償演算器（ACR）210,111,211により補償演算さ
れて、V2r,V1i,V2iに定められる。
一方、前述の（13）式及び（14）式を（10）式に代入
すると次に示す（16）式〜（19）式が求められる。
すると次に示す（16）式〜（19）式が求められる。
Ec1r＝Es1−｛（L1S＋R1）I1r＋MSI2r−ωMI2i−V1r｝ ……（16） Ec1i＝−｛（L1S＋R1）I1i＋ωMI2r＋MSI2i−V1r｝ ……（17） Ec2r＝Es2−｛MSI1r−ωMI1i＋（L2S＋R2）I2r−V2i｝ ……（18） Ec2i＝−｛ωMI1r＋MSI1i＋（L2S＋R2）I2i＋V2r｝ ……（19） これらの（16）式〜（19）式は、夫々、PWM回路114及
び214に対する有効入力電圧指令及び無効入力電圧指令
であり、第１図に示す本発明の実施例は、これらの式に
基づいて、Ec1r,Ec1i,Ec2r,Ec2iを定めるための係数器1
21〜126及び221〜226を備えて構成される。
び214に対する有効入力電圧指令及び無効入力電圧指令
であり、第１図に示す本発明の実施例は、これらの式に
基づいて、Ec1r,Ec1i,Ec2r,Ec2iを定めるための係数器1
21〜126及び221〜226を備えて構成される。
このように構成される第１図に示す本発明の実施例
は、前述の（12）式，（15）式により等価的に第２図に
示すように表わすことができ、補償演算器110,111,210,
211の出力の非干渉化を図ることができる。すなわち、
２組のコンバータ102,202は、変圧器20による相互干渉
を受けることなく独立に制御できることになり、コンバ
ータ装置全体として、安定な制御を行うことが可能とな
る。
は、前述の（12）式，（15）式により等価的に第２図に
示すように表わすことができ、補償演算器110,111,210,
211の出力の非干渉化を図ることができる。すなわち、
２組のコンバータ102,202は、変圧器20による相互干渉
を受けることなく独立に制御できることになり、コンバ
ータ装置全体として、安定な制御を行うことが可能とな
る。
前述した第１図に示す本発明の実施例は、V1r,V1i,V
2r,V2iからEc1r,Ec1i,Ec2r,Ec2iを求める際に、I1r,
I1i,I2r,I2iの値を用いる。いわゆる状態フイードバツ
ク手法を用いるものである。
2r,V2iからEc1r,Ec1i,Ec2r,Ec2iを求める際に、I1r,
I1i,I2r,I2iの値を用いる。いわゆる状態フイードバツ
ク手法を用いるものである。
ところで、このような制御装置をマイクロプロセツサ
等のデイジタル制御手段を用いて構成した場合、その制
御装置は、状態量、すなわち、I1r,I1i,I2r,I2iの検出
及び演算処理に遅れが生じ、第２図に示したような理想
的な特性を得ることが困難となる。
等のデイジタル制御手段を用いて構成した場合、その制
御装置は、状態量、すなわち、I1r,I1i,I2r,I2iの検出
及び演算処理に遅れが生じ、第２図に示したような理想
的な特性を得ることが困難となる。
第３図は前述のような第１図に示す実施例の問題点を
改善した本発明の他の実施例の構成を示すブロツク図で
あり、その制御部のみが示されている。第３図における
符号は、全て第１図の場合と同一である。
改善した本発明の他の実施例の構成を示すブロツク図で
あり、その制御部のみが示されている。第３図における
符号は、全て第１図の場合と同一である。
この第３図に示す実施例は、前述した（13）式及び
（14）式に示す行列［Ｆ］及び［Ｇ］を次に示す（20）
式及び（21）式のごとく定めたものであり、行列［Ｈ］
は（15）式で示す第１図の場合と同一である。
（14）式に示す行列［Ｆ］及び［Ｇ］を次に示す（20）
式及び（21）式のごとく定めたものであり、行列［Ｈ］
は（15）式で示す第１図の場合と同一である。
［Ｆ］＝［Ｏ］ ……（20） 行列［Ｆ］は、（20）式に示すごとく零行列であるの
で、この（20）式，（21）式を（10）式に代入して
Ec1r,Ec1i,Ec2r,Ec2iを求める場合に状態量を用いる必
要がなく、第３図に示すような係数器121〜126,221〜22
6を用いて制御を行うことができ、第３図に示す本発明
の他の実施例は、第１図に示す実施例の問題点を改善す
ることができる。さらに、行列［Ｈ］は、前述のよう
に、第１図の実施例の場合と同一の（15）式で示す行列
を用いているので、第３図に示す制御装置も、等価的に
第２図に示すように表わすことができ、補償演算器110,
111,210,211の出力間の非干渉化を図ることができ、第
１図の実施例と同様の効果を得ることができる。
で、この（20）式，（21）式を（10）式に代入して
Ec1r,Ec1i,Ec2r,Ec2iを求める場合に状態量を用いる必
要がなく、第３図に示すような係数器121〜126,221〜22
6を用いて制御を行うことができ、第３図に示す本発明
の他の実施例は、第１図に示す実施例の問題点を改善す
ることができる。さらに、行列［Ｈ］は、前述のよう
に、第１図の実施例の場合と同一の（15）式で示す行列
を用いているので、第３図に示す制御装置も、等価的に
第２図に示すように表わすことができ、補償演算器110,
111,210,211の出力間の非干渉化を図ることができ、第
１図の実施例と同様の効果を得ることができる。
前述した本発明の２つの実施例は、コンバータを２組
並列に用いる多重PWMコンバータの制御装置であつた
が、本発明は、さらに多数組のコンバータを多重化する
場合にも容易に適用することが可能である。
並列に用いる多重PWMコンバータの制御装置であつた
が、本発明は、さらに多数組のコンバータを多重化する
場合にも容易に適用することが可能である。
また、前述した本発明の２つの実施例は、複数個のコ
ンバータを複数個の２次巻線を備える変圧器の夫々の２
次巻線に接続するとしたが、本発明は、夫々のコンバー
タの交流側にリアクトルを接続し、このリアクトルを介
して共通の交流電源に接続した場合にも、同様に動作可
能であり、この場合、交流電源の内部インピーダンスに
よる相互干渉をなくすことができる。
ンバータを複数個の２次巻線を備える変圧器の夫々の２
次巻線に接続するとしたが、本発明は、夫々のコンバー
タの交流側にリアクトルを接続し、このリアクトルを介
して共通の交流電源に接続した場合にも、同様に動作可
能であり、この場合、交流電源の内部インピーダンスに
よる相互干渉をなくすことができる。
［発明の効果］ 以上説明したように、本発明によれば、複数台のコン
バータを用いる多重PWMコンバータにおいて、各コンバ
ータの電流制御系を互いに無関係に独立に制御すること
ができ、安定したコンバータの運転を行うことが可能と
できる。
バータを用いる多重PWMコンバータにおいて、各コンバ
ータの電流制御系を互いに無関係に独立に制御すること
ができ、安定したコンバータの運転を行うことが可能と
できる。
第１図は本発明の一実施例を示すブロツク図、第２図は
制御系の等価回路を示す図、第３図は本発明の他の実施
例を示すブロツク図、第４図は従来技術の一例を示すブ
ロツク図である。 １……交流電源、2,102,202……コンバータ、３……平
滑コンデンサ、４……負荷、５……リアクトル、６……
抵抗、７……変流器、8,108,208……同期整流回路、９
……補償演算器（AVR）、10,11,110,111,210,211……補
償演算器（ACR）、12,13,121〜126,221〜226……係数
器、14,114,214……PWM回路、20……変圧器。
制御系の等価回路を示す図、第３図は本発明の他の実施
例を示すブロツク図、第４図は従来技術の一例を示すブ
ロツク図である。 １……交流電源、2,102,202……コンバータ、３……平
滑コンデンサ、４……負荷、５……リアクトル、６……
抵抗、７……変流器、8,108,208……同期整流回路、９
……補償演算器（AVR）、10,11,110,111,210,211……補
償演算器（ACR）、12,13,121〜126,221〜226……係数
器、14,114,214……PWM回路、20……変圧器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三宅 亙 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (72)発明者 坂本 英雄 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (72)発明者 岩滝 雅人 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (56)参考文献 特開 昭60−128870（ＪＰ，Ａ) 特開 昭62−100172（ＪＰ，Ａ) 特開 昭57−189577（ＪＰ，Ａ) 特公 昭61−20213（ＪＰ，Ｂ２)
Claims (3)
- 【請求項１】同一交流電源から夫々に対応して設けられ
るリアクトルを介して、あるいは、１個のトランスの複
数の２次巻線の夫々を介して交流電力が供給される複数
個のPWMコンバータ、及び該複数個のPWMコンバータの夫
々の入力交流電流に応じて該当コンバータの入力端子電
圧を操作する手段を備えた多重PWMコンバータの制御装
置において、あるコンバータの入力端子電圧を、当該コ
ンバータの入力交流電流と基準値との偏差及び他のコン
バータの制御量に応じて操作することを特徴とする多重
PWMコンバータの制御装置。 - 【請求項２】前記他のコンバータの制御量は、入力交流
電流であることを特徴とする特許請求の範囲第１項記載
の多重PWMコンバータの制御装置。 - 【請求項３】前記他のコンバータの制御量は、入力交流
電流と基準値との偏差に応じた値であることを特徴とす
る特許請求の範囲第１項記載の多重PWMコンバータの制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036988A JP2664932B2 (ja) | 1988-05-09 | 1988-05-09 | 多重ｐｗｍコンバータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036988A JP2664932B2 (ja) | 1988-05-09 | 1988-05-09 | 多重ｐｗｍコンバータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01283061A JPH01283061A (ja) | 1989-11-14 |
| JP2664932B2 true JP2664932B2 (ja) | 1997-10-22 |
Family
ID=14534047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11036988A Expired - Fee Related JP2664932B2 (ja) | 1988-05-09 | 1988-05-09 | 多重ｐｗｍコンバータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664932B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1988
- 1988-05-09 JP JP11036988A patent/JP2664932B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01283061A (ja) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950322B2 (en) | Regulated AC to DC converter for aerospace applications | |
| US6021052A (en) | DC/AC power converter | |
| US6721191B2 (en) | Resonant converter | |
| CA2174295C (en) | Voltage source type power converting apparatus | |
| US5982645A (en) | Power conversion and distribution system | |
| US6917271B2 (en) | Cross current control for power converter systems and integrated magnetic choke assembly | |
| KR20020023951A (ko) | 전하 전달 장치 및 그 방법 | |
| JP3393617B2 (ja) | 三相正弦波入力スイッチング電源回路 | |
| WO2016017517A1 (ja) | 電力変換装置 | |
| JPH06217551A (ja) | 能動的な３相電力調節装置 | |
| JP2008506345A (ja) | 双方向エネルギー変換システム | |
| Qiu et al. | Bandwidth improvements for peak-current controlled voltage regulators | |
| WO2020129122A1 (ja) | Ｄｃ－ｄｃコンバータ装置 | |
| US5050059A (en) | Frequency changer having parallel partial frequency changers with a DC circuit | |
| US6424552B1 (en) | Multiphase transformer having main and auxiliary transformers | |
| US4695934A (en) | Multiple output resonant power supply | |
| EP0126180B1 (en) | Circuit for reducing harmonics and pulsation in multiplex polyphase rectifying circuits or inverters, respectively provided with interphase reactors | |
| JP3591548B2 (ja) | 多重整流回路 | |
| US5657214A (en) | Stepped waveform PWM inverter | |
| JP2664932B2 (ja) | 多重ｐｗｍコンバータの制御装置 | |
| WO2013018185A1 (ja) | 電力変換装置 | |
| US20220140738A1 (en) | Interleaved three phase y-delta connected power converter | |
| JPS6399770A (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| JPH02206362A (ja) | スイッチングモード型電力変換装置 | |
| Panda et al. | Performance evaluation of controlled QZSI fed five‐phase induction motor under voltage sag and interruption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |