JP2660976B2 - サンプリング制御装置用のデイジタル積分モジユール - Google Patents

Description

【発明の詳細な説明】 本発明は、制御すべきシステムのサンプリング制御装
置用の負帰還可能な積分モジュールであって、制御すべ
きシステムの測定信号から得られる積分モジュールの入
力信号とサンプリング制御装置へ操作信号として与える
積分モジュールの出力信号との間の関係が各サンプリン
グ時点で、台形法則を用いて１つの連続関数の下の面積
の近似により形成されている１つの再帰的積分アルゴリ
ズムにより決定される積分モジュールに関するものであ
る。

高い処理速度および大きいメモリおよびアドレス空間
の点で際立つ技術的システムの調節および自動化の際の
プロセスコンピュータおよびマイクロコンピュータの使
用は、高能力の調節システムの実現のための技術的基礎
を成している。しかしながら、このような計算機を完全
に利用し得る前提は、たとえばいわゆる“モデル”の形
態での制御対象の十分に正確な物理的／数学的記述であ
る。公知のように制御対象の入力と出力との間の動特性
は一般に、そのつどのシステム内に生ずる物理的法則性
の考慮のもとに導き出された種々の次数の微分方程式お
よび通常の方程式の集合により記述される。

このような方程式集合の統一的な数学的記述を行い、
またそれに基づいて適切な制御ストラテジーのデザイン
およびレイアウトに至るまでの形式的に標準化された処
理をするためには、最近の制御技術では主として２つの
方法が開発されてきた。その一つは周知の“周波数領域
法”であり、この方法ではシステム方程式は時間領域か
ら周波数領域へ移される。動的システム挙動は、この方
法では、複素伝達関数の形態で相応の制御システムのデ
ザインおよびレイアウトに至るまで引き続き処理され得
る。

統一的な数学的記述のための第２の、まだ一般に普及
していない方法はいわゆる“状態空間”でのシステム表
現である。この場合、一般的に種々の次数を有するシス
テム方程式は時間領域で状態量の適切な定義により１次
の微分方程式の集合に移される。システムのすべての入
力、出力および状態量は次いで有利に、一般に各１つの
いわゆる“システム、入力、出力および推移マトリック
ス”を介して互いに結び付けられているベクトルにまと
められ得る。マトリックス計算によるこのようなシステ
ム記述の簡単な数学的処理とならんで、状態空間表現の
１つの別の利点は、線形性および時間的不変性の前提の
もとに状態方程式が正規化された変換によりいわゆる
“正規形式”に移され得ることにある。これらは確かに
それぞれ同一の物理的システムを記述し、またそれによ
ってそのつどの動的システム挙動の等価的記述を表す。
しかし、モデル化すべき対象の特定の構造特性、たとえ
ばその固有値、その可制御性または可観測性は状態方程
式の変換の後に正規形式の１つに特に明白に現れる。正
規形式はそれによって制御ストラテジーおよび調節器構
造のデザインのための１つの特に適切な出発点を成す。
こうしてたとえば１つの具体的なシステムの現在の状態
が、たとえば１つの計算機内を“付随進行”しシステム
をモデル化する“オブザーバー”によりシミュレートさ
れ得るので、システムのこの“内部”状態が近接可能に
なり、また適切な調節作用により影響され得る。公知の
正規形式はたとえばいわゆる“ジョルダン−正規形式”
および種々の“オブザーバー−および制御−正規形式”
である。

状態方程式によるシステム記述またはその１つの選択
された正規形式での表現は、特に良好にアナログおよび
ディジタル計算機内で実現され得るという別の利点を有
する。このシステム記述はこうして技術的なサンプリン
グ装置の実際的な実現のために決定的な意義を有する。
良好な処理可能性は特に、正規形式が１つの標準化され
たブロックオリエンティッドなモジュラーなシステム表
現に通ずることにより可能にされる。１つの技術的対象
のモデル化のために必要なこのような“ブロック”の数
は存在するシステムの次数に直接的に関係し、従って１
つの変更された“システム次数”へのそれぞれ必要とさ
れる正規形式の範囲の適合が簡単な仕方で１つまたは複
数のブロックの付加または省略により可能である。この
システム記述の技術的実現の際の別の利点は、正規形式
の１つのなかのすべてのブロックが同一に構成されてお
り、また時間領域内の表現の際にコア内に各１つの積分
器を得ることにある。こうしてたとえば、ジョルダン−
正規形式に従って構成された１つの対象モデルはそのつ
どのシステム次数に相応する数の、係数設定器を設けら
れている別々の負帰還された積分器の並列接続から成っ
ている。複雑なシステム挙動がこうして１次の下位シス
テムの反応の重畳によりシミュレートされる。それに応
じて、１つのオブザーバー−または制御−正規形式に従
って構成された１つの対象モデルはそのつどのシステム
次数に相応する数の、すべて共通に係数設定器を介して
負帰還されている積分器の直列接続から成っている。ま
たここで複雑なシステム挙動は１次の下位システムの反
応から合成される。

このような対象モデルまたはそれに基づく“オブザー
バー”を１つのディジタル調節または自動化装置のなか
に実際に技術的に構成する際に、構成部分として必要と
される積分器を１つの再帰的に動作するアルゴリズムに
よりシミュレートすることは知られている。その際に各
サンプリング時点で入力量の現在の値が検出され、また
それから、先行のサンプリング時点で検出または計算さ
れかつ中間記憶された量を利用して、現在の出力値が決
定される。積分器をシミュレートするための公知のアル
ゴリズムでは連続的時間関数の下の面積がいわゆる“長
方形法則”により近似される。ここで長方形法則とは時
間関数の下の面積を長方形により近似して数値積分する
方法である。これに対しては関係式 ここでv_k:第ｋサンプリング時点での出力信号 v_k-1:第ｋ−１サンプリング時点での出力信号 u_k-1:第ｋ−１サンプリング時点での入力信号 T_A:サンプリング時間 T_I:積分器時定数 が成り立つ。この関係式はたとえばノーバート，ホフマ
ン（Norbert Hoffmann）著、“マイクロプロセッサによ
るディジタル調節（Digitale Regelung mit Mikroproze
ssor）”、ヴィーヴェグ出版、1983年、第23頁以下に記
載されている。上記の式に従って再帰的に動作する“長
方形法則積分器モジュール”は、負帰還可能であり、従
ってまたたとえば技術的システムの状態空間表現の際に
上記の正規形式のなかの構成要素として使用され得ると
いう利点を有する。しかし、一方において、長方形法則
積分器モジュールは、Ｉ近似を不変の平均的面積誤差で
のみ行うという欠点を有する。さらに、たとえばサンプ
リング時点ｋ−１（v_k-1＝u_k-1＝０）でのこのような積
分器モジュールの始動の際に出力信号v_kが１つのサンプ
リング時間T_Aの経過の後に初めてそれに続くサンプリン
グ時点ｋで先のサンプリング時点ｋ−１で最初にサンプ
リングされた入力値u_k-1のT_A/T_Iによる評価により得ら
れることは特に不利である。このことは再びたとえば観
測−または制御−正規形式に従って構成されたオブザー
バーのなかで、入力信号の変化がシステムの次数に相応
する数のサンプリング時間の経過の後に初めて直列に接
続されているすべての積分器モジュールを通過し終わ
り、また完全にオブザーバーの出力端に“到着”してい
るという欠点を有する。このように構成された対象モデ
ルでは、それによって、かなりの反応時間を考慮に入れ
なければならない。安定性を保つためには長方形法則積
分器モジュールの最小のシミュレートすべき対称時定数
がそれぞれ存在するサンプリング時間T_Aよりも少なくと
も係数２だけ大きくなければならないことが判明してい
る。

このようなモジュラーな自動化システムのダイナミッ
ク化のためには２つの方法が考えられる。一つの方法で
は、サンプリング時間が、十分に小さい積分時定数がサ
ンプリング時間T_Aの現在の大きさに対する上記の比率の
遵守のもとに設定可能であるかぎり、小さくされ得る。
このような方法は、サンプリング制御システムのサンプ
リング時間がその内部構成および組織により制限されて
おり、またこのようなシステムは精度の理由から一般に
既に最大可能な設定可能なサンプリング時間で作動され
ることがマイナスの材料を提供する。

サンプリング制御システムのダイナミック化のための
他の方法は、対象時定数または積分時定数とそれぞれ存
在するサンプリング時間とのより望ましい比率を許す高
能力のアルゴリズムを使用することである。特に状態空
間法によるシステム記述の際に、このことは数値積分の
ために改善されたアルゴリズムを使用することを意味す
る。すなわち、１つの連続的関数の下の面積をいわゆる
“台形法則”（台形公式ともいう）により近似すること
は公知である。台形法則とは関数の下の面積を台形によ
り近似して数値積分する方法である。これから形成され
る積分アルゴリズムは公知の長方形法則アルゴリズムよ
りもかなり高能力であり、またたとえばヴォルフガン
グ．ラツェル（Wolfgang β Latzel）著、“プロセスコ
ンピュータによる調節（Regelungmit dem Prze rechne
r）"P.I.ヴィッセンシャフト出版、1977年、特に第79〜
91頁に記載されている。

すなわち台形法則による積分アルゴリズムに対しては
関係式 v_k＝v_k-1＋d₀・（u_k-1＋u_k） ここで T_A:サンプリング時間 T_I:積分器時定数 v_k:第ｋサンプリング時点での出力信号 v_k-1:第ｋ−１サンプリング時点での出力信号 u_k:第ｋサンプリング時点での入力信号 u_k-1:第ｋ−１サンプリング時点での入力信号 が成り立つ。この関係式から、アルゴリズムの開始の際
にもたとえばサンプリング時点ｋで直ちに、この瞬間に
まだ値v_k-1およびu_k-1が先行のサンプリングから得られ
ていないとしても、出力値d₀・u_kを考慮に入れるべきで
あることが読み取れる。従って、長方形法則による積分
アルゴリズムと対照的に台形法則による積分アルゴリズ
ムは入力信号の変化にかなり速く“反応”する。さら
に、台形法則による数値積分の際の平均的な面積誤差は
常に零に等しく、他方において長方形法則による数値積
分の際の平均的な面積誤差はサンプリング時間と共に増
大することが判明している。ディジタル計算機により行
われる数値アルゴリズムを使用した積分はいうまでもな
く完全に正確な値ではなく、積分すべき曲線の下の面積
を長方形の面積又は台形の面積により近似することによ
り平均して誤差を生ずる。この誤差は近似ステップの数
と近似ステップの幅とに関係する。そして近似ステップ
の幅はサンプリング時間によって決定される。積分すべ
き入力信号のサンプリング間の時間が増加すると、サン
プリング間の入力信号の変化を把握する正確さは低下す
る。従ってサンプリング時間と共に誤差は増大すること
となり、この誤差は長方形の面積でサンプリングすると
き特に大となる。

たとえば公知の正規形式により構成されているモジュ
ラーな対象モデルのなかに積分モジュールを使用するた
めの前提条件は、その任意の相互配線可能性および特に
負帰還可能性である。それに対して、台形規則により構
成され、再帰的に動作する積分モジュールは負帰還可能
でない。即ち制御すべきシステムのための制御装置を構
成する場合に、複数の積分モジュールを使用して構成す
る場合には、中間値を出力端から入力端へ負帰還しなけ
ればならない場合が生じ得るが、このような負帰還を行
うための条件は、使用された積分モジュールが必ず負帰
還し得ることである。しかしながら台形法則による積分
モジュールにおいては再帰的な動作においては入力値が
通過値の通る枝路を介して直接出力端に作用するため、
負帰還が不可能である。このことは、入力値の変化が遅
延なしにいわゆる“通過値”として直接に出力値に、従
ってまた負帰還を介して再び遅延されずに直ちに入力値
に作用することに基づいている。それにもかかわらず台
形法則積分モジュールの負帰還が試みられると、現在の
出力値の計算のためにそのつどのサンプリング時点でこ
の先ず計算すべき出力値自体を必要とする式が生ずる。
従って、この式の個々の被加数の処理に有意義で実行可
能なアルゴリズム順序が存在しない。計算機のなかのこ
のような要素の無理やりな負帰還の際には再帰的な計算
が直ちに機能停止するであろう。しかしアルゴリズムに
よる連続的システムの離散化のための基礎的な前提条件
はまさにサンプリング時点でのこの再帰的な計算可能性
にある。即ちサンプリング制御システムにおいて処理さ
れるアルゴリズムが各サンプリング時点において繰り返
し新たに計算され得ることである。

本発明の課題は、内部の再帰的な処理アルゴリズムが
台形法則による１つの面積の近似により形成されてお
り、また台形法則アルゴリズムの公知の動的特性を維持
しつつ負帰還可能である積分モジュールを提供すること
である。

この課題は、本発明によれば、請求項１の特徴部分に
記載されている手段によって解決される。本発明の他の
有利な実施例は請求項２以下にあげられている。

以下、図面により本発明を一層詳細に説明する。図面
を簡単に説明すると、 第１図は台形法則により再帰的に動作する、いわゆる
“オブザーバー−正規形式”による積分モジュールの構
造図、 第２図は第１図のモジュールの別の変形された構造
図、 第３図は第２図のモジュールの別の変形された構造
図、 第４図は本発明による第２図または第３図の台形法則
による積分モジュールの負帰還の実施例、 第５図は本発明による負帰還可能な台形法則による積
分モジュールの別の実施例、 第６図は“オブザーバー−正規形式”で構成されたｎ
次の対象モデルの一般的構造、 第７図は本発明による負帰還可能な台形法則による積
分モジュールを使用して“オブザーバー−正規形式”で
構成された３次の対象モデルの例である。

第１図には、“オブザーバー−正規形式”に基づいて
構成されており、台形規則により再帰的に動作する積分
モジュールの公知の構造が示されている。その際に線形
サンプリング制御の理論から知られており、またいわゆ
る“ｚ変換”の基礎として用いられる複素“移動演算
子” により表される第１図の要素は、ディジタル計算機のな
かでの実際的な実現の際にメモリまたはむだ時間要素で
ある。この要素はサンプリング時点ｋ−１で入力端に与
えられている値v_k-1＋d₀・u_k-1を読み、これをサンプリ
ング時間T_Aの継続時間中保持し、またこれを最後にそれ
に続くサンプリング時点ｋで出力端に値ａとして出力す
る。台形法則による前記の積分アルゴリズムはこうして
第１図の表示に基づいて下記のように表され得る。

v_k＝ａ＋DW v_k＝（v_k-1＋d₀・u_k-1）＋d₀・u_k ここでDW:通過値 前記のように、この台形法則積分モジュールの出力信
号値v_kは直接に入力信号u_kに負帰還され得ない。それに
もかかわらずこの要素の負帰還可能性を本発明により
“入力−出力挙動”を維持しつつ達成するためには、最
初に第２図および第３図に示されているいくつかの内部
構造変更を行うのが有利である。

すなわち第１のステップで第１図の構造は、一方でも
はや出力信号v_kではなくむだ時間要素1/zの出力信号ａ
が加算点A1に負帰還されることによって、第２図による
等価的構造に変換され得る。もはや負帰還されない通過
値DW＝d₀・u_kに対する補償として入力値u_kがいま係数２
を掛けられて加算点A1に供給される。第１図および第２
図の等価性は、両方の場合に加算点A1に値 d₀・u_k＋ａ＋d₀・u_k が供給されることから容易に認識され得る。第２図中に
鎖線で囲まれている部分が長方形法則により構成されて
いる１つの“長方形法則積分モジュール”に相当するこ
とは明らかである。

第３図には別の変形が示されており、その際に第２図
の鎖線部分は計算式 により１つの全体要素にまとめられた。さらに、通過値
チャネルDW内および長方形法則積分モジュールの入力チ
ャネル内に位置する増幅係数d₀が入力量u_kの直接的評価
のために入力量チャネル内へまとめられた。こうして先
行の変換に基づいて第１図の構造が、全体構造が台形法
則積分モジュールのように不変に挙動するように１つの
通過値チャネルDWを設けられており長方形法則により動
作する１つの内部部分に分解されている。

本発明によれば、いま１つの台形法則積分モジュール
の第３図に示されている構造が、それにもかかわらず１
つの再帰的なアルゴリズム処理が１つのサンプリングシ
ステムのなかで可能であるように負帰還される。この目
的で、本発明によれば、第１のステップでは第３図の構
造の負帰還可能である部分のみが負帰還される。前記の
ように、長方形法則積分モジュールは制限されずに負帰
還可能である。この理由から第４図によれば内部の長方
形法則積分モジュールI_REの出力端は分離した負帰還出
力端ARとしての役割をする。こうして負帰還枝路RZが必
要の際にはこの出力端ARから、評価係数ｈを用意する負
帰還増幅器を介して本発明による台形法則積分モジュー
ルの入力端に接続される。第２のステップでは、このよ
うな負帰還の際に本来の出力信号v_kと負帰還出力端ARに
おける信号との間に存在する偏差が補償される。そのた
めには多くの可能性がある。第４図による本発明の実施
例には可能性の１つが示されている。その際に、負帰還
された中間値ａのなかに含まれていない通過値DWは内部
の長方形法則積分モジュール2/（ｚ−１）を迂回して、
負帰還枝路RZのなかに存在する評価係数ｈを掛けられ
て、別に本発明による台形法則積分モジュールの入力端
に帰還される。

第５図による本発明の実施例には、本発明による台形
規則積分モジュールI_TZの出力信号ｖからの負帰還出力
端ARにおける信号の偏差を補正するための別の可能性が
示されている。その際に補正は入力信号ｕに対して第１
の増幅器VEを介して用意される評価係数の適当な選定に
より直接に行われる。これは第４図中の分離された負帰
還ループの要素VEおよびVE^＊の係数d₀およびｈを にまとめることにより生ずる。

第６図には例として、いわゆる“オブザーバー−正規
形式”で構成された時間領域内のｎ次の対象モデルの一
般的構造が示されている。前記のように、これはｎ個の
積分器I₁、I₂…I_nの直列回路から成っている。これらは
入力端に加算点S0、S1…Ｓ（ｎ−１）を介して、評価係
数b₀、b₁…b_n-1を介して評価された入力信号ｕを供給さ
れる。さらに、入力信号ｕは“通過値”として係数ｄに
より評価されて加算点Snを介して直接に積分器の直列回
路の出力信号_Bn（ｔ）に重畳され、またそれによって
遅れなしに出力信号ｖの形成に寄与する。積分器連鎖の
出力端における信号_Bn（ｔ）が係数−a₀、−a₁…−a
_n-1により評価されてそのつどの積分器I₁、I₂…I_nの入
力端における混合点S0、S1…Ｓ（ｎ−１）に負帰還され
ることによって、すべての積分器が負帰還されているこ
とがわかる。本発明による負帰還可能な台形法則積分モ
ジュールは、第６図の原理図による対象モデルの実際的
な実現の際に有利に１つのサンプリングシステムのなか
で“積分器”としての役割をするのに特に適している。

第７図には、本発明による負帰還可能な台形法則積分
モジュールを使用したオブザーバー−正規形式での３次
の対象モデルの有利な実施例が示されている。このモデ
ルは３つの台形法則積分モジュールI_TZ1、I_TZ2、I_TZ3の
直列回路から成っている。すべての積分器は第３の積分
モジュールの負帰還出力端AR3における信号を使用して
第６図の一般的な例で説明された仕方で係数−a₀、−
a₁、−a₂を介して負帰還されている。そのつどの積分モ
ジュールの出力信号からの負帰還出力端における信号の
偏差の補正を第３のモジュールI_TZ3を例として一層詳細
を説明する。その際に第５図に示されている実施例によ
れば補正は増幅器VE31における適当な係数値ｋの設定に
より行われる。ｋは ここでｈ＝a₂＋a₁・d₀＋ao・d₀ ² である。増幅係数ｈはこうして３つの負帰還枝路の増幅
係数の和として生ずる。第１の負帰還枝路は直接に第３
の積分器の出力端から入力端へ延びており、また増幅係
数a₂を含んでいる。第２の負帰還枝路は第３の積分器の
出力端から間接的に第２の積分器I_TZ2の通過値を介して
第３の積分器の入力端へ延びており、また増幅係数−a₁
・d₀を含んでいる。最後に第３の負帰還枝路は第３の積
分器の出力端から間接的に第１および第２の積分器
I_TZ1、I_TZ2の通過値を介して延びており、また増幅係数
−a₀・d₀・d₀を含んでいる。

他の両積分モジュールI_TZ1、I_TZ2における補正は第４
図の実施例に非常に類似の仕方で行われる。その際に第
３の積分器の負帰還出力端AR3における信号は増幅器VE1
2、VE22を介して評価されてそのつどの積分モジュール
の出力端に重畳される。その際に増幅器の増幅係数は関
係式 VE12:−a₁・d₀ VE22:−a₁・d₀−a₀・d₀ ² に従って設定される。

第７図による構造から、それに付属の３つの状態量X
_1B、X_2B、X_3Bが変換回路網Ｔにより直接に本発明による
台形法則積分モジュールI_TZ1、I_TZ2、I_TZ3の負帰還出力
端AR1、AR2、AR3における信号からシミュレートされ得
る。本来の出力信号からそのつどの負帰還出力端におけ
る信号の間の偏差を補正するため、第１および第２の積
分器に対する変換回路網Ｔのなかでも増幅器VE12、VE22
から知られている評価係数が一緒に考慮されなければな
らない。

安定性を保つために最小シミュレートすべき対象時定
数が、長方形規法積分モジュールと異なり、それぞれ存
在するサンプリング時間Ｔ‖の0.5倍以上でありさえす
ればよいことは、本発明による負帰還可能な台形法則積
分モジュールの特別な利点である。本発明によるモジュ
ールの他の利点は、モデル化すべきシステムの線形性を
前提条件とする規則的に構造化された状態空間−正規形
式における対象モデルまたはオブザーバーの構成のため
に使用され得るだけでなく、これによって非線形の構造
もそれぞれ存在する所与の条件に個々に適合された仕方
でモジュラーに構成されることにある。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】サンプリング制御装置用の負帰還可能な積
   分モジュール（I_TZ）てあって、制御すべきシステムか
   ら得られる積分モジュールの入力信号（u_k）とサンプリ
   ング制御装置へ操作信号として与える積分モジュールの
   出力信号（V_k）との間の関係が各サンプリング時点で、
   台形法則を用いて連続関数の下の面積の近似により形成
   されている第１の再帰的積分アルゴリズムにより決定さ
   れる積分モジュールであって、 （ａ）入力信号と出力信号との間の関係が各サンプリン
   グ時点で長方形法則を用いて連続関数の下の面積の近似
   により形成されている第２の再帰的積分アルゴリズムに
   より決定される内部の長方形法則積分モジュール
   （I_RE）と、 （ｂ）内部の長方形法則積分モジュール（I_RE）の出力
   信号（ａ）を負帰還出力（AR）として接続される負帰還
   枝路（RZ）と、 （ｃ）積分モジュール（I_TZ）の入力信号（u_k）に第１
   の係数 ここでＴA：サンプリング時間 Ｔ1：積分時定数 を乗じ、また内部の長方形法則積分モジュール（I_RE）
   に対する入力信号、及び通過値（DW^＊）を形成する第１
   の増幅器（VE、VE11、VE21、VE31）と、 （ｄ）積分モジュール（I_TZ）の出力信号（v_k）として
   通過値（DW）と内部の長方形法則積分モジュール
   （I_RE）の出力信号（ａ）との和を形成する第１の加算
   器（SA）と を含んでいることを特徴とするサンプリング制御装置用
   の負帰還可能な積分モジュール。
2. 【請求項２】分離した負帰還出力端（AR）における信号
   （ａ）と積分モジュール（I_TZ）の出力信号（v_k）との
   偏差を補正する手段（VE、VE^＊、VE31、VE22、VE12）を
   有することを特徴とする請求項１記載の積分モジュー
   ル。
3. 【請求項３】積分モジュール（I_TZ）の出力端における
   出力信号からの負帰還出力端（AR）における信号（ａ）
   の偏差を補正するための手段として、通過値（DW）を第
   ２の係数（ｈ）により評価し、また反転して積分モジュ
   ール（I_TZ）の入力信号（ｕ）に重畳する第２の増幅器
   （VE^＊）を含んでおり、第２の係数（ｈ）が負帰還枝路
   （RZ）における増幅係数に一致していることを特徴とす
   る請求項２記載の積分モジュール。
4. 【請求項４】積分モジュールの出力信号（v_k）からの負
   帰還出力端（AR）における信号（ａ）の偏差を補正する
   手段として第１の増幅器（VR、VE31）が用いられ、この
   増幅器の増幅係数が式 ここでh:積分モジュール（I_TZ）の負帰還枝路（RZ）の
   なかの増幅係数 に従って選定されることを特徴とする請求項２記載の積
   分モジュール。