JP2657912B2 - Thyristor device - Google Patents

Thyristor device

Info

Publication number
JP2657912B2
JP2657912B2 JP13256886A JP13256886A JP2657912B2 JP 2657912 B2 JP2657912 B2 JP 2657912B2 JP 13256886 A JP13256886 A JP 13256886A JP 13256886 A JP13256886 A JP 13256886A JP 2657912 B2 JP2657912 B2 JP 2657912B2
Authority
JP
Japan
Prior art keywords
thyristor
gate
circuit
damping
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13256886A
Other languages
Japanese (ja)
Other versions
JPS62290349A (en
Inventor
潤一 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP13256886A priority Critical patent/JP2657912B2/en
Publication of JPS62290349A publication Critical patent/JPS62290349A/en
Application granted granted Critical
Publication of JP2657912B2 publication Critical patent/JP2657912B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイリスタのゲート容量の充放電電荷の時
間変化を高速化し、クリティカルダンピングの条件に近
らしめるように構成したサイリスタ装置に関し、小電
力、大電力用の電力機器等に用いられるものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thyristor device configured to speed up the time change of the charge / discharge charge of the gate capacitance of a thyristor and to approach a critical damping condition. It is used for power equipment for electric power and large electric power.

なお、本発明でサイリスタと称するものは、特許請求
の範囲の記載も含め、通常のpn pn四層構造のSCR、光ト
リガサイリスタ、云わゆるゲートターンオフ機能を持た
ないサイリスタ、ゲートターンオフサイリスタ、埋込み
ゲートターンオフサイリスタ、MOSゲートサイリスタ、
単一ゲート静電誘導サイリスタ、ダブルゲート静電誘導
サイリスタ等のサイリスタは勿論のこと、バイポーラモ
ードMOSFET、或いはCOM(conductivity modulated)FET
等のサイリスタと同様の作用を行なうデバイスを含めた
ものをいう。
In the present invention, what is called a thyristor is an ordinary pn pn four-layer structure SCR, a light trigger thyristor, a thyristor without a so-called gate turn-off function, a gate turn-off thyristor, an embedded gate, including the claims. Turn-off thyristor, MOS gate thyristor,
Thyristors such as single-gate static induction thyristors and double-gate static induction thyristors, as well as bipolar mode MOSFETs or COM (conductivity modulated) FETs
And other devices that perform the same operations as thyristors.

〔従来の技術及び発明が解決しようとする問題点〕[Problems to be solved by conventional technology and invention]

従来、サイリスタを用いた装置のドライブには、いく
つかの方式が用いられている。たとえば、 (1) 電源とスイッチング素子を用いる方式 (2) スピードアップコンデンサを利用する方式 (3) ゲート回路にインダクタンスを用いる方式 (4) ゲート回路にパルストランスを用いる方式 (5) (1)〜(4)のいずれかの組み合わせであ
る。
2. Description of the Related Art Conventionally, several methods have been used for driving a device using a thyristor. For example, (1) a method using a power supply and a switching element (2) a method using a speed-up capacitor (3) a method using an inductance in a gate circuit (4) a method using a pulse transformer in a gate circuit (5) (1)- It is any combination of (4).

最も簡単なのは、電源とバイポーラトランジスタ、パ
ワーMOSFET、小型サイリスタ等のスイッチング素子を用
いる方式である。
The simplest method uses a power supply and switching elements such as bipolar transistors, power MOSFETs, and small thyristors.

第1図(a)は、電源とスイッチング素子から構成さ
れるドライブ回路を持つサイリスタ装置の一例、第1図
(b)は、第1図(a)の等価回路である。
FIG. 1A is an example of a thyristor device having a drive circuit including a power supply and a switching element, and FIG. 1B is an equivalent circuit of FIG. 1A.

トリガもしくはクエンチ用の電源Eに対して直列にス
イッチング素子を介してサイリスタのゲート端子が接続
される例である。ゲートドライブ回路が簡単化されると
いう理由から、通常中小電力のサイリスタのドライブ
(ターンオン(ターンオフを含む))において最もよく
用いられている。
This is an example in which a gate terminal of a thyristor is connected in series to a power supply E for trigger or quench via a switching element. Because of the simplicity of the gate drive circuit, it is usually most often used in driving (turn on (including turn off)) small and medium power thyristors.

さらに、ターンオンかつ、又は、ターンオフのスイッ
チング時において、スピードアップのためのコンデンサ
を用いる方式も常套的な手段として用いられている。ま
た大電力のサイリスタにおいては、スイッチング素子と
して大電流のものがないためパルストランスを用いる方
式も提案、或いは現行の100Aクラス以上のサイリスタに
おいては行なわれている。
Further, at the time of turn-on and / or turn-off switching, a method using a capacitor for speeding up is also used as a conventional means. In a high-power thyristor, a method using a pulse transformer is proposed because there is no high-current switching element, or a current thyristor of 100 A class or more is used.

さらにまた、ゲート制御回路内にインダクタンスLを
挿入し、インダクタンス内に蓄積されるエネルギーを利
用してドライブを行なう方式も行なわれている。ゲート
回路内にインダクタンス成分を挿入することは、サイリ
スタを高速にドライブするという点でオン、オフ時とも
に有効であるが、一方、過電流が流れすぎるためにサイ
リスタを破壊するか、或いはサイリスタのドライブにと
ってゲート回路内に寄生振動現象が起こるためドライブ
のつもりがかえってサイリスタにとってドライブを抑制
してしまうということも起こる。
Furthermore, there is also a method in which an inductance L is inserted into a gate control circuit and driving is performed using energy stored in the inductance. Inserting an inductance component into the gate circuit is effective in both ON and OFF in terms of driving the thyristor at high speed, but on the other hand, overcurrent flows too much to destroy the thyristor or to drive the thyristor For the thyristor, the parasitic oscillation phenomenon occurs in the gate circuit, and the drive is suppressed for the thyristor.

さらにゲート回路に振動現象がおこることは、複数個
のサイリスタを用いるブリッジ構成によるインバータ、
コンバータPWM制御、或いは、直並列接続にて使用する
場合、サイリスタのドライブ回路の高周波ノイズを発生
させ、装置そのものの誤動作につながるという問題点も
ある。
In addition, the oscillation phenomenon in the gate circuit is caused by the inverter with the bridge configuration using a plurality of thyristors,
When used in converter PWM control or serial / parallel connection, there is also a problem that high frequency noise is generated in the drive circuit of the thyristor, which leads to malfunction of the device itself.

また、前述のスイッチ素子と電源が直列に接続される
回路形式をドライブ回路内に設ける方式では、等価回路
としてはRCの直列回路として考えることができるが本来
のドライブすべきゲートコンデンサ(ゲート端子が持つ
容量)の両端の電圧波形としては、第1図(c)の如く
充電のためのRC時定数を必要とするため、ドライブが遅
くなっている。
In the method of providing a circuit type in which the switch element and the power supply are connected in series in the drive circuit as described above, the equivalent circuit can be considered as an RC series circuit. As shown in FIG. 1 (c), the voltage waveform at both ends of the capacitor has a RC time constant for charging, so that the drive is slow.

即ちC点に到達してようやくサイリスタをドライブす
べきゲート電圧が印加されることになる。
That is, a gate voltage for driving the thyristor is applied only after reaching the point C.

なお、図中破線は第1図(b)における容量Cの両端
の電圧波形、実線は理想的な立上り波形の場合を示す。
The broken line in the drawing shows the voltage waveform at both ends of the capacitor C in FIG. 1B, and the solid line shows the ideal rising waveform.

上述の如く、(1)の方式の問題点は、RC時定数によ
る時間遅れが生ずる点である。(2)の方式の問題点
は、数100Aクラスのサイリスタのドライブにおいて、ス
ピードアップコンデンサの充電時間か長くなって、実質
的な繰り返しスイッチング周波数がスピードアップコン
デンサの充放電時間定数で制限される点である。
As described above, the problem of the method (1) is that a time delay occurs due to the RC time constant. The problem with the method (2) is that, in driving a thyristor of the order of several hundred amperes, the charging time of the speed-up capacitor becomes longer, and the substantial repetitive switching frequency is limited by the charge-discharge time constant of the speed-up capacitor. It is.

さらに(3)、(4)のようなインダクタンスの蓄積
エネルギーを利用する方式では寄生振動が発生しやすい
という問題点がある。また、このようなドライブ回路は
第1図(d)の如くLC回路構成となっており、サイリス
タを高速にドライブするという意味では、サイリスタの
ゲートキャパシタの充放電電流が大きくとれるが、過電
流ドライブとなってサイリスタを破壊しやすいという問
題点もある。サイリスタを高速にスイッチングさせると
いう意味ではゲートが持つ容量分を高速に充放電させれ
ばよい。すなわち、ゲート容量への充放電電荷量の時間
変化を高速に行なわせればよい。
Further, in the method using the stored energy of the inductance as in (3) and (4), there is a problem that the parasitic vibration is easily generated. In addition, such a drive circuit has an LC circuit configuration as shown in FIG. 1 (d). In order to drive the thyristor at high speed, a large charge / discharge current of the gate capacitor of the thyristor can be obtained. Therefore, there is also a problem that the thyristor is easily destroyed. In order to switch the thyristor at high speed, the capacity of the gate may be charged and discharged at high speed. That is, it is sufficient that the charge / discharge charge amount to the gate capacitance is changed over time at high speed.

しかるに、現在まで行なわれている方法では、前述の
如く上記(1)〜(5)の方式もそれぞれ問題点が存在
するわけである。
However, in the methods performed so far, each of the methods (1) to (5) has a problem as described above.

〔発明の目的〕[Object of the invention]

本発明はサイリスタを高速にドライブするためのゲー
トドライブ回路を設けたサイリスタ装置を提供すること
にある。
An object of the present invention is to provide a thyristor device provided with a gate drive circuit for driving a thyristor at high speed.

さらに具体的には、サイリスタの等価入力容量と共振
用のインダクタンス成分をゲートドライブ回路に挿入
し、共振現象(ピーキング)を起こさせることによって
サイリスタを高速にドライブするためのゲートドライブ
回路を設けたサイリスタ装置を提供することにある。
More specifically, a thyristor provided with a gate drive circuit for driving the thyristor at high speed by inserting an equivalent input capacitance of the thyristor and an inductance component for resonance into the gate drive circuit to cause a resonance phenomenon (peaking). It is to provide a device.

さらに具体的には、サイリスタを高速動作させるため
に最初多くの充放電電流を流す必要があり、そのため
に、ほぼ充放電時間が半サイクルに対応する減衰振動を
制御回路に発生させることを特徴とするゲートドライブ
回路を設けたサイリスタ装置を提供することを目的とす
る。又、寄生振動が多くとも数サイクルを超えないよう
に、直列抵抗をゲート回路に挿入することを特徴とする
ゲートドライブ回路を設けたサイリスタ装置を提供する
ことにある。
More specifically, in order to operate the thyristor at high speed, it is necessary to flow a large amount of charge / discharge current at first, and therefore, a damping oscillation corresponding to a half cycle of charge / discharge time is generated in the control circuit. It is an object of the present invention to provide a thyristor device provided with a gate drive circuit. Another object of the present invention is to provide a thyristor device provided with a gate drive circuit, wherein a series resistor is inserted into a gate circuit so that the parasitic oscillation does not exceed several cycles at most.

さらに本発明の他の目的は、サイリスタのゲートドラ
イブ回路をクリティカルダンピングの条件に近い条件で
動作させるべく、サイリスタの入力容量CGKと共振用L
を、さらに寄生振動の位相回転πもしくは2π程度とす
るべく、抵抗Rを挿入したことを特徴とするサイリスタ
装置を提供することにある。さらに上記抵抗Rと直列に
ダイオードを接続し、正負一方向のみの振動を制御する
ことをゲートドライブ回路内に設けることを特徴とする
サイリスタ装置を提供することにある。
Still another object of the present invention is to operate the gate drive circuit of the thyristor under conditions close to the critical damping condition so that the thyristor input capacitance C GK and the resonance L
To provide a thyristor device in which a resistor R is inserted so as to further reduce the phase rotation of the parasitic oscillation to π or 2π. It is still another object of the present invention to provide a thyristor device characterized in that a diode is connected in series with the resistor R to control vibration in only one direction in a gate drive circuit.

〔発明の概要〕[Summary of the Invention]

すなわち、本発明に係るサイリスタ装置は、転流ター
ンオフ型のSCR、光トリガサイリスタ、ゲートターンオ
フサイリスタ、埋め込みゲートターンオフサイリスタ、
単一ゲート/ダブルゲート静電誘導サイリスタ、光トリ
ガ単一ゲート/ダブルゲート静電誘導サイリスタ、光ト
リガ・光クエンチ単一ゲート/ダブルゲート静電誘導サ
イリスタ、さらにMOSゲートサイリスタ、バイポーラモ
ードMOS FET、絶縁バイポーラモードトランジスタ(IGB
T)等の電力制御用デバイスにおいて、ドライブすべき
デバイスの入力容量Cと共振回路を形成するインダクタ
ンスLをゲートドライブ回路内に設け、ピーキング条件
(LC共振状態)にてサイリスタのゲート容量の充放電電
荷の時間変化を高速化するようになしたものである。か
つクリティカルダンピングの条件(R2=4L/C)に近らし
むるような抵抗成分Rを挿入することで、減衰振動を起
こさせ、寄生振動が多くとも数サイクルを越えないよう
になした条件にてドライブを行なうことで、実質的にサ
イリスタのゲート容量の充放電電荷時間の時間変化を高
速化するようになしたものである。当然のことながら、
寄生振動が数サイクル以上にわたっても最初の半サイク
ル程度でサイリスタがドライブされてしまうような条件
にて動作する場合にはあえて抵抗を挿入する必要はな
い。云わゆるピーキング条件に相当する。
That is, the thyristor device according to the present invention is a commutation turn-off type SCR, a light trigger thyristor, a gate turn-off thyristor, an embedded gate turn-off thyristor,
Single gate / double gate static induction thyristor, light trigger single gate / double gate static induction thyristor, light trigger / light quench single gate / double gate static induction thyristor, MOS gate thyristor, bipolar mode MOS FET, Insulated bipolar mode transistor (IGB
In a power control device such as T), an input capacitance C of a device to be driven and an inductance L forming a resonance circuit are provided in a gate drive circuit, and charging and discharging of a thyristor gate capacitance under peaking conditions (LC resonance state). This is to speed up the time change of the electric charge. In addition, by inserting a resistance component R that approaches the condition of critical damping (R 2 = 4 L / C), damping oscillation is caused, and the parasitic oscillation does not exceed several cycles at most. In this way, the time change of the charge / discharge charge time of the gate capacitance of the thyristor is substantially accelerated by performing the driving. As a matter of course,
It is not necessary to insert a resistor when operating under the condition that the thyristor is driven in the first half cycle even when the parasitic oscillation extends over several cycles. This corresponds to so-called peaking conditions.

また、特にゲートでオフもできるサイリスタの場合に
はゲートドライブ回路としてはターンオンドライブ回路
のみならず、ターンオフドライブ回路においても、ピー
キング条件もしくはアンダーダンピング条件あるいはク
リティカルダンピングの条件に近い条件にてドライブす
ることによって、高速ターンオンのみならず、高速ター
ンオフを行なえるようになしたものである。
In particular, in the case of a thyristor that can be turned off by the gate, the gate drive circuit should be driven not only by the turn-on drive circuit but also by the turn-off drive circuit under conditions close to the peaking condition, under-damping condition, or critical damping condition. Thus, not only high-speed turn-on but also high-speed turn-off can be performed.

〔作用〕[Action]

本発明によるサイリスタ装置の動作を第2図(a)を
参照して説明する。キャパシタCGK(1)はサイリスタ
等の電力制御デバイスの入力容量を等価的に表現してい
る。
The operation of the thyristor device according to the present invention will be described with reference to FIG. The capacitor C GK (1) equivalently represents the input capacitance of a power control device such as a thyristor.

端子G(5)はゲート端子を表わしている。ドライブ
パルス発生回路4は簡単には電源E(6)と理想的なス
イッチS(7)よりなると仮定すれば、第2図(b)の
如く表わされる。第2図(b)に示された回路はRLC直
列回路の過渡現象となる。サイリスタを高速にドライブ
するためには、ゲート端子G(5)の持つ等価容量CGK
への充放電電荷q(t)の時間変化を高速に行なわせる
必要があるため、最初多くの充放電電流を流す必要があ
る。第2図(b)において、R2=4L/CGKとなるようなR
及びLを用いる場合には、臨界的(クリティカル(crit
ical))あるいは臨界減衰(クリティカルダンピング
(critical−damping))の呼ばれる条件である。ゲー
ト端子G(5)の初期電荷をq(o)=qOとすれば、電
荷量q(t)及び電流波形i(t)は と表わされる。
Terminal G (5) represents a gate terminal. Assuming that the drive pulse generating circuit 4 simply comprises a power source E (6) and an ideal switch S (7), it is represented as shown in FIG. 2 (b). The circuit shown in FIG. 2 (b) is a transient phenomenon of the RLC series circuit. To drive the thyristor at high speed, the equivalent capacitance C GK of the gate terminal G (5) is required.
It is necessary to cause the charge / discharge electric charge q (t) to change with time at a high speed, so that a large amount of charge / discharge current must first flow. In FIG. 2 (b), R such that R 2 = 4L / C GK is satisfied.
And L are critical.
ical)) or critical damping (critical-damping). If the initial charge of the gate terminal G (5) and q (o) = q O, the amount of charge q (t) and current waveform i (t) is It is expressed as

第2図(c)にこのクリティカルダンピングの条件に
おけるq(t)、i(t)の時間変化の波形の様子を示
す。
FIG. 2 (c) shows a waveform of a temporal change of q (t) and i (t) under the condition of the critical damping.

第2図(b)においてR2>4L/CGKの場合には非振動的
(aperiodic)あるいは過減衰(オーバーダンピング(o
ver−damping))の条件に相当し、クリティカルダンピ
ングの場合よりもq(t)の定常項ECGKへの収束は遅く
なる。オーバーダンピングの条件におけるq(t)、i
(t)の時間変化の波形の様子を第2図(d)に示す。
ここで、 であり、第2図(d)は の場合に相当する。
In FIG. 2 (b), when R 2 > 4L / C GK , aperiodic or overdamping (overdamping (o
ver-damping)), and the convergence of q (t) to the stationary term EC GK is slower than in the case of critical damping. Q (t), i under the condition of overdamping
FIG. 2 (d) shows the waveform of the time change of (t).
here, And FIG. 2 (d) Corresponds to the case of

一方、R2<4L/CGKのときには とおいて、 と得られる。i(t)、q(t)の変化をqO=0の場合
について第2図(e)に示す。tの増加に伴なって の割合で指数的な振幅の大きさが減少する正弦波振動で
あり、振動的(oscillatory)または振動減衰(アンダ
ーダンピング(under−damping))と呼ばれる条件に相
当する。
On the other hand, when R 2 <4L / C GK And then Is obtained. FIG. 2E shows changes in i (t) and q (t) when q O = 0. As t increases The magnitude of the exponential amplitude decreases at a rate of sine wave vibration, which corresponds to a condition called oscillatory or vibration damping (under-damping).

本発明は、ゲートドライブ回路をクリティカルダンピ
ングの条件に近らしむるように構成する点が主要な部分
である。第2図(c)、(d)、(e)の波形からも明
らかなようにオーバーダンピングの場合にはq(t)の
定常項への到達は最も遅くなっている。一方、アンダー
ダンピングの場合にはq(t)の定常項への到達は速い
が振動的となっている。本来サイリスタ等の電力制御デ
バイスを高速に動かすためには、ゲートへの充放電電荷
の時間変化を速くすることが重要である。従って、ゲー
トドライブ回路をアンダーダンピングの条件にて動作さ
せれば、高速ドライブという点で最も良い。しかるに、
振動現象が数サイクル以上にわたるようなアンダーダン
ピングの条件の場合にはデバイスへ過電流が流れ、本来
必要充分な電荷量を高速に供給もしくは放電すれば良い
にもかかわらず供給過剰となり、蓄積時間の増大、或い
はデバイスの破壊につながってしまう。そこで、アンダ
ーダンピングの条件下において、振動を数サイクル以内
とすることが望ましい。
The main part of the present invention is that the gate drive circuit is configured to approach the condition of critical damping. As is clear from the waveforms of FIGS. 2 (c), (d) and (e), in the case of overdamping, the arrival of the stationary term of q (t) is the slowest. On the other hand, in the case of underdamping, the stationary term of q (t) reaches the stationary term quickly but is oscillating. Originally, in order to operate a power control device such as a thyristor at a high speed, it is important to make the time change of the charge / discharge of the gate faster. Therefore, operating the gate drive circuit under the condition of under-damping is best in terms of high-speed drive. However,
Under the condition of under-damping such that the oscillation phenomenon extends for several cycles or more, an overcurrent flows to the device, resulting in excessive supply despite the fact that it is only necessary to supply or discharge the necessary and sufficient amount of charge at high speed, resulting in an excessive supply time. It leads to increase or destruction of the device. Therefore, it is desirable that the vibration be within several cycles under the condition of the underdamping.

クリティカルダンピングの条件に近らしむるようにア
ンダーダンピングの振動サイクルを数サイクル内に抑え
る点が本発明の主要部分である。
The main part of the present invention is that the oscillation cycle of under-damping is controlled within several cycles so as to approach the condition of critical damping.

当然のことながら、ダンピング抵抗Rの値が極めて小
さい場合には寄生振動が半永久的に継続することとなる
が、サイリスタのスイッチ動作としては、最初の半サイ
クルにてスイッチオンされてしまえば、問題ない場合が
ある。すなわち、サイリスタのスイッチングスピードを
高速化する意味ではピーキング条件で充分である。サイ
リスタを高速にオンさせ、かつ高速にオフさせるような
場合にはクリティカルダンピングの条件に近い所で動作
させるのがよい。
Naturally, if the value of the damping resistor R is extremely small, the parasitic oscillation will continue semi-permanently. However, the switching operation of the thyristor is problematic if it is switched on in the first half cycle. May not be. That is, the peaking condition is sufficient for increasing the switching speed of the thyristor. In a case where the thyristor is turned on at a high speed and turned off at a high speed, it is preferable to operate the thyristor near a critical damping condition.

具体的には、アンダーダンピング条件では、ゲート容
量を通る電流ic、すなわち、ゲート電流は、インダクタ
ンスの値Lの抵抗の値Rとサイリスタのゲート容量
CGK、ゲート駆動回路の発生する電圧Eとすると、時間
tにおいて、 で表され、振動あるいは減衰振動となるが、その最大値
i maxは、包絡線を表す を越える事はない。サイリスタのゲート電流となるこの
振動電流が、サイリスタをオンに保つべき時間をこえ
て、ターンオン可能な電流値とならないようにする。す
なわち、サイリスタをターンオンできるゲート電流を
ig、ゲート容量CGKに流れる電流ic、サイリスタをオン
とする時間tonとすると、 の条件が、クリティカルからアンダーダンピングを実現
できる条件式 (R/2L)≦1(LCGK) の元に満たされていなければならない。
Specifically, under the under-damping condition, the current i c passing through the gate capacitance, that is, the gate current is determined by the resistance value R of the inductance value L and the gate capacitance of the thyristor.
Assuming that C GK is the voltage E generated by the gate drive circuit, at time t, , Which is a vibration or a damped vibration.
i max represents the envelope Never exceed. This oscillating current, which is the gate current of the thyristor, is set to a value that does not allow the thyristor to be turned on beyond the time required to keep the thyristor on. That is, the gate current that can turn on the thyristor
i g , a current i c flowing through the gate capacitance C GK , and a time t on for turning on the thyristor, Must be satisfied under the condition (R / 2L) 2 ≦ 1 (LC GK ) that can realize underdamping from critical.

〔実施例の説明〕[Explanation of Example]

第2図(a)は本発明の実施例を示す。L、Rの値は
デバイスの等価入力容量CGKを考慮してクリティカルダ
ンピングの条件に近らしむるようにR24L/CGKのように
選ばれている。
FIG. 2A shows an embodiment of the present invention. L, the value of R is chosen Konrashimuru so as R 2 4L / C GK in terms of critical damping in consideration of the equivalent input capacitance C GK devices.

第3図は本発明の別な実施例であって、第2図(a)
のドライブパルス発生回路4の部分を電源E(6)とス
イッチングデバイス(8)で置きかえている。このスイ
ッチングデバイスとしては、トランジスタ、サイリスタ
等の電子デバイが用いられる。オン状態での抵抗がない
理想的なスイッチを想定する場合には、上記の如くR、
Lの値を選定すればよいが、実際には、スイッチングデ
バイスのオン抵抗RON、ゲート回路内の配線インダクタ
ンスLe、電源を含めたゲート回路内の寄生容量Cp等をす
べて考慮してクリティカルダンピングの条件に近らしむ
るように挿入すべきR、Lを決定するわけである。
FIG. 3 shows another embodiment of the present invention, and FIG.
Of the drive pulse generating circuit 4 is replaced with a power supply E (6) and a switching device (8). As this switching device, an electronic device such as a transistor or a thyristor is used. Assuming an ideal switch having no resistance in the ON state, as described above, R,
The value of L may be selected. However, in practice, the critical resistance of critical damping is considered in consideration of the ON resistance R ON of the switching device, the wiring inductance Le in the gate circuit, the parasitic capacitance Cp in the gate circuit including the power supply, etc. R and L to be inserted are determined so as to approach the condition.

第4図は、本発明の別な実施例を示す。 FIG. 4 shows another embodiment of the present invention.

ドライブパルス発生部4より、サイリスタ等の等価入
力容量CGK(1)をドライブする場合にクリティカルダ
ンピングの条件に近らしむるようにダンピング用の抵抗
分R(2)、及びCGK(1)との共振用インダクタンス
L(3)を挿入し、さらにスピードアップ用のCR時定数
回路CC(9)及びRC(10)を直列に挿入している。CC×
RCの時定数は、デバイスの入力インピーダンスの抵抗分
をRGK(22)と表示すると、 CC×RC=CGK×RGKとなるように選定することが望まし
い。
From the drive pulse generator 4, when driving an equivalent input capacitance C GK (1) such as a thyristor, the resistance R (2) and C GK (1) for damping are used so as to approach critical damping conditions. , And a CR time constant circuit C C (9) and R C (10) for speeding up are inserted in series. C C ×
The time constant of R C, when the resistance of the input impedance of the device to display the R GK (22), it is preferably selected to be C C × R C = C GK × R GK.

第5図は、本発明のさらに別の実施例を示す。 FIG. 5 shows still another embodiment of the present invention.

第5図においては、GTO(13)をドライブする場合の
実施例が示されており、上述の如く、クリティカルダン
ピングの条件に近らしむるようにトリガ用ドライブ回路
としてターンオンパルス発生回路11、GTO13の入力容量C
GK(15)との共振用インダクタンスLtg(18)さらにダ
ンピング用抵抗Rtg(19)が挿入されている。即ち、Rtg
24Ltg/CGKgの条件に近く選定される。GTOはゲートで
ターンオフのできるサイリスタであって、第5図の実施
例においては、さらにクエンチ用ドライブ回路としてタ
ーンオフパルス発生回路(12)、GTO(13)の入力容量C
Gkg(15)と共振用のインダクタンスLqg(17)及びダン
ピング用抵抗Rqg(16)が挿入されている。従ってクエ
ンチ用ドライブ回路としてもRqg 24Lqg/CGkgの条件に
近くRqg、Lqgの値は選定される。また20はアノード端子
A、21はカソード端子K、14はゲート端子Gをそれぞれ
示している。
FIG. 5 shows an embodiment in which the GTO (13) is driven. As described above, the turn-on pulse generation circuit 11 and the GTO 13 are used as trigger drive circuits so as to approach the critical damping condition. Input capacitance C
An inductance Ltg (18) for resonance with GK (15) and a resistance Rtg (19) for damping are inserted. That is, R tg
2 4L tg / C Selected near the condition of GKg . GTO is a thyristor that can be turned off by a gate. In the embodiment shown in FIG. 5, a quench drive circuit further includes a turn-off pulse generation circuit (12) and an input capacitor C of GTO (13).
Gkg (15), inductance L qg (17) for resonance and resistance R qg (16) for damping are inserted. Thus also R qg 2 4L qg / C Gkg conditions near R qg as quench drive circuit, the value of L qg is chosen. Reference numeral 20 denotes an anode terminal A, 21 denotes a cathode terminal K, and 14 denotes a gate terminal G.

第6図は、本発明のさらに別の実施例であって、静電
誘導サイリスタ31をドライブする場合に相当する。
FIG. 6 shows still another embodiment of the present invention, and corresponds to a case where the electrostatic induction thyristor 31 is driven.

静電誘導サイリスタ31は、GTOと同様にゲートでター
ンオフのできるサイリスタであるが、GTOに比べ入力容
量が小さく、内部のゲート抵抗分rGも極めて小さいた
め、スイッチングスピードも速いという特徴がある。本
発明のクリティカルダンピングの条件に近らしむるよう
な条件にて動作するドライブ回路を設けることを特徴と
するサイリスタ装置としては、GTOを用いるサイリスタ
装置と比べドライブ回路が小型化、軽量化できる。
Static induction thyristor 31 is a thyristor which can turn off the gate like the GTO, smaller than the input capacitance to the GTO, since extremely smaller internal gate resistance component r G, is characterized in that faster switching speed. As a thyristor device provided with a drive circuit that operates under conditions that approach the critical damping condition of the present invention, the drive circuit can be made smaller and lighter than a thyristor device using GTO.

第6図を説明する。第6図においてEts(23)及びEqs
(24)はそれぞれトリガ用ゲート電源及びクエンチ用電
源を示す。St(25)及びSq(26)はスイッチング素子に
よるスイッチを示している。CGks(32)は、静電誘導サ
イリスタ31の等価入力容量を示している。33はアノード
端子A、34はカソード端子Kを示す。トリガ用ドライブ
回路内のCGks(32)との共振用インダクタンスLts(2
7)及びダンピング用抵抗Rts(29)の値は、スイッチン
グ素子25のオン抵抗Ron(st)も含めてクリティカルダン
ピングの条件に近らしむるように (Rts+Ron(st)4Lts/CGks の条件を満足するべく選定されている。同様に、クエン
チ用ドライブ回路内のCGks(32)との共振用インダクタ
ンスLqs(28)及びダンピング用抵抗Rqs(30)の値はス
イッチング素子26のオン抵抗Ron(sq)も含めてクリティ
カルダンピングの条件に近らしむるように (Rqs+Ron(sq)4Lqs/CGks の条件を満足するべく選定されている。
FIG. 6 will be described. In FIG. 6, Ets (23) and Eqs
(24) indicates a trigger gate power supply and a quench power supply, respectively. S t (25) and S q (26) indicate switches using switching elements. C Gks (32) indicates an equivalent input capacitance of the electrostatic induction thyristor 31. 33 denotes an anode terminal A and 34 denotes a cathode terminal K. Inductance L ts (2 for resonance with C Gks (32) in the trigger drive circuit
7) and the damping resistor R ts (value of 29), the on-resistance R on of the switching element 25 (st), including the Konrashimuru so the condition of critical damping with (R ts + R on (st )) 2 4L It is selected to satisfy the condition of ts / C Gks . Similarly, the values of the inductance L qs (28) for resonance with the C Gks (32) and the resistance R qs (30) for damping in the drive circuit for quench include the on-resistance R on (sq) of the switching element 26. are selected to satisfy the condition of critical damping in Konrashimuru so the (R qs + R on (sq )) 2 4L qs / C Gks conditions.

第7図は、本発明のさらに別の実施例を示す。35は光
トリガサイリスタの主サイリスタ部分を示す。36は主サ
イリスタ35を補助的にドライブするための補助光トリガ
サイリスタを示す。光トリガ信号(hν)(42)によっ
て補助光トリガサイリスタ36がターンオンされると高電
圧状態にあるアノード端子A(40)からトリガ電流が補
助光トリガサイリスタ36を通って主サイリスタ35のゲー
トに供給される。このとき、高速にドライブするための
本発明のクリティカルダンピングの条件に近らしむるべ
く、主サイリスタ35の等価入力容量CGKO(39)と共振用
のインダクタンス成分LO(37)とダンピング用の抵抗分
RO(38)を主サイリスタのゲートGと補助光トリガサイ
リスタ36のカソード部分の間に挿入している。すなわ
ち、補助光トリガサイリスタ36のオン抵抗をRon(op)
すると (Ro+Ron(op)4LO/CGKO を満足するべく選定されている。
FIG. 7 shows still another embodiment of the present invention. Reference numeral 35 denotes a main thyristor portion of the light trigger thyristor. Reference numeral 36 denotes an auxiliary light trigger thyristor for driving the main thyristor 35 in an auxiliary manner. When the auxiliary light trigger thyristor 36 is turned on by the light trigger signal (hv) (42), a trigger current is supplied from the anode terminal A (40) in a high voltage state to the gate of the main thyristor 35 through the auxiliary light trigger thyristor 36. Is done. At this time, in order to approach the condition of the critical damping of the present invention for driving at a high speed, the equivalent input capacitance C GKO (39) of the main thyristor 35, the inductance component L O (37) for resonance, and the resistance for damping are obtained. Minute
R O (38) is inserted between the gate G of the main thyristor and the cathode portion of the auxiliary light trigger thyristor 36. That is, the on-resistance of the auxiliary light trigger thyristor 36 is selected so as to satisfy When R on (op) (R o + R on (op)) 2 4L O / C GKO.

第7図において、主光トリガサイリスタ35或いは補助
トリガサイリスタ36の代わりに光トリガ静電誘導サイリ
スタを用いても良いことはもちろんである。またLO(3
8)、RO(38)の直列回路内に第4図の実施例において
説明したスピードアップのためのCC(9)及びRC(10)
からなるCR時定数回路を挿入してもよいことはもちろん
である。
In FIG. 7, it goes without saying that a light trigger electrostatic induction thyristor may be used instead of the main light trigger thyristor 35 or the auxiliary trigger thyristor 36. Also L O (3
8), C C (9) and R C (10) in the series circuit of R O (38) for speedup described in the embodiment of FIG.
Of course, a CR time constant circuit consisting of

第8図は、さらに本発明の別の実施例を示す。GTOも
しくは静電誘導サイリスタの如く、ゲートでターンオフ
できる機能をもつサイリスタ装置に関するものであっ
て、サイリスタ43のターンオフ用ゲートドライブ回路内
に光制御されるスイッチング素子を含むことを特徴とし
ている。すなわち、オフゲート電源EGq(45)と静電誘
導光トリガサイリスタ(44)及びサイリスタ43の等価入
力容量CGKgと共振用のインダクタンスLgq(46)、ダン
ピング用抵抗Rgq(47)から構成されるオフゲートドラ
イブ回路において、Lgq(46)及びRgq(47)の値は静電
誘導光トリガサイリスタ(44)のオン抵抗をRon(SIThy)
を考慮して (Rgq+Ron(SIThy)4Lgq/CGKq の条件を満足するべく選定されるわけである。
FIG. 8 shows still another embodiment of the present invention. The present invention relates to a thyristor device having a function of turning off at a gate, such as a GTO or an electrostatic induction thyristor, characterized by including a light-controlled switching element in a gate drive circuit for turning off the thyristor 43. That is, the off-gate power supply E Gq (45), the electrostatic induction light trigger thyristor (44), the equivalent input capacitance C GKg of the thyristor 43, the resonance inductance L gq (46), and the damping resistance R gq (47). In the off-gate drive circuit, the values of L gq (46) and R gq (47) change the on-resistance of the electrostatic induction light trigger thyristor (44) to R on (SIThy)
The taking into account (R gq + R on (SIThy )) is not chosen so as to satisfy the condition of 2 4L gq / C GKq.

第9図は、本発明のサイリスタ装置のさらに別の実施
例を示している。第9図でCGK(56)はドライブされる
電力制御デバイスの等価入力容量を示しており、インダ
クタンスL(54)及び抵抗R(55)の値はクリティカル
ダンピングの条件に近らしむるように選ばれるのは前述
の他の実施例と同様である。しかるに第9図の実施例で
はさらに電流の流れる方向を制御するためのダイオード
D(53)が直列に挿入されている。このダイオードを挿
入することによってアンダーダンピングの条件におい
て、第2図(e)に示されるような電流振動のうち負方
向に流れる電流が制限されるため、サイリスタ装置をド
ライブする場合に極めて効率良くCGKの充電が行なわれ
ることとなる。
FIG. 9 shows still another embodiment of the thyristor device of the present invention. In FIG. 9, C GK (56) indicates the equivalent input capacitance of the power control device to be driven, and the values of the inductance L (54) and the resistance R (55) are selected so as to approach the condition of critical damping. This is the same as in the other embodiments described above. However, in the embodiment shown in FIG. 9, a diode D (53) for controlling the direction of current flow is further inserted in series. By inserting this diode, the current flowing in the negative direction among the current oscillations shown in FIG. 2 (e) is limited under the condition of the underdamping, and therefore, when driving the thyristor device, C is very efficiently used. GK will be charged.

このようなダイオードを挿入することは、トリガ用ド
ライブ回路のみならず、GTOや静電誘導サイリスタの如
くゲートターンオフ機能を持つ電力制御デバイスのクエ
ンチ用ドライブ回路についても云えることである。すな
わち、クエンチ用ドライブ回路を本発明のクリティカル
ダンピングの条件に近らしむるように作成し、さらにタ
ーンオフゲート電流のみ流れやすい方向でダイオードを
挿入するわけである。これによってターンオフ時のゲー
ト電流の振動は一方向にのみ抑制され、クリティカルダ
ンピングの条件もしくは、数サイクル以内の振動にのみ
抑制されたアンダーダンピングの条件にて動作させるこ
とで極めて高速なターンオフが実現されるわけである。
このような電流振動を一方向にのみ抑制するダイオード
を挿入することはターンオン時には充電電流のみを流
し、ターンオフ時には放電電流のみを流すこととなり、
クリティカルダンピングに近いアンダーダンピングの条
件においての動作では極めて有効となる。
The insertion of such a diode can be applied not only to a drive circuit for triggering but also to a drive circuit for quench of a power control device having a gate turn-off function such as a GTO or an electrostatic induction thyristor. That is, the quench drive circuit is formed so as to approach the condition of the critical damping of the present invention, and a diode is inserted in a direction in which only the turn-off gate current flows easily. As a result, gate current oscillation during turn-off is suppressed in only one direction, and extremely high-speed turn-off is realized by operating under critical damping conditions or under-damping conditions suppressed only within a few cycles of oscillation. That is.
Inserting a diode that suppresses such current oscillation only in one direction allows only the charging current to flow at the time of turn-on, and allows only the discharge current to flow at the time of turn-off.
This is extremely effective in operation under underdamping conditions close to critical damping.

第2図乃至第9図の実施例においてはパルス発生回路
の内部抵抗、ゲート電極によるインダクタンス、サイリ
スタの内部のゲート抵抗等の寄生的要因については、挿
入すべきインダクタンス分L、抵抗分Rに含めて示して
いた。ここでさらに具体的な実施例の数値についての詳
しい説明をする。
In the embodiments shown in FIGS. 2 to 9, parasitic factors such as the internal resistance of the pulse generating circuit, the inductance due to the gate electrode, and the gate resistance inside the thyristor are included in the inductance L and the resistance R to be inserted. Was shown. Here, numerical values of more specific embodiments will be described in detail.

前述の第2図(a)の実際の等価回路は第10図のよう
になる。
The actual equivalent circuit of FIG. 2A is as shown in FIG.

ゲート回路はパルスの電源を定電圧源としたときには
以下のようになる。
The gate circuit operates as follows when the pulse power source is a constant voltage source.

30はパルス電源、31は定電圧源の内部抵抗Rs、32はダ
ンピング用の抵抗Rd、33は外部に接続されるインダクタ
ンスLe、34、35のLg、Rgはそれぞれゲート電極によるイ
ンダクタンス、ゲート抵抗、36、37はそれぞれゲート・
カソード間の容量Cgs及び抵抗R2である。
30 pulse power supply, 31 is due to the internal resistance R s, 32 inductance L e is the resistance R d, 33 for damping to be connected to an external, 34 and 35 of L g, R g each gate electrode of the constant voltage source Inductance, gate resistance, 36 and 37 are gate
A capacitance Cgs and resistance R 2 between the cathode.

点線で囲った部分は素子の内部にある。通常はR2
Ro、Rd、Rg、Ro+Rd+Rg=R1とすればこの回路で臨界定
数kは以下の式で表わされる。
The portion surrounded by the dotted line is inside the element. Usually R 2
If R o , R d , R g , R o + R d + R g = R 1 , the critical constant k in this circuit is expressed by the following equation.

通常R2はR1にくらべて非常に大きいのでkは次のよう
に近似できる。
Since usually R 2 is very large compared to R 1 k it can be approximated as follows.

又、周期TはT=2π(LCa)1/2 ……(6) となり、ここでaは である。R2》R1とすればa=1となり、周期は次のよう
に近似できる。
The period T is given by T = 2π (LCa) 1/2 (6), where a is It is. If R 2 >> R 1 , then a = 1 and the period can be approximated as follows.

T=2π(LC)1/2 ……(6)′ (5)′、(6)′式よりkが次のように求まる。T = 2π (LC) 1/2 ... (6) ′ k is obtained from the equations (5) ′ and (6) ′ as follows.

ゲート・ソース間の容量が概略決まればR1とLの値を
調節すれば、k=1となる臨界制動及びkが1より臨界
制動以下の条件を満たすことができる。L、Cで決まる
周期は、パルス幅の例えば1/10以下とすれば立上りの良
い波形となる。
By adjusting the value of the capacitance if it Kimare schematic R 1 and L between the gate and the source, k = 1 to become critical damping and k can meet the critical damping following than 1. If the cycle determined by L and C is, for example, 1/10 or less of the pulse width, a waveform with a good rise can be obtained.

(数値例) k=1 パルスの電圧をVOとして、実際にゲート・カ
ソードに加わる電圧Vを時間経過で調べるには次式のよ
うになる。
(Numerical example) k = 1 Assuming that the voltage of the pulse is V O , the voltage V actually applied to the gate / cathode can be examined with the passage of time as follows.

V=VO{1−(1+2πx)e−2πx}……(8) ここでxはt/TというLC回路の周期で規格化した時間
である。
V = V O {1− (1 + 2πx) e− 2πx } (8) where x is a time standardized by a cycle of the LC circuit of t / T.

ダンピング抵抗Rは(3)式より次のようにして決定
した。
The damping resistance R was determined as follows from the equation (3).

ゲート・カソード間の容量を104 pF、素子の持つイン
ダクタンスと外部のインダクタンスによるLが0.1μH
のときにR1は6.32Ωであった。素子のゲート抵抗と定電
圧源の内部抵抗を1Ω以下とすることはできるので、例
えばそれぞれが1Ωで合計2Ωとすれば4.32Ωの抵抗を
外部に接続すれば良いし、外部に接続するLは素子とパ
ッケジでのインダクタンスで十分に足りるときには不用
である。
Capacity 10 4 p F between the gate and cathode, is L due to the inductance and external inductance of the element 0.1μH
At this time, R 1 was 6.32Ω. Since the gate resistance of the element and the internal resistance of the constant voltage source can be set to 1Ω or less, for example, if each is 1Ω and the total is 2Ω, then a resistance of 4.32Ω may be connected to the outside, and L connected to the outside is It is unnecessary when the inductance between the element and the package is sufficient.

このときの電圧の立上がり時間tr(0.1VOから0.9VO
達する時間と定義する)は(4)式より 前述のL=0.1μH、C=104 pFよりtr=106nsecとな
り、極めて短くなる。Lが大きいときにはR1の値を小さ
くしてk=1となるようにすれば良い。下限としてはゲ
ート抵抗及び電源の内部抵抗の値でk=1とすれば外部
の抵抗は不要となる。更に立上り時間を短くするにはk
を1よりも小さくすれば良い。kが1よりも小さいとき
にはゲート・カソードに加わる電圧が次式のようにな
る。
Rise time t r of voltage at this time (0.1 V O time defined to reach 0.9V O from) than (4) Aforementioned L = 0.1μH, C = 10 4 p F from t r = 106 nsec, and the very short. L may be such that k = 1 to reduce the value of R 1 when large. As the lower limit, if k = 1 in terms of the gate resistance and the internal resistance of the power supply, no external resistance is required. To further reduce the rise time
Should be smaller than 1. When k is smaller than 1, the voltage applied to the gate / cathode is as follows.

k=0.6のときにはオーバシュートは約9%で立上り
時間tr=0.27T、k=0.2のときにはオーバーシュートは
53%、立上り時間は約0.15Tとなり、臨界制動のk=1
よりも更に早くなる。k=0.2となれば振動が生ずる
が、その時間と電圧の大きさの極大、極小は次式のよう
になる。
k = 0.6 is overshoot when at about 9% rise time t r = 0.27T, overshoot when k = 0.2 is
53%, rise time is about 0.15T, and critical braking k = 1
Even faster. When k = 0.2, oscillation occurs. The maximum and minimum of the time and the magnitude of the voltage are as follows.

ここでmは整数である。 Here, m is an integer.

ym=1−(−1)me−2πKxm ……(12) k=0.2位であれば2周期位で振動は減少するので都合
が良い。C=10pF、L=0.1μHのときにR1を3.79Ωと
すればk=0.6となり、そのときの立上り時間は となり53nsecとなった。同様にC=10pF、L=0.1μH
のときにR1を1.26Ωとすればk=0.2となり、そのとき
の立上り時間は となり約30nsecとなった。この場合には素子のゲート抵
抗が約0.5Ω、電源の内部抵抗を約0.3Ωとして、外部抵
抗としては1.26−0.5−0.3=0.46Ω程接続した。
y m = 1 − (− 1) m e −2πKxm (12) If k = 0.2, vibration is reduced in two periods, which is convenient. C = 10 p F, L = k = 0.6 next if the R 1 and 3.79Ω when 0.1MyuH, rise time of that time It was 53 nsec . Similarly C = 10 p F, L = 0.1μH
K = 0.2 next if the R 1 and 1.26Ω at the rise time of that time It was about 30 nsec . In this case, the gate resistance of the element was about 0.5Ω, the internal resistance of the power supply was about 0.3Ω, and the external resistance was about 1.26−0.5−0.3 = 0.46Ω.

これらの様子を第12図に示す。又従来の本発明の制動
条件を考慮していない素子と比較した立上り特性を第13
図に示す。また、ゲート容量CGKに流れる電流を第14図
に示す。
These situations are shown in FIG. In addition, the rise characteristics compared with the conventional device of the present invention which does not consider the braking conditions are shown in FIG.
Shown in the figure. FIG. 14 shows the current flowing through the gate capacitance CGK .

〔発明の効果〕〔The invention's effect〕

クリティカルダンピングの条件に近い条件にてサイリ
スタの制御回路内のインピーダンスが決定されるため本
サイリスタ装置ではサイリスタ本来の性能が発揮される
ため、高速、高効率のスイッチングが達成できる。また
サイリスタドライブにおける過電流の抑制にもなり保護
機能も備わることになり高速かつ安全なドライブが達成
できる。
Since the impedance in the control circuit of the thyristor is determined under the condition close to the condition of the critical damping, the thyristor device exhibits the original performance of the thyristor, so that high-speed and high-efficiency switching can be achieved. In addition, overcurrent in the thyristor drive is suppressed and a protection function is provided, so that high-speed and safe drive can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)は従来のサイリスタ装置の駆動回路例を示
す図、第1図(b)は第1図(a)の等価回路的表現、
第1図(c)は第1図(b)のG点における電圧波形を
示す図、第1図(d)はゲートドライブ回路内にインダ
クタンスを挿入したサイリスタ装置(Gはサイリスタの
ゲート端子を示す)、第2図(a)は本発明の実施例の
うち最も簡単化された実施例を示す図、第2図(b)は
第2図(a)の等価的表現を示す図、第2図(c)はR2
=4L/CGKの時の電流i(t)と電荷q(t)の変化(た
だし、q(o)=0)を示す図、第2図(d)はR2>4L
/CGKの時の電流i(t)と電荷q(t)の変化(ただ
し、qO=0、 の場合)を示す図、第2図(e)はR2<4L/CGKの時の電
流i(t)と電荷q(t)の変化(ただし、qO=0、 の場合)を示す図、第3図は本発明の実施例、第4図は
RC時定数回路をさらに挿入した本発明の実施例、第5図
はターンオンドライブ回路及びターンオフドライブ回路
を含む本発明の実施例、第6図はSIサイリスタに関する
ターンオンドライブ回路及びターンオフドライブ回路を
含む本発明の実施例を示す図、第7図はドライブ回路内
に光制御素子を含む実施例を示す図、第8図はターンオ
フ回路内に光制御素子を含む本発明の実施例を示す図、
第9図はダイオードをドライブ回路内に含む本発明のサ
イリスタ装置、第10図は寄生容量及び寄生インダクタン
スを考慮した等価回路例を示す図、第11図は第10図の簡
単化された等価回路を示す図、第12図はk値が1、0.
2、0.6の時の電圧波形の時間変化を示す図、第13図は本
発明と従来例との比較の図、第14図は第12図に対応する
ゲート容量CGKを流れる電流すなわちゲート電流を示す
図である。
FIG. 1 (a) is a diagram showing an example of a driving circuit of a conventional thyristor device, FIG. 1 (b) is an equivalent circuit representation of FIG. 1 (a),
FIG. 1 (c) is a diagram showing a voltage waveform at point G in FIG. 1 (b), and FIG. 1 (d) is a thyristor device in which an inductance is inserted in a gate drive circuit (G indicates a gate terminal of the thyristor). 2 (a) is a diagram showing the most simplified embodiment of the present invention, FIG. 2 (b) is a diagram showing an equivalent expression of FIG. 2 (a), and FIG. Figure (c) shows R 2
= 4L / C GK , the change of the current i (t) and the charge q (t) (where q (o) = 0), and FIG. 2 (d) shows R 2 > 4L.
/ C GK changes in current i (t) and charge q (t) (where q O = 0, FIG. 2 (e) shows a change in current i (t) and charge q (t) when R 2 <4L / C GK (where q O = 0, ), FIG. 3 is an embodiment of the present invention, and FIG.
FIG. 5 is an embodiment of the present invention including a turn-on drive circuit and a turn-off drive circuit, and FIG. 6 is an embodiment of the present invention including a turn-on drive circuit and a turn-off drive circuit for an SI thyristor. FIG. 7 is a diagram showing an embodiment of the present invention, FIG. 7 is a diagram showing an embodiment including a light control element in a drive circuit, FIG. 8 is a diagram showing an embodiment of the present invention including a light control element in a turn-off circuit,
9 shows a thyristor device of the present invention including a diode in a drive circuit, FIG. 10 shows an example of an equivalent circuit in consideration of parasitic capacitance and inductance, and FIG. 11 shows a simplified equivalent circuit of FIG. FIG. 12 shows that the k value is 1, 0.
FIG. 13 is a diagram showing a time change of the voltage waveform at 2, 0.6, FIG. 13 is a diagram comparing the present invention with the conventional example, and FIG. 14 is a current flowing through the gate capacitance C GK corresponding to FIG. 12, that is, a gate current. FIG.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】アノード端子、カソード端子およびゲート
端子を有するサイリスタと、前記サイリスタにパルスを
供給するパルス発生回路と、 前記パルス発生回路と前記ゲート端子間に直列接続され
たインダクタンスと抵抗とを含むゲート駆動回路とを具
備し、 前記インダクタンスの値をL、前記抵抗の値をR、前記
サイリスタのゲート容量をCGKとしたとき、R2≦4L/CGK
を満たすように前記抵抗の値Rおよび前記インダクタン
スの値Lを決定し、前記ゲート駆動回路をクリティカル
ダンピング或いはアンダーダンピングの条件で動作させ
ることを特徴とするサイリスタ装置。
1. A thyristor having an anode terminal, a cathode terminal, and a gate terminal, a pulse generation circuit for supplying a pulse to the thyristor, and an inductance and a resistance connected in series between the pulse generation circuit and the gate terminal A gate drive circuit, wherein when the value of the inductance is L, the value of the resistance is R, and the gate capacitance of the thyristor is C GK , R 2 ≦ 4L / C GK
A thyristor device, wherein the value R of the resistor and the value L of the inductance are determined so as to satisfy the condition, and the gate drive circuit is operated under the condition of critical damping or under damping.
【請求項2】前記アンダーダンピングの条件下におい
て、電圧または電流の振動が数サイクル以内で減衰する
特許請求の範囲第1項記載のサイリスタ装置。
2. The thyristor device according to claim 1, wherein the vibration of the voltage or the current is attenuated within several cycles under the condition of the underdamping.
JP13256886A 1986-06-05 1986-06-05 Thyristor device Expired - Lifetime JP2657912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13256886A JP2657912B2 (en) 1986-06-05 1986-06-05 Thyristor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13256886A JP2657912B2 (en) 1986-06-05 1986-06-05 Thyristor device

Publications (2)

Publication Number Publication Date
JPS62290349A JPS62290349A (en) 1987-12-17
JP2657912B2 true JP2657912B2 (en) 1997-09-30

Family

ID=15084348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13256886A Expired - Lifetime JP2657912B2 (en) 1986-06-05 1986-06-05 Thyristor device

Country Status (1)

Country Link
JP (1) JP2657912B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600480B2 (en) * 1990-11-15 1997-04-16 日本電気株式会社 Light receiving circuit
EP1427107B1 (en) * 2002-12-04 2011-09-14 STMicroelectronics S.A. High-frequency-controlled switch of the SCR-type
JP4133563B2 (en) * 2003-05-09 2008-08-13 株式会社豊田自動織機 Voltage drive element drive circuit
JP5169416B2 (en) * 2008-04-14 2013-03-27 株式会社デンソー Power conversion circuit drive circuit and power conversion system
JP5916908B1 (en) * 2015-01-29 2016-05-11 三菱電機株式会社 Gate drive circuit

Also Published As

Publication number Publication date
JPS62290349A (en) 1987-12-17

Similar Documents

Publication Publication Date Title
JP3812353B2 (en) Semiconductor power converter
US5010261A (en) Lossless gate driver circuit for a high frequency converter
US6788012B2 (en) Circuit for generating high voltage pulse
US4967109A (en) High efficiency gate driver circuit for a high frequency converter
KR20060059996A (en) High frequency control of a semiconductor switch
CN113497610A (en) Gate drive circuit capable of reducing conduction loss of power semiconductor
JP3430878B2 (en) MOS gate type element driving circuit
JPH0311576B2 (en)
JP2657912B2 (en) Thyristor device
JP2793946B2 (en) Power switching device
US5276357A (en) High efficiency quasi-square wave drive circuit for switching power amplifiers
JP3261911B2 (en) Snubber circuit of semiconductor device
JP3560274B2 (en) Method and circuit for driving electric field control type semiconductor device
KR100385789B1 (en) Gate driving circuit of power semiconductor switch
KR20000006533A (en) Inverter apparatus
JP2000197343A (en) Gate control method for semiconductor element
JP7296331B2 (en) GATE DRIVE DEVICE AND GATE DRIVE METHOD, POWER SEMICONDUCTOR MODULE, AND POWER CONVERTER
JPH10209832A (en) Semiconductor switch circuit
JP2998768B2 (en) MOSFET drive circuit
JP4722341B2 (en) Gate noise suppression circuit
JP3558324B2 (en) Gate drive device of voltage drive type device
JPH11178318A (en) Drive circuit of voltage driving type power element
Giannakis et al. A Three-Level Voltage-Source Gate Driver for SiC MOSFETs in Synchronous Rectification Mode
JPH0744844B2 (en) Inverter circuit device with transformer
JP3178314B2 (en) Power converter

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term