JP2646962B2 - Voice addition circuit and test method thereof - Google Patents

Voice addition circuit and test method thereof

Info

Publication number
JP2646962B2
JP2646962B2 JP13575293A JP13575293A JP2646962B2 JP 2646962 B2 JP2646962 B2 JP 2646962B2 JP 13575293 A JP13575293 A JP 13575293A JP 13575293 A JP13575293 A JP 13575293A JP 2646962 B2 JP2646962 B2 JP 2646962B2
Authority
JP
Japan
Prior art keywords
signal
pcm
level
input
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13575293A
Other languages
Japanese (ja)
Other versions
JPH06350721A (en
Inventor
泰義 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13575293A priority Critical patent/JP2646962B2/en
Publication of JPH06350721A publication Critical patent/JPH06350721A/en
Application granted granted Critical
Publication of JP2646962B2 publication Critical patent/JP2646962B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数の送話者から供給
され、μ−lawにより圧縮された音声帯域の複数の入
力PCM信号を加算し、一受話者に送信する音声加算回
路に関し、特に、音声加算回路の機能試験を含めた回線
試験を行う方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice adding circuit for adding a plurality of input PCM signals in a voice band supplied from a plurality of transmitters and compressed by .mu.-law and transmitting the sum to one receiver. In particular, the present invention relates to a method of performing a line test including a function test of a voice addition circuit.

【0002】[0002]

【従来の技術】図2に従来の音声加算回路の構成とその
試験方法を示す。図2に示すように、音声加算回路は、
第1乃至第nのデコーダ11,…,1j,…,1nと、
加算器20と、コーダ30´とを有する。以下において
は、μ−lawにより圧縮された音声帯域のPCM信号
を単にμ信号と呼ぶことにする。第1乃至第nのデコー
ダ11〜1nにはそれぞれ第1乃至第nの送話者から第
1乃至第nの入力μ信号が供給される。第1乃至第nの
デコーダ11〜1nはそれぞれ第1乃至第nの入力μ信
を第1乃至第nのPCMリニア信号に変換する。これ
ら第1乃至第nのPCMリニア信号は加算器20に供給
される。加算器20は第1乃至第nのPCMリニア信号
を加算し、加算されたPCMリニア信号を出力する。こ
の加算されたPCMリニア信号はコーダ30´に供給さ
れる。コーダ30´は加算されたPCMリニア信号を出
力μ信号に変換する。この出力μ信号は一受話者に供給
される。
2. Description of the Related Art FIG. 2 shows a configuration of a conventional voice adding circuit and a test method thereof. As shown in FIG.
The first to n-th decoders 11,..., 1j,.
It has an adder 20 and a coder 30 '. Hereinafter, the PCM signal in the audio band compressed by the μ-law is simply referred to as the μ signal. The first to n-th input μ signals are supplied to the first to n-th decoders 11 to 1n from the first to n-th transmitters, respectively. The first to n-th decoders 11 to 1n respectively convert the first to n-th input μ signals into first to n-th PCM linear signals. These first to n-th PCM linear signals are supplied to the adder 20. The adder 20 adds the first to n-th PCM linear signals, and outputs the added PCM linear signal. The added PCM linear signal is supplied to the coder 30 '. The coder 30 'converts the added PCM linear signal into an output μ signal. This output μ signal is supplied to one receiver.

【0003】周知のように、μ信号には、0レベルが正
負で2個存在する。したがって、複数のμ信号を複数の
PCMリニア信号に変換し、それらを加算した後では、
入力したμ信号の0レベルが正であったのか負であった
のかを判別することができない。すなわち、従来の音声
加算回路は、特定のパタン(負の0レベルのμ信号)を
通過させる事ができない。このため、従来の音声加算回
路を含む回線試験には、ランダムなデジタルパタンを使
用することができない。
As is well known, the μ signal has two positive and negative 0 levels. Therefore, to convert a plurality of μ signals to multiple PCM linear signal, the after adding them,
It cannot be determined whether the 0 level of the input μ signal is positive or negative. That is, the conventional voice adding circuit cannot pass a specific pattern (a negative 0 level μ signal). For this reason, a random digital pattern cannot be used for a line test including a conventional voice addition circuit.

【0004】従来の音声加算回路を含む回線を試験する
ために、2つの試験器60´および70を使用する。試
験器60´は試験信号として負の0レベル以外のレベル
をもつμ信号を発生する試験信号発生器である。試験器
70はμ信号のレベルを測定する試験信号測定器であ
る。
[0004] Two testers 60 'and 70 are used to test a line containing a conventional voice summing circuit. The tester 60 'is a test signal generator for generating a .mu. Signal having a level other than the negative 0 level as a test signal. The tester 70 is a test signal measuring device for measuring the level of the μ signal.

【0005】以下、従来の音声加算回路を含む回線の試
験方法について説明する。試験器60´より上記試験信
号を試験対象の回線Pへ入力する。ここで、回線Pは第
j(1≦j≦n)のデコーダ1jに接続されているとす
る。ここで、回線Pは第1乃至第nのデコーダ11〜1
nの何れにも接続することができる。回線試験時、回線
P以外の回線には0レベルのμ信号が入力される。この
試験器60´から発生された試験信号は第jのデコーダ
1jでPCMリニア信号に変換され、加算器20で加算
され、コーダ30´でμ信号に変換される。このμ信号
のレベルを試験器70で測定し、試験信号のレベルと一
致する事を確認する事により、回線Pの導通を判定す
る。
Hereinafter, a conventional method for testing a line including a voice adding circuit will be described. The test signal is input from the tester 60 'to the line P to be tested. Here, it is assumed that the line P is connected to the j-th (1 ≦ j ≦ n) decoder 1j. Here, the line P is connected to the first to n-th decoders 11 to 1
n. At the time of the line test, a 0-level μ signal is input to lines other than the line P. The test signal generated from the tester 60 'is converted into a PCM linear signal by the j-th decoder 1j, added by the adder 20, and converted into a μ signal by the coder 30'. The level of the μ signal is measured by the tester 70, and by confirming that it matches the level of the test signal, the conduction of the line P is determined.

【0006】[0006]

【発明が解決しようとする課題】この様に、従来の回線
試験方法では、回線試験を行う回線が従来の音声加算回
路を持つ場合には、次に述べるような欠点を有する。
試験信号としてランダムなデジタルパタンを使用するこ
とができない。回線試験を行うときに、試験すべき回
線が音声加算機能を持つ回線か否かを判断しなければな
らない。通常の回線試験で使用する試験器(試験信号
発生器)とは異なる試験器(試験信号発生器)が必要と
なる。
As described above, the conventional line test method has the following disadvantages when the line on which the line test is performed has a conventional voice addition circuit.
A random digital pattern cannot be used as a test signal. When performing a line test, it must be determined whether the line to be tested is a line having a voice addition function. A tester (test signal generator) different from a tester (test signal generator) used in a normal line test is required.

【0007】したがって、本発明の目的は、試験信号と
してランダムなデジタルパタンを使用することができる
音声加算回路を提供することにある。
Accordingly, it is an object of the present invention to provide a voice adding circuit that can use a random digital pattern as a test signal.

【0008】[0008]

【課題を解決するための手段】本発明に係る音声加算回
路は、複数の送話者から供給され、μ−law(0レベ
ルが正負で2個存在する圧伸則)により圧縮された音声
帯域の複数の入力PCM信号をそれぞれ複数のPCMリ
ニア信号に変換し、複数のPCMリニア信号を加算し、
この加算されたPCMリニア信号を再びμ−law(上
記圧伸則)により圧縮された音声帯域の出力PCM信号
に変換し、この出力PCM信号を一受話者に送信する回
路である。なお、第1乃至第nのPCMリニア信号は、
例えば、2の補数で表現できる。
A voice adding circuit according to the present invention is provided for a voice band supplied from a plurality of transmitters and compressed by .mu.-law (a companding rule having two positive and negative 0 levels). of a plurality of input PCM signals into their respective multiple PCM linear signal, and adding a plurality of PCM linear signal,
This added PCM linear signal is converted again into an output PCM signal of a voice band compressed according to μ-law (compression expansion rule), and the output PCM signal is transmitted to one receiver. Note that the first to n-th PCM linear signals are
For example, it can be represented by two's complement.

【0009】本発明によれば、複数の入力PCM信号の
いずれかにその符号ビットが負の値を示しているものが
あるか否かを判定する判定手段と、加算されたPCMリ
ニア信号が0レベルである事を検出する検出手段と、複
数の入力PCM信号のいずれかにその符号ビットが負の
値を示しているものがありしかも加算されたPCMリニ
ア信号が0レベルである場合、負の0レベルのμ−la
w(上記圧伸則)により圧縮された音声帯域のPCM信
号を出力PCM信号として出力する手段とを有すること
を特徴とする音声加算回路が得られる。
According to the present invention, a judging means for judging whether or not any of a plurality of input PCM signals has a sign bit indicating a negative value, and a means for judging whether the added PCM linear signal is 0 or not. A detection means for detecting that the signal level is at a level, and if any of a plurality of input PCM signals has a sign bit indicating a negative value and the added PCM linear signal is at a 0 level, 0-level μ-la
means for outputting, as an output PCM signal, a PCM signal in the audio band compressed by w (the companding rule).

【0010】[0010]

【作用】音声加算回路を含む回線を試験する場合、試験
対象の回線に試験信号としてランダムなデジタルパター
ンを入力し、他の回線に正の0レベルのμ−law(上
記圧伸則)により圧縮された音声帯域のPCM信号を入
力する。
When testing a line including a voice adding circuit, a random digital pattern is input as a test signal to a line to be tested, and the other lines are compressed according to a positive 0-level μ-law (the above companding rule). The PCM signal of the specified voice band is input.

【0011】[0011]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】図1を参照して、本発明の一実施例による
音声加算回路およびその試験方法について説明する。図
示の音声加算回路は、符号判定回路40と0レベル検出
器50とを有し、コーダが後述するように変更されてい
る点を除いて、図2に示したものと同様の構成を有す
る。したがって、コーダに参照符号30を付すともに、
図2に示した構成要素と同様の機能を有するものには同
一の参照符号を付し、それらの説明については省略す
る。
Referring to FIG. 1, a description will be given of a voice adding circuit and a test method thereof according to an embodiment of the present invention. The illustrated voice addition circuit has a sign determination circuit 40 and a zero level detector 50, and has the same configuration as that shown in FIG. 2 except that the coder is changed as described later. Thus, the coder is given the reference numeral 30 and
Components having the same functions as the components shown in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0013】符号判定回路40には、第1乃至第nのデ
コーダ11〜1nから出力される第1乃至第nのPCM
リニア信号の符号ビットS1〜Snが供給される。符号
判定回路40は符号ビットS1〜Sn中に1個以上の負
の符号ビットがあるか否かを判定する。符号ビットS1
〜Sn中に1個以上の負の符号ビットがある場合、符号
判定回路40は負符号判定信号を出力する。この例で
は、符号判定回路40はアンドゲートで構成される。
The code determination circuit 40 includes first to n-th PCMs output from the first to n-th decoders 11 to 1n.
Code bits S1 to Sn of the linear signal are supplied. The sign determination circuit 40 determines whether there is one or more negative sign bits in the sign bits S1 to Sn. Sign bit S1
If there is one or more negative sign bits in .about.Sn, the sign judging circuit 40 outputs a negative sign judging signal. In this example, the sign determination circuit 40 is constituted by an AND gate.

【0014】0レベル検出器50は加算されたPCMリ
ニア信号が0レベルの信号であるか否かを検出する。加
算されたPCMリニア信号が0レベルの信号であると
き、レベル検出器50は0レベル検出信号を出力する。
The 0 level detector 50 detects whether the added PCM linear signal is a 0 level signal. When the added PCM linear signal is a 0-level signal, the level detector 50 outputs a 0-level detection signal.

【0015】コーダ30は加算器20から加算されたP
CMリニア信号が供給されると共に、符号判定回路40
とレベル検出器50とに接続されている。レベル検出器
50から0レベル検出信号を受け、かつ符号判定回路4
0から負符号判定信号を受けたとき、コーダ30は出力
μ信号として負の0レベルのμ信号を出力する。また、
レベル検出器50から0レベル検出信号を受けたが、符
号判定回路40から負符号判定信号を受けないとき、コ
ーダ30は出力μ信号として正の0レベルのμ信号を出
力する。レベル検出器50から0レベル検出信号を受け
ない場合、コーダ30は、通常の方法で、加算されたP
CMリニア信号を出力μ信号に変換する。
The coder 30 adds the P
When the CM linear signal is supplied, the sign determination circuit 40
And the level detector 50. A 0-level detection signal from the level detector 50 and a sign determination circuit 4
When receiving a negative sign determination signal from 0, the coder 30 outputs a negative 0 level μ signal as an output μ signal. Also,
When receiving the 0 level detection signal from the level detector 50 but not receiving the negative sign determination signal from the sign determination circuit 40, the coder 30 outputs a positive 0 level μ signal as the output μ signal. If it does not receive a zero level detection signal from the level detector 50, the coder 30 will, in the usual way, add the added P
The CM linear signal is converted into an output μ signal.

【0016】本実施例の音声加算回路を含む回線を試験
するために、2つの試験器60および70を使用する。
試験器60は試験信号として任意のレベルをもつμ信号
(ランダムなデジタルパターン)を発生する試験信号発
生器である。試験器70はμ信号のレベルを測定する試
験信号測定器である。
Two testers 60 and 70 are used to test the line including the voice adding circuit of the present embodiment.
The tester 60 is a test signal generator that generates a μ signal (random digital pattern) having an arbitrary level as a test signal. The tester 70 is a test signal measuring device for measuring the level of the μ signal.

【0017】次に、本実施例の音声加算回路を含む回線
の試験方法について説明する。試験器60よりμ信号を
試験対象の回線Pへ入力する。ここで、回線Pは第j
(1≦j≦n)のデコーダ1jに接続されているとす
る。回線Pは第1乃至第nのデコーダ11〜1nの何れ
にも接続することができる。回線試験時、回線P以外の
回線には正の0レベルのμ信号が入力される。この試験
器60から発生されたμ信号は第jのデコーダ1jでP
CMリニア信号に変換され、加算器20で加算され、コ
ーダ30でμ信号に変換される。ここで、試験器60か
ら試験信号として負の0レベルのμ信号が入力される
と、コーダ30も負の0レベルのμ信号を出力する。し
たがって、回線試験で通せないデジタルパタンはなくな
る。
Next, a description will be given of a method of testing a line including the voice adding circuit according to the present embodiment. The μ signal is input from the tester 60 to the line P to be tested. Here, the line P is the j-th
It is assumed that the decoder 1j is connected to (1 ≦ j ≦ n). The line P can be connected to any of the first to n-th decoders 11 to 1n. During the line test, a positive 0 level μ signal is input to lines other than the line P. The μ signal generated from this tester 60 is supplied to the j-th decoder 1j by P
The signal is converted into a CM linear signal, added by an adder 20, and converted into a μ signal by a coder 30. Here, when a negative 0 level μ signal is input as a test signal from the tester 60, the coder 30 also outputs a negative 0 level μ signal. Therefore, there is no digital pattern that cannot be passed in the line test.

【0018】この方式によれば、試験対象の回線Pに試
験器60からランダムなデジタルパタンを入力し、他の
回線に正の0レベルのμ信号を入力することにより、回
線Pはエラーが無くランダムなデジタルパタンを通過で
きる。
According to this method, a random digital pattern is input from the tester 60 to the line P to be tested, and a positive 0-level μ signal is input to the other lines, so that the line P has no error. Can pass through random digital patterns.

【0019】尚、本発明について実施例を参照して説明
したが、本発明は上述した実施例に限定せず、本発明の
要旨を逸脱しない範囲内で種々の変更/変形が可能なの
は勿論である。
Although the present invention has been described with reference to the embodiments, the present invention is not limited to the above-described embodiments, and it is needless to say that various changes / modifications can be made without departing from the gist of the present invention. is there.

【0020】[0020]

【発明の効果】以上説明したように本発明によれば、本
発明による音声加算回路を含む回線試験で試験対象回線
にランダムなデジタルパタンを通過させることがきる。
また、回線試験を行うときに、試験すべき回線が音声加
算機能をもつ回線か否かを判断する必要がない。さら
に、通常の回線試験で使用する試験器と同じ試験器を使
用することができる。
As described above, according to the present invention, a random digital pattern can be passed through a line to be tested in a line test including the voice adding circuit according to the present invention.
Further, when performing a line test, it is not necessary to determine whether the line to be tested is a line having a voice addition function. Further, the same tester as that used in a normal line test can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例による音声加算回路とその試
験方法を示すブロック図である。
FIG. 1 is a block diagram showing a voice addition circuit and a test method thereof according to an embodiment of the present invention.

【図2】従来の音声加算回路とその試験方法を示すブロ
ック図である。
FIG. 2 is a block diagram showing a conventional voice addition circuit and a test method thereof.

【符号の説明】[Explanation of symbols]

P 任意の回線 11〜1n デコーダ 20 加算器 30 コーダ 40 符号判定回路 50 0レベル検出回路 60 試験器(試験信号発生器) 70 試験器(試験信号測定器) P Arbitrary line 11-1n Decoder 20 Adder 30 Coder 40 Code judging circuit 500 0 Level detecting circuit 60 Tester (test signal generator) 70 Tester (test signal measuring device)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の送話者から供給され、μ−law
により圧縮された音声帯域の複数の入力PCM信号をそ
れぞれ複数のPCMリニア信号に変換し、前記複数のP
CMリニア信号を加算し、この加算されたPCMリニア
信号を再び前記μ−lawにより圧縮された音声帯域の
出力PCM信号に変換し、該出力PCM信号を一受話者
に送信する音声加算回路において、 前記複数の入力PCM信号のいずれかにその符号ビット
が負の値を示しているものがあるか否かを判定する判定
手段と、 前記加算されたPCMリニア信号が0レベルである事を
検出する検出手段と、 前記複数の入力PCM信号のいずれかにその符号ビット
が負の値を示しているものがありしかも前記加算された
PCMリニア信号が0レベルである場合、負の0レベル
の前記μ−lawにより圧縮された音声帯域のPCM信
号を前記出力PCM信号として出力する手段とを有する
ことを特徴とする音声加算回路。
1. A micro-law supplied from a plurality of speakers.
A plurality of input PCM signal of the compressed voice band converted into its <br/> Resolution Re multiple PCM linear signal by said plurality of P
In a voice addition circuit that adds the CM linear signal, converts the added PCM linear signal into an output PCM signal of a voice band compressed by the μ-law again, and transmits the output PCM signal to one receiver. Determining means for determining whether or not any of the plurality of input PCM signals has a sign bit indicating a negative value; and detecting that the added PCM linear signal is at a 0 level. Detecting means, if any of the plurality of input PCM signals has a sign bit indicating a negative value, and if the added PCM linear signal is at a zero level, the μ Means for outputting, as the output PCM signal, a PCM signal of an audio band compressed by -law.
【請求項2】 請求項1記載の音声加算回路を含む回線
を試験する方法において、試験対象の回線に試験信号と
してランダムなデジタルパターンを入力し、他の回線に
正の0レベルのμ−lawにより圧縮された音声帯域の
PCM信号を入力することを特徴とする試験方法。
2. A method for testing a line including an audio adding circuit according to claim 1, wherein a random digital pattern is input as a test signal to a line to be tested, and a positive 0 level μ-law is input to another line. A PCM signal of a voice band compressed by the method described above.
【請求項3】 複数の送話者から供給され、0レベルが
正負で2個存在する圧伸則で圧縮された音声帯域の複数
の入力PCM信号をそれぞれ複数のPCMリニア信号に
変換し、前記複数のPCMリニア信号を加算し、この加
算されたPCMリニア信号を再び前記圧伸則により圧縮
された音声帯域の出力PCM信号に変換し、該出力PC
M信号を一受話者に送信する音声加算回路において、 前記複数の入力PCM信号のいずれかにその符号ビット
が負の値を示しているものがあるか否かを判定する判定
手段と、 前記加算されたPCMリニア信号が0レベルである事を
検出する検出手段と、 前記複数の入力PCM信号のいずれかにその符号ビット
が負の値を示しているものがありしかも前記加算された
PCMリニア信号が0レベルである場合、負の0レベル
の前記圧伸則により圧縮された音声帯域のPCM信号を
前記出力PCM信号として出力する手段とを有すること
を特徴とする音声加算回路。
3. A supplied from the plurality of the speaker, 0 level converted to two voice band multiple input PCM signal, respectively it multiple PCM linear signal which has been compressed by the companding law present at the positive and negative Then, the plurality of PCM linear signals are added, and the added PCM linear signals are converted again into an output PCM signal of an audio band compressed according to the companding rule.
A voice adding circuit for transmitting an M signal to one receiver, a determining means for determining whether or not any of the plurality of input PCM signals has a sign bit indicating a negative value; Detecting means for detecting that the added PCM linear signal is at the 0 level; and any of the plurality of input PCM signals whose sign bit indicates a negative value, and wherein the added PCM linear signal is Means for outputting, as the output PCM signal, a PCM signal of a voice band compressed according to the companding rule of a negative 0 level, when the output PCM signal is at a 0 level.
【請求項4】 請求項3記載の音声加算回路を含む回線
を試験する方法において、試験対象の回線に試験信号と
してランダムなデジタルパターンを入力し、他の回線に
正の0レベルの前記圧伸則により圧縮された音声帯域の
PCM信号を入力することを特徴とする試験方法。
4. A method for testing a line including an audio adder circuit according to claim 3, wherein a random digital pattern is input as a test signal to a line to be tested, and said companding signal having a positive 0 level is input to another line. A test method characterized by inputting a PCM signal of a voice band compressed according to the rule.
JP13575293A 1993-06-07 1993-06-07 Voice addition circuit and test method thereof Expired - Lifetime JP2646962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13575293A JP2646962B2 (en) 1993-06-07 1993-06-07 Voice addition circuit and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13575293A JP2646962B2 (en) 1993-06-07 1993-06-07 Voice addition circuit and test method thereof

Publications (2)

Publication Number Publication Date
JPH06350721A JPH06350721A (en) 1994-12-22
JP2646962B2 true JP2646962B2 (en) 1997-08-27

Family

ID=15159044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13575293A Expired - Lifetime JP2646962B2 (en) 1993-06-07 1993-06-07 Voice addition circuit and test method thereof

Country Status (1)

Country Link
JP (1) JP2646962B2 (en)

Also Published As

Publication number Publication date
JPH06350721A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
KR910006956A (en) Information recording device
KR910005596A (en) Radio receiver
JP2646962B2 (en) Voice addition circuit and test method thereof
KR940004332A (en) Circuit test method and delay defect detector
US5093724A (en) Semiconductor device containing video signal processing circuit
JPS6364419A (en) Testing method for encoding and decoding device
GB1572582A (en) Circuit and method for digitally measuring signal level of pcm encoded signals
JPH0270151A (en) Fault diagnosis device
JPH0290769A (en) Voice encoder testing method
JPS60224350A (en) Control information transmission system
KR950023078A (en) Analog subscriber circuit inspection method and device in electronic exchange
JPS6130156A (en) Audible sound discriminating circuit
JP2524922Y2 (en) Multiplexer with blue signal generator
KR950022629A (en) Self-diagnosis test method of digital key phone
JPS5940338B2 (en) Digital signal reception processing device
JPS58182932A (en) Inspection system of quality of transmission line
JPH02196535A (en) Unique word detection circuit
JPH01155719A (en) Voice coding and decoding device with monitor function
JPS6350218A (en) Data tranasmission system
JPH0374984B2 (en)
JPS6081931A (en) Information transmitter
JPH05347593A (en) Audio coding/decoding device
JPH11502999A (en) Transmission system with improved tone detection
JPH03196751A (en) Method for detecting code error of voice channel
JPH03196752A (en) Digital terminal station equipment with voice channel code error detection function

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408