JP2638041B2 - プリンタ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータグラフィック分野、VTRやス
ティルビデオカメラ等のビデオシステム分野のハードコ
ピー装置等に広く応用できる多階調記録可能な画像プリ
ンタの階調制御が可能なプリンタ装置に関するものであ
る。

従来の技術 従来、多階調記録の可能な画像プリンタには、記録ド
ット数の多少で中間調を表現する面積階調方式と、記録
エネルギや時間により一画素内での濃度や面積を制御す
る濃度階調方式と、両者を組み合わせたものに分けられ
る。

面積階調方式は、一画素の複数のドットで構成するも
ので、一画素内で階調を表現することが難しい熱溶融転
写方式、インクジェット方式、電子写真方式等のプリン
タで用いられている。

濃度階調方式としては、近年、写真ライクな高画質ハ
ードコピーを実現する方法として注目されている染料イ
ンクを用いた熱昇華転写方式がある。この方式は、発熱
素子への印加エネルギを変調することにより濃度階調に
よる階調記録ができるものである。また、熱溶融転写方
式でも、記録材料やヘッド発熱体の形状の工夫で一画素
内での階調記録が可能な方式が提案されている。これら
の記録方式はヘッドに与える印加電力のパルス幅を段階
的に可変させることにより、印加電力を可変し記録濃度
を制御している（特願昭59−59−091772号公報）。

また、面積階調と濃度階調を併用したものには特開昭
62−88476号公報がある。

発明が解決しようとする課題 しかしながら従来の面積階調方式で画像の階調数を上
げるためには、ラインヘッドのドットの面積を小さくし
て、一画素を構成するドット数を多くしなければなら
ず、このため、単位長さ当りのドット数を多くした高密
度のラインヘットが必要となり、製造コストおよび実装
コストが非常に高くなっていた。また、副走査の記録ラ
イン数も増加するため記録時間が長くなるとともに、用
紙送りの精度もドットと同様の精度が要求され、メカ製
造の面からも難しくなり、非常に小さなドットを安定に
記録再現させることは困難で、思うように階調数を増加
させることができないという問題を有していた。

一方、濃度階調方式では、画像の階調数を上げるため
には、同一ドットを階調数に応じた回数だけ印字出力し
なければならず、駆動回路やメモリの速度の制限から記
録時間が長くなる。１ドット当りの印加エネルギの制御
を非常に細かく行なわなければならないため、画素毎の
記録特性のバラツキが非常に少ないサーマルヘッドが必
要になり、やはりコストが非常に高くなる。回路的に印
加エネルギの制御を非常に細かく制御しても、その精度
で安定な濃度階調を得ることは困難で思うように階調数
を増加させられないという問題を有していた。

また、面積階調と濃度階調を併用した方式では、面積
階調に比べると、マトリクスサイズが小さくなるためラ
インヘッド数は少なくなるが、画素面の記録特性のバラ
ツキの少ないラインヘッドが必要になる。濃度階調と比
べると、画素毎の記録特性のバラツキに関しては有利だ
がラインヘッドのドット数は多くなる。現実に解像度と
記録特性のバラツキとの両立するラインヘッドはやはり
高価である。また、受像紙の表面性や転写紙の厚み等の
点から、ドットの面積を小さくすると一画素内での面積
階調や濃度階調特性が悪化するため、やはり思うように
階調数を増加させられないという問題を有していた。

本発明は、これらの問題点に鑑みて、ラインヘッドの
ドット数、副走査の記録ライン数、パルス幅制御のステ
ップ数を増加させることなく、さらに画素毎の記録特性
のバラツキも同等のラインヘッドを用いて、記録階調数
を安定に増加させることができる記憶方式を提案するこ
とを目的としている。

課題を解決するための手段 １ラインの画素数に対応したビット数のシフトレジス
タとラッチとドライブ回路を有するラインヘッドと、 一画素あたり複数ビットの階調情報を前記ラインヘッ
ドの画素数分記録するラインメモリと、 このラインメモリをスキャンし階調情報を順次読み出
すアドレスカウンタと、 前記ラインメモリに格納されている階調情報の上位ｋ
ビットに応じて2^k（ｋは正整数）回前記ラインメモリの
スキャンを繰り返すｋビットの階調カウンタと、この階
調カウンタの値と前記ラインメモリの上位ｋビットとを
大小比較する第１のコンパレータと、前記階調カウンタ
と前記第１のコンパレータから構成され前記第１のコン
パレータが出力する１ビットの比較結果を前記ラインヘ
ッドの前記シフトレジスタに送出する通電パルス発生手
段と、 記録ライン数を計測する少なくともｎビット（ｎは正
整数）のラインカウンタと、このラインカウンタの下位
ｎビットと前記アドレスカウンタの下位ｍビット（ｍは
正整数）から構成される2ⁿ画素×2^m画素のブロック内の
相対位置に応じて予め設定されているドット分散型の敷
居値情報を発生する手段と、前記敷居値情報と前記ライ
ンメモリに格納されている階調情報の下位ｍ＋ｎビット
の大小関係を比較する第２のコンパレータと、前記ライ
ンカウンタと前記敷居値情報を発生する手段と前記第２
のコンパレータとから構成され前記第２のコンパレータ
の出力により前記通電パルス発生手段の出力通電パルス
を１ステップ増加させる通電制御手段とを備えている。

作用 本発明は、階調情報の上位ｋビットによる2^k階調を通
電パルス幅制御による濃度階調で一画素単位で実現し画
像中の空間周波数の高い部分でも2^k階調を確保した上
に、空間周波数の低い部分では階調情報の下位ｍ＋ｎビ
ットの情報と縦横2^m×2ⁿ画素のマトリクスによる面積階
調により2^k+m+n階調を実現する作用がある。

一画素あたりの通電パルス幅は、階調情報の下位ｍ＋
ｎビットとマトリクス内の画素の位置によっては１ステ
ップの切上げか切り捨てが行なわれるが、１ステップは
最大パルス幅の1/2^kであるため、これによる画素毎の階
調への影響は±0.5ステップであるため、画素毎に2^k階
調が得られることは濃度階調のみの場合と変わらない。

したがって、本発明によるマトリクスを導入したから
といって２値の場合のディザのような解像度の劣化を招
くことはない。

さらに、解像度の高い小さな面積の領域では階調性に
対して鈍感であり、解像度の低い大きな領域では階調性
に対して敏感であるという人間の視覚の性質を利用する
と、ｋが４以上即ち16階調以上あり、記録画素の解像度
がｐドット/mmのときにｎとｍがlog₂p以下の場合には、
一画素単位で実質2^k+m+n階調の記録を行なった場合と同
等の画像が記録できる。

即ち、画素の大きさと人間の視覚における明視距離と
の関係から、画像中の空間周波数が高く解像度が要求さ
れる部分、即ち、画素毎に濃度が異なる部分では画素毎
に16階調以上であれば十分であり、画像中の空間周波数
が低く同じ濃度の画素が集中している部分では64階調以
上は必要である。これは、人間が大きな面積でなだらか
に濃度が変化する画像の階調の切り換わる所の偽輪郭に
よって階調性の良し悪しを判別しているからであり、一
画素単位では16階調以上であれば判別は難しい。

例えば、６ドット/mmでｎとｍが各々２の場合、６ド
ット/mmの解像度では16階調、３ドット/mmの解像度では
64階調、1.5ドット/mmの解像度では256階調が得られる
ことになるが、画像としては、一画素単位では実質256
階調記録した場合と何ら差が無いことになる。

したがって、本発明によれば、ラインヘッドのドット
数がそのままでよく、副走査の記録ライン数が増加しな
いため記録時間も長くならず、パルス幅制御により階調
数を上げなくてよいためラインメモリやヘッド駆動ICに
対する速度が要求されず、ラインヘッドのバラツキも同
等でよく、一画素の面積が小さくならないため記録され
る画素形状が不安定にならず記録階調数を安定に増加さ
せることができる。

実施例 以下、本発明の実施例について図を用いて説明する。
ここでは、１ラインが256画素、ｋ＝４即ちパルス幅制
御で16階調、ｎとｍが各々２で４×４のマトリクスを形
成し256階調の記録を行なう場合について述べる。

第１図は、本発明の一実施例のプリンタ装置のブロッ
ク図である。

図中、１は256ドットのラインヘッド、２はラインヘ
ッド１に対応する256個のドライブ回路、３はラインヘ
ッドに対応する256ビットのラッチ、４はラインヘッド
１に対応する256ビットのシフトレジスタ、５は１ライ
ン分のデータを記憶する１アドレスが８ビットで256バ
イトのラインメモリ、６はラインメモリ５に８ビットの
アドレスを与え１ライン分のデータをシリアルに送出さ
せるアドレスカウンタ、７はアドレスカウンタ６とシフ
トレジスタ４に与える共通のクロックを与えるととも
に、１ライン分のデータの転送後、ラッチ３へのロード
パルスを送出するクロック発生手段、８は１ライン分の
データを読み出した後カウントアップする４ビットの階
調カウンタ、10はラインのカウントをする２ビットのラ
インカウンタ、11はアドレスカウンタの下位２ビット
（A0,A1）とラインカウンタの下位２ビット（C0,C1）を
アドレスとし４ビットの敷居値情報（F0,F1,F2,F3）を
出力する敷居値情報を発生する手段のROM、12はROM11の
出力とラインメモリ５のデータの下位４ビット（D0,D1,
D2,D3）を比較する第２のコンパレータ、13はコンパレ
ータ12の比較出力ｂとラインメモリ５のデータの上位４
ビットを加算し５ビットのデータ（E0,E1,E2,E3,E4）を
出力する加算器、９は階調カウンタ８の出力（B0,B1,B
2,B3）と加算器13の出力を比較しシフトレジスタ４にシ
リアルデータを送出する第１のコンパレータである。

階調カウンタ８と第１のコンパレータ９とで通電パル
ス発生手段を構成しており、ラインカウンタ10とROM11
と第２のコンパレータ12とで通電制御手段を構成してい
る。

ラインメモリ５には８ビット256階調のデータが書き
込まれており、アドレスカウンタ６が与える８ビットの
アドレスにより256画素分連続で読み出される。

階調カウンタ８は、アドレスカウンタ６が一巡する毎
に第２図のＴにあたる周期で１ずつカウントアップさ
れ、ラインメモリ５は、４ビットの階調カウンタ８が一
巡するまで、合計16回読み出されることになる。ここで
読み出されたラインメモリ５の上位４ビットは、加算器
13により後述する切り上げ切り捨ての処理が行われた
後、第１のコンパレータ９により階調カウンタ８の値と
大小関係が比較され、該階調で該画素のオン・オフ情報
がシフトレジスタ４に与えられる。シフトレジスタ４に
蓄えられたオン・オフ情報は周期Ｔでアドレスカウンタ
６が一巡する毎にラッチ３に転送され、次の時間Ｔだけ
ドライブ回路２によりラインヘッド１を駆動する。した
がって、各画素に対してラインメモリ５の上位４ビット
が指示する情報に従い16段階のパルス幅変調が実現でき
ることになる。

また、ラインメモリ５が読み出される度に、アドレス
カウンタ６の下位２ビットとラインカウンタ10の下位２
ビットで示される４×４画素単位のマトリクス状の両域
内での位置に対応する４ビットの敷居値情報がROM11か
ら読み出される。この敷居値情報は、第２のコンパレー
タ12により、ラインメモリ５の下位４ビットの情報と大
小比較され、該画素のパルス幅をパルス幅の最小ステッ
プであるＴだけ切り上がるが切り捨てるかを指示する情
報ｂを前述の加算器13に与える。

第２図は、本実施例のタイムチャートである。B0から
B3は階調カウンタ８の出力であり、H0からH255はシリア
ルデータｃの内、各々のヘッドの画素に対応するデータ
を抜き出して図示している。したがって、各周期Ｔの間
のH0からH255を縦に見てゆくと、シリアルデータｃにな
る。

画素０に記録する階調が６の場合、ｂが０ならH0は、
周期０から周期５の6Tの間１になり、画素０に対してパ
ルス幅6Tで記録を行なう。ｂが１の場合はパルス幅7Tに
なる。同様に画素１は階調０、画素２は階調15、画素25
5は階調13の場合を指示している。いずれの場合も、画
素毎の通電パルス幅は、切上げ信号ｂが１のときは、０
のときよりＴだけ長くなる。

次に、通電制御手段の動作について述べる。

通電制御手段は、ラインカウンタ10とROM11と第２の
コンパレータ12から構成されている。ROM11は、アドレ
スカウンタ６の下位２ビット（A1,A1）とラインカウン
タ10の下位２ビット（C0,C1）で表される４画素×４画
素のブロック内の位置に対応する敷居値情報が書き込ま
れている。これらの16通りの敷居値は、ラインメモリ５
の下位４ビットの値と第２のコンパレータ12で比較する
ものである。敷居値の分布は、第３図に示すように一様
分布でありかつ、空間周波数の高い領域即ち隣接して隣
合う敷居値は大きな変化、空間周波数の低い領域即ち離
れた敷居値ほど小さな変化になるように設定されてい
る。この敷居値情報の一例であるドット分散型のディザ
法による敷居値情報を設定したマトリクスを第３図に示
す。

上記４画素×４画素のブロック内の位置に対応する４
ビットの敷居値情報（F0からF3）とラインメモリ５の下
位４ビット（D0からD3）とを第２のコンパレータ12で比
較し後者が大きいときのみ切上げ信号ｂを１にし、その
画素のパルス幅を16ステップのパルス幅の最小単位であ
るＴだけ長くする。このパルス幅の最小ステップを切り
上げるか切り捨てるかは、ラインメモリ５の下位４ビッ
トの値と画素の位置情報に対応したROM11の４ビットの
敷居値との大小関係によって決まることになる。

また、ROM11に格納された敷居値は一様分布であるた
め、縦横４画素をひとまとめとして同じ値が入力されれ
ば、切り上げられる画素の比率はラインメモリ５の下位
４ビットの値に比例するため、４画素単位で見た平均濃
度は下位４ビットも反映された256階調が再現されるこ
とになる。

通常多くの階調数を必要とする画素は空間周波数が低
くなだらかに濃淡が変化する画像であり、このような画
像では隣接画素がほぼ同一の値を取るため、256階調の
再現が可能になる。

本願の切り上げ、切り捨てによるパルス幅の変化は±
0.5ステップであるため、この処理のために一画素当た
りの階調数は16階調から劣化するということはない。逆
に、階調数が128で良いと考えると、ROM11内のデータの
F0を無視すればよい。このとき敷居値情報は第３図ｂの
ようになり、マトリクスは２×４または４×２と考えら
れる。同時に、階調数を間64とするとF0,F1を無視して
第３図ｃのようになり、２×２のマトリクスになる。階
調数を32とすると第３図ｄのようになり２×１または１
×２のマトリクスになる。最後に階調数を16とすると敷
居値情報第３図ｅのようになり１×１のマトリクス即ち
全画素同一と考えられる。

従って、本実施例のマトリクスを用いると解像度と階
調数の積が一定という関係が実現できる。この関係は、
解像度の高い小さな面積の領域では階調性に対して鈍感
であり、解像度の低い大きな領域では階調性に対して敏
感であるという人間の視覚と性質と一致している。

解像度（1mm平方中のドット数）に対する階調数の関
係を図示したものが第４図である。パルス幅制御による
濃度階調だけでは図中のＡの領域の画像しか再現できな
かったが、本発明によりＡ＋Ｂ＋Ｃ＋Ｄ＋Ｅの領域の画
像の再現が行なえることを示している。

また、記録画素密度がｐドット/mmのときｎとｍをlog
₂p以下に設定し、ｋを４以上に設定する場合、例えば、
記録画素の解像度が６ドット/mmでｋ＝４、ｎ＝２、ｍ
＝２である本実施例の場合、25cm程度の明視距離以上で
見ると、図中のＦの領域は人間の視覚では極めて認識し
ずらい。特にｋを５以上にするとＦの領域の判別は距離
にかかわらず認識できなくなる。

したがって、上記条件を満たしている場合は、実質的
にはＦの領域をも再現できる一画素あたり256階調の記
録できる装置で記録した画像と同等になるため、本発明
のプリンタ装置を一画素あたり256階調の記録できる装
置として用いても何等問題はない。

尚、本実施例では、全ての信号を正論理としている
が、同時にコンパレータの比較条件を変えれば、負論理
で構成することもできる。

通電パルス発生手段の出力パルス幅を１ステップ伸ば
すために、第１のコンパレータ９の入力に加算器13を用
いているが、第１のコンパレータ９自身に１ステップ長
いパルスが出力されるような比較条件をも有するものを
用い、ｂによって切り換えてもよい。

敷居値マトリスクをROM11を用いて実現しているが、
同様の入出力特性であればワイヤロジックで構成するこ
ともできる。

本実施例では、ラインヘッドにシリアル入力をＩ本だ
け有するものを用い、分割駆動をしていないが、分割駆
動をしても本発明の効果には何等変わりはない。

発明の効果 従来のパルス幅による通電時間制御により階調記録を
行なっていたプリンタ装置に対して、本発明を導入する
ことにより、極めて簡単に階調数を数倍以上に増加させ
ることができる。しかも、ラインヘッドのドット数を増
やす必要がなく、かつラインメモリやヘッド駆動lCに対
する速度もそのままでよいためコストアップにならず、
副走査の記録ライン数を増やす必要がないため記録時間
が増加せず、−画素の面積が小さくならないため記録さ
れる画素形状が不安定にならず高階調数の画像を安定に
記録できる。

また、逆にパルス幅による通電時間制御により階調記
録の階調数を減らしてコストダウンを計りながら本発明
により逆に階調数を向上させることが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるプリンタ装置の構成
を示すブロック図、第２図は同タイミングチャート、第
３図は敷居値マトリクスの説明図、第４図は解像度と階
調数の関係を表わす特性図である。 １……ラインヘッド、２……ドライブ回路、３……ラッ
チ、４……シフトレジスタ、５……ラインメモリ、６…
…アドレスカウンタ、７……クロック発生手段、８……
階調カウンタ、９……第１のコンパレータ、10……ライ
ンカウンタ、11……ROM、12……第２のコンパレータ、1
3……加算器、20……通電制御手段、21……通電パルス
発生手段。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１ラインの画素数に対応したビット数のシ
   フトレジスタとラッチとドライブ回路を有するラインヘ
   ッドと、 一画素あたり複数ビットの階調情報を前記ラインヘッド
   の画素数分記録するラインメモリと、 このラインメモリをスキャンし階調情報を順次読み出す
   アドレスカウンタと、 前記ラインメモリに格納されている階調情報の上位ｋビ
   ットに応じて2^k（ｋは正整数）回前記ラインメモリのス
   キャンを繰り返すｋビットの階調カウンタと、この階調
   カウンタの値と前記ラインメモリの上位ｋビットとを大
   小比較する第１のコンパレータと、前記階調カウンタと
   前記第１のコンパレータから構成され前記第１のコンパ
   レータが出力する１ビットの比較結果を前記ラインヘッ
   ドの前記シフトレジスタに送出する通電パルス発生手段
   と、 記録ライン数を計測する少なくともｎビット（ｎは正整
   数）のラインカウンタと、このラインカウンタの下位ｎ
   ビットと前記アドレスカウンタの下位ｍビット（ｍは正
   整数）から構成される2ⁿ画素×2^m画素のブロック内の相
   対位置に応じて予め設定されているドット分散型の敷居
   値情報を発生する手段と、前記敷居値情報と前記ライン
   メモリに格納されている階調情報の下位ｍ＋ｎビットの
   大小関係を比較する第２のコンパレータと、前記ライン
   カウンタと前記敷居値情報を発生する手段と前記第２の
   コンパレータとから構成され前記第２のコンパレータの
   出力により前記通電パルス発生手段の出力通電パルスを
   １ステップ増加させる通電制御手段とを備えたプリンタ
   装置。