JP2630019B2 - Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system - Google Patents

Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system

Info

Publication number
JP2630019B2
JP2630019B2 JP2140324A JP14032490A JP2630019B2 JP 2630019 B2 JP2630019 B2 JP 2630019B2 JP 2140324 A JP2140324 A JP 2140324A JP 14032490 A JP14032490 A JP 14032490A JP 2630019 B2 JP2630019 B2 JP 2630019B2
Authority
JP
Japan
Prior art keywords
diagnostic
control unit
processor
path
diagnosed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2140324A
Other languages
Japanese (ja)
Other versions
JPH0433131A (en
Inventor
淳 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2140324A priority Critical patent/JP2630019B2/en
Publication of JPH0433131A publication Critical patent/JPH0433131A/en
Application granted granted Critical
Publication of JP2630019B2 publication Critical patent/JP2630019B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムにおける診断プロセッサと
主記憶装置,入出力処理装置,演算プロセッサ等の被診
断装置との間の診断パス接続構造に関する。
Description: TECHNICAL FIELD The present invention relates to a diagnostic path connection structure between a diagnostic processor and a device to be diagnosed such as a main storage device, an input / output processing device, and an arithmetic processor in an information processing system.

〔従来の技術〕[Conventional technology]

診断プロセッサの制御の下に、主記憶装置,入出力処
理装置,演算プロセッサおよびそれらに接続されたシス
テム制御装置といった情報処理システムを構成する各装
置を保守,診断することは、従来より行われている。そ
して、この種の情報処理システムにおいては、診断プロ
セッサから各被診断装置に各種の診断コマンド等を送る
ため、および各被診断装置から診断プロセッサに診断結
果データや障害発生報告割込信号等を送るため、診断プ
ロセッサと各被診断装置とは診断パスにより接続されて
いる。
Under the control of a diagnostic processor, maintenance and diagnosis of each device constituting an information processing system such as a main storage device, an input / output processing device, an arithmetic processor, and a system control device connected to them have been conventionally performed. I have. In this type of information processing system, in order to send various diagnostic commands and the like from the diagnostic processor to each device to be diagnosed, and to send diagnostic result data and a failure occurrence report interrupt signal and the like from each device to be diagnosed to the diagnostic processor. Therefore, the diagnostic processor and each device to be diagnosed are connected by a diagnostic path.

診断プロセッサと各被診断装置との間の診断パスの接
続構造としては、幾つかの構造が提案されているが、そ
の1つに、情報処理システムの一構成要素であり且つ被
診断装置の1つでもあるシステム制御装置内に診断プロ
セッサの出張制御部を設け、この出張制御部と診断プロ
セッサとを診断パスにより接続すると共に、出張制御部
とシステム制御装置内の被診断ユニットとの間および出
張制御部と主記憶装置,入出力処理装置,演算プロセッ
サ等の他の被診断装置との間を1対1に診断パスで接続
する構造がある。
Several structures have been proposed as connection structures of the diagnostic path between the diagnostic processor and each device to be diagnosed. One of the structures is one of the components of the information processing system and one of the devices to be diagnosed. A trip controller for the diagnostic processor is provided in the system controller which is also one of the two, and the trip controller and the diagnostic processor are connected by a diagnostic path. There is a structure in which a control unit is connected to another device to be diagnosed such as a main storage device, an input / output processing device, and an arithmetic processor by a one-to-one diagnostic path.

第2図はそのような診断パス接続構造を採用した情報
処理システムのブロック図である。この情報処理システ
ムは、診断プロセッサ1,システム制御装置2, 主記憶装置3,入出力処理装置4および演算プロセッサ5
で構成されている。
FIG. 2 is a block diagram of an information processing system employing such a diagnostic path connection structure. This information processing system includes a diagnostic processor 1, a system control device 2, a main storage device 3, an input / output processing device 4, and an arithmetic processor 5.
It is composed of

診断プロセッサ1の出張制御部としてシステム制御装
置2内に診断実行制御部211′が設けられており、この
診断実行制御部211′と診断プロセッサ1内のプロセッ
サ実行制御部11′とが信号線l11,l14,l225′で構成され
る診断パスにより接続されている。また、この診断パス
中には、フリップフロップ12の内容に応じてオン,オフ
するスイッチ手段であるポート回路13が設けられてい
る。ここで、信号線l14は診断コマンドや診断結果デー
タ等を授受するための信号線、信号線l225′は障害発生
報告割込信号を診断実行制御部211′からプロセッサ実
行制御部11′に伝達するための信号線であり、信号線l1
1は信号線l14,l225′を束ねた信号線である。
A diagnosis execution control unit 211 'is provided in the system control device 2 as a business trip control unit of the diagnosis processor 1. The diagnosis execution control unit 211' and the processor execution control unit 11 'in the diagnosis processor 1 are connected to a signal line l11. , l14 and l225 '. In addition, a port circuit 13 is provided in the diagnostic path as a switch for turning on and off according to the contents of the flip-flop 12. Here, a signal line l14 is a signal line for transmitting and receiving a diagnostic command, diagnostic result data, and the like, and a signal line l225 'transmits a failure occurrence report interrupt signal from the diagnostic execution control unit 211' to the processor execution control unit 11 '. Signal line for signal line l1
Reference numeral 1 denotes a signal line in which the signal lines l14 and l225 'are bundled.

また、診断実行制御部211′とシステム制御装置2内
の記憶制御ユニット22とが信号線l21から構成される診
断パスで接続され、診断実行制御部211′と主記憶装置
3,入出力処理装置4および演算プロセッサ5とが信号線
l22,l26,l211から構成される診断パス、信号線l23,l27,
l212から構成される診断パス、信号線l24,l28,l213から
構成される診断パスでそれぞれ接続されている。診断実
行制御部211′を含む装置診断制御ユニット21中に設け
られたフリップフロップ213は、主記憶装置3,入出力処
理装置4および演算プロセッサ5に対応する構成制御レ
ジスタであり、各部分213a,213b,213cの内容によってオ
ン,オフするスイッチ手段であるポート回路215,216,21
7がそれぞれ診断実行制御部211′と主記憶装置3,入出力
処理装置4および演算プロセッサ5との間の診断パス中
に接続されている。ここで、信号線l26,l27,l28は診断
コマンドや診断結果データ等を授受するための信号線、
信号線l211,l212,l213は主記憶装置3,入出力処理装置4,
演算プロセッサ5から診断実行制御部211′に障害発生
報告割込信号を伝達するための信号線であり、信号線l2
2,l23,l24はそれらを束ねた信号線である。信号線l21は
診断コマンドや診断結果データ等を授受するための信号
線と記憶制御ユニット22から障害発生報告割込信号を実
行制御部211′に伝達するための信号線とで構成されて
いる。なお、主記憶装置3,入出力処理装置4,演算プロセ
ッサ5および記憶制御ユニット22から出された障害発生
報告割込信号は診断実行制御部211′内でそれ自身の障
害発生報告割込信号と論理オア的に合成されて、診断プ
ロセッサ1に障害発生報告割込信号として送出される。
Further, the diagnosis execution control unit 211 'and the storage control unit 22 in the system control device 2 are connected by a diagnosis path including a signal line l21, and the diagnosis execution control unit 211' and the main storage device are connected.
3, the input / output processing device 4 and the arithmetic processor 5 are signal lines
diagnostic path composed of l22, l26, l211; signal lines l23, l27,
They are connected by a diagnostic path composed of l212 and a diagnostic path composed of signal lines l24, l28, l213, respectively. A flip-flop 213 provided in the device diagnosis control unit 21 including the diagnosis execution control unit 211 'is a configuration control register corresponding to the main storage device 3, the input / output processing device 4, and the arithmetic processor 5, and each part 213a, Port circuits 215, 216, 21 which are switch means for turning on / off according to the contents of 213b, 213c
7 are connected in a diagnostic path between the diagnostic execution control section 211 'and the main storage device 3, the input / output processing device 4, and the arithmetic processor 5, respectively. Here, signal lines l26, l27, l28 are signal lines for transmitting and receiving diagnostic commands and diagnostic result data, etc.
The signal lines l211, l212, l213 are the main storage device 3, the input / output processing device 4,
A signal line for transmitting a fault occurrence report interrupt signal from the arithmetic processor 5 to the diagnosis execution control unit 211 ';
2, l23, l24 are signal lines that bundle them. The signal line l21 includes a signal line for transmitting and receiving a diagnostic command, diagnostic result data, and the like, and a signal line for transmitting a failure occurrence report interrupt signal from the storage control unit 22 to the execution control unit 211 '. The failure report interrupt signal output from the main storage device 3, the input / output processing device 4, the arithmetic processor 5, and the storage control unit 22 is compared with its own failure report interrupt signal in the diagnosis execution control section 211 '. The signals are combined in a logical OR manner and sent to the diagnostic processor 1 as a failure report interrupt signal.

このような診断パス接続構造を採用した情報処理シス
テムにおいては、診断プロセッサ1の制御下で保守,診
断に伴う各種の動作が行われる。例えば初期設定処理の
場合、次のような動作が行われる。尚、診断プロセッサ
1自身の初期化は、信号線l12を介してフリップフロッ
プ12に“0"をセットすることによりポート回路13をオフ
状態として診断実行制御部211′との間の診断パスを無
効にし、外乱の侵入を抑止した状態で行われる。
In an information processing system employing such a diagnostic path connection structure, various operations associated with maintenance and diagnosis are performed under the control of the diagnostic processor 1. For example, in the case of the initialization processing, the following operation is performed. The diagnosis processor 1 is initialized by setting the flip-flop 12 to "0" via the signal line l12 to turn off the port circuit 13 and invalidate the diagnosis path between the diagnosis processor 1 and the diagnosis execution controller 211 '. This is performed in a state where intrusion of disturbance is suppressed.

自身の初期設定処理の済んだ診断プロセッサ1は、フ
リップフロップ12に“1"を設定して診断実行制御部21
1′との間の診断バスを有効にし、システム制御装置2,
主記憶装置3,入出力処理装置4,演算プロセッサ5を例え
ばその順に初期設定処理を開始する。
The diagnostic processor 1 that has completed its initial setting process sets “1” in the flip-flop 12 and sets the diagnostic execution control unit 21.
Enable the diagnostic bus between 1 'and the system controller 2,
For example, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5 start initialization processing in that order, for example.

システム制御装置2の処理設定処理では、先ずフリッ
プフロップ213の全ての部分213a〜213cに“0"を設定す
ることによりポート回路215〜217をオフ状態にして他装
置3〜5からの外乱の侵入を抑止し、その状態で先ず診
断実行制御部211′の初期設定処理を行う。次に、この
初期設定処理を終えた診断実行制御部211′を使用して
システム制御装置21内の他のユニットである記憶制御ユ
ニット22に対する初期設定処理をそれとの間の診断パス
(l21)を介して行う。
In the process setting process of the system control device 2, first, the port circuits 215 to 217 are turned off by setting "0" to all the parts 213a to 213c of the flip-flop 213, and the intrusion of disturbance from the other devices 3 to 5 is performed. In this state, the diagnosis execution control unit 211 'first performs an initialization process. Next, by using the diagnosis execution control section 211 'that has completed the initialization processing, an initialization processing for the storage control unit 22, which is another unit in the system control device 21, is performed through a diagnosis path (l21) therebetween. Do through.

システム制御装置2の初期設定処理が終了すると、診
断プロセッサ1は、次にフリップフロップ213の各部分2
13a,213b,213cを順次に“1"にセットしていくことによ
り、主記憶装置3,入出力処理装置4,演算プロセッサ5と
の間の診断パスを順次に有効化し、その有効化したパス
を介して診断実行制御部211′を使用して各装置3,4,5の
初期設定処理を行う。
When the initialization processing of the system control device 2 is completed, the diagnostic processor 1 next proceeds to the respective parts 2 of the flip-flop 213.
By sequentially setting 13a, 213b, and 213c to "1", the diagnostic path between the main storage device 3, the input / output processing device 4, and the arithmetic processor 5 is sequentially activated, and the activated path The initialization process of each of the devices 3, 4, and 5 is performed using the diagnosis execution control unit 211 'via the.

なお、診断プロセッサ1は上述した初期設定処理以外
に診断コマンドによる各装置の診断や障害発生時の障害
処理等も行っている。ここで、障害処理は、前述したよ
うに主記憶装置3,入出力処理装置4,演算プロセッサ5,記
憶制御ユニット22および診断実行制御部211′で発した
障害発生報告割込信号がプロセッサ実行制御部11′に割
込信号として入力されることにより、現在実行中の処理
を中断して実行される。
In addition to the above-described initialization processing, the diagnostic processor 1 also performs diagnosis of each device using a diagnostic command, a failure process when a failure occurs, and the like. Here, as described above, the failure processing is performed by the failure occurrence report interrupt signal generated by the main storage device 3, the input / output processing device 4, the arithmetic processor 5, the storage control unit 22, and the diagnosis execution control unit 211 '. By being input as an interrupt signal to the unit 11 ', the currently executing process is interrupted and executed.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来は、上述したような診断パス接続構造を採用して
おり、診断プロセッサ1は出張制御部である診断実行制
御部211′との間にのみ診断パス即ち診断インタフェイ
スを持てば良いので、特定の情報処理システムに適用が
限定されることなく、各種の情報処理システムに汎用的
に使用できる利点がある。即ち、情報処理システムの種
類には、単一プロセッサシステムやマルチプロセッサシ
ステム等のプロセッサ数が異なる各種のシステムがあ
り、またスーパーコンピュータシステムのように拡張記
憶装置といった特殊な記憶装置を有するシステムもある
ため、保守,診断対象となる被診断装置の数は一定しな
い。このため、診断プロセッサ1と各被診断装置とを1
対1の診断パスで接続する構造によると、診断プロセッ
サ1に備えるべき診断パス(診断インタフェイス)の数
が一定せず、従って診断プロセッサ1の汎用化が困難と
なるが、上述したような構造によれば、診断インタフェ
イスが診断実行制御部211′との間の1つで足りること
になる。
Conventionally, the above-described diagnostic path connection structure is adopted, and the diagnostic processor 1 only needs to have a diagnostic path, that is, a diagnostic interface only with the diagnostic execution control unit 211 'which is a business trip control unit. There is an advantage that the present invention can be used for various information processing systems without being limited to the information processing system. That is, as the type of information processing system, there are various systems having different numbers of processors such as a single processor system and a multiprocessor system, and there is also a system having a special storage device such as an extended storage device like a supercomputer system. Therefore, the number of devices to be diagnosed for maintenance and diagnosis is not constant. Therefore, the diagnosis processor 1 and each device to be diagnosed are
According to the structure connected by one-to-one diagnostic paths, the number of diagnostic paths (diagnostic interfaces) to be provided in the diagnostic processor 1 is not constant, so that it is difficult to generalize the diagnostic processor 1. According to the above, one diagnostic interface with the diagnostic execution control unit 211 'is sufficient.

ところで、第2図に示した診断パス接続構造は、診断
プロセッサ1の汎用化が可能であるという利点を有して
いたが、その反面、次のような問題点があった。
By the way, the diagnostic path connection structure shown in FIG. 2 has an advantage that the diagnostic processor 1 can be general-purposed, but has the following problems.

診断プロセッサ1の出張制御部である診断実行制御部
211′が被診断装置の1つであるシステム制御装置2内
に設けられるため、診断実行制御部211′の電源制御が
診断プロセッサ1と共通にならない。このため、構成制
御上、システム制御装置2内の診断実行制御部211′と
他の被診断ユニットである記憶制御ユニット22とを区別
することができず、電源を投入して診断実行制御部21
1′を動作可能にすると記憶制御ユニット22も動作可能
となり、記憶制御ユニット22から診断パス(l21)を介
して診断実行制御部211′に割込信号等の信号が自由に
飛び込み得る状態となる。従って、診断プロセッサ1は
診断実行制御部211′だけを思うようにアクセスするこ
とができなくなる。特に、記憶制御ユニット22で固定障
害が発生していると、例えば診断実行制御部211′の初
期設定処理中に障害発生報告割込信号が診断パス(l2
1)を介して診断実行制御部211′に入力され、それが診
断プロセッサ1に伝達され、診断プロセッサ1は初期設
定処理を中断して障害処理を開始するため、初期設定処
理が思うように実行できなくなる。
Diagnosis execution control unit which is a business trip control unit of the diagnosis processor 1
Since the power supply 211 'is provided in the system control device 2 which is one of the devices to be diagnosed, the power supply control of the diagnosis execution control unit 211' is not common to the power supply of the diagnosis processor 1. For this reason, in the configuration control, the diagnosis execution control unit 211 'in the system control device 2 cannot be distinguished from the storage control unit 22, which is another unit to be diagnosed.
When 1 'is enabled, the storage control unit 22 is also enabled, and a signal such as an interrupt signal can freely jump from the storage control unit 22 into the diagnosis execution control unit 211' via the diagnostic path (l21). . Therefore, the diagnostic processor 1 cannot access only the diagnostic execution control unit 211 'as desired. In particular, if a fixed failure has occurred in the storage control unit 22, for example, during the initialization processing of the diagnosis execution control unit 211 ', the failure occurrence report interrupt signal causes the diagnosis path (l2
1) is input to the diagnostic execution control unit 211 'via the first processor, and is transmitted to the diagnostic processor 1. The diagnostic processor 1 interrupts the initial setting process and starts the fault process. become unable.

本発明はこのような事情に鑑みて為されたもので、そ
の目的は、システム制御装置内に設けた出張制御部に同
装置内の他の被診断ユニットからの外乱の侵入を抑止し
得る構成を採用した情報処理システムにおける診断プロ
セッサと被診断装置との間の診断パス接続構造を提供す
ることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and a purpose of the present invention is to provide a configuration in which a business trip control unit provided in a system control device can be prevented from entering a disturbance from another unit to be diagnosed in the device. Another object of the present invention is to provide a diagnostic path connection structure between a diagnostic processor and a device to be diagnosed in an information processing system employing the above.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の情報処理システムにおける診断プロセッサと
被診断装置との間の診断パス接続構造は、上記の目的を
達成するために、 システム制御装置の内部に診断プロセッサの出張制御
部を設け、該出張制御部と診断プロセッサとを診断パス
で接続すると共に、前記出張制御部と前記システム制御
装置内の被診断ユニットおよび主記憶装置等の他の被診
断装置とを1対1に診断パスで接続した情報処理システ
ムにおいて、 第1の制御情報を保持する第1の制御情報保持手段
と、 前記システム制御装置内の被診断ユニットと前記出張
制御部とを1対1に接続する診断パス中に設けられ、前
記保持された第1の制御情報に応じてオン,オフする第
1のスイッチ手段と、 第2の制御情報を保持する第2の制御情報保持手段
と、 前記診断プロセッサと前記出張制御部とを接続する診
断パス中に設けられ、前記保持された第2の制御情報に
応じてオン,オフする第2のスイッチ手段と、 第3の制御情報を保持する第3の制御情報保持手段
と、 前記出張制御部と前記他の被診断装置とを1対1に接
続する診断パス中に設けられ、前記保持された第1の制
御情報および第3の制御情報に応じてオン,オフする第
3のスイッチ手段とを有している。
In order to achieve the above object, a diagnostic path connection structure between a diagnostic processor and a device to be diagnosed in the information processing system according to the present invention is provided with a business trip control unit of the diagnostic processor inside the system control device. And the diagnostic processor are connected by a diagnostic path, and the travel control unit and other devices to be diagnosed such as a unit to be diagnosed and a main storage device in the system controller are connected in a one-to-one diagnostic path. In the processing system, a first control information holding unit for holding first control information, and a diagnosis path provided to connect the unit to be diagnosed in the system control device and the business trip control unit one-to-one, A first switch for turning on and off in accordance with the held first control information; a second control information holding unit for holding second control information; A second switch provided in a diagnosis path for connecting to the business trip control unit and turned on and off in accordance with the held second control information; and a third control for holding third control information. Information holding means, provided in a diagnostic path connecting the business trip control unit and the another device to be diagnosed on a one-to-one basis, and turned on in accordance with the held first control information and third control information; , And third switch means for turning off.

更に、 前記出張制御部に1対1に接続された診断パスを介し
て前記システム制御装置内の被診断ユニットおよび前記
他の被診断装置から送出される障害発生報告割込信号を
前記第1および第3のスイッチ手段をバイパスして前記
出張制御部に供給する第1の読み出し専用パスと、 前記診断プロセッサに接続された診断パスを介して前
記出張制御部から送出される障害発生報告割込信号と前
記第1の読み出し専用パス上の障害発生報告割込信号と
を前記第2のスイッチ手段をバイパスして前記診断プロ
セッサに供給する第2の読み出し専用パスとを備えてい
る。
Further, a failure occurrence report interrupt signal transmitted from the unit to be diagnosed in the system control device and the other device to be diagnosed through the diagnostic path connected one-to-one to the business trip control unit is transmitted to the first and the second devices. A first read-only path that bypasses third switch means and supplies to the business trip control unit; and a fault occurrence report interrupt signal sent from the business trip control unit via a diagnostic path connected to the diagnostic processor. And a second read-only path for supplying a fault occurrence report interrupt signal on the first read-only path to the diagnostic processor by bypassing the second switch means.

〔作用〕[Action]

本発明の情報処理システムにおける診断プロセッサと
被診断装置との間の診断パス接続構造においては、第1
の制御情報保持手段が第1の制御情報を保持し、システ
ム制御装置内の被診断ユニットと出張制御部とを1対1
に接続する診断パス中に設けられた第1のスイッチ手段
が上記保持された第1の制御情報に応じてオン,オフす
る。
In the diagnostic path connection structure between the diagnostic processor and the device to be diagnosed in the information processing system of the present invention, the first
Control information holding means holds the first control information, and makes a one-to-one correspondence between the unit to be diagnosed and the business trip control unit in the system controller.
The first switch means provided in the diagnostic path connected to the first switch turns on and off according to the held first control information.

また、第2の制御情報保持手段が第2の制御情報を保
持すると共に、診断プロセッサと出張制御部とを接続す
る診断パス中に設けられた第2のスイッチ手段が上記保
持された第2の制御情報に応じてオン,オフし、第3の
制御情報保持手段が第3の制御情報を保持すると共に、
出張制御部と他の被診断装置とを1対1に接続する診断
パス中に設けられた第3のスイッチ手段が上記保持され
た第1の制御情報および第3の制御情報に応じてオン,
オフする。
Further, the second control information holding means holds the second control information, and the second switch means provided in the diagnostic path connecting the diagnostic processor and the business trip control unit includes the second control information. On and off in accordance with the control information, the third control information holding means holds the third control information,
A third switch provided in a diagnostic path connecting the business trip control unit and another device to be diagnosed on a one-to-one basis is turned on in accordance with the held first control information and the third control information.
Turn off.

更に、第1の読み出し専用パスが、出張制御部に1対
1に接続された診断パスを介してシステム制御装置内の
被診断ユニットおよび他の被診断装置から送出される障
害発生報告割込信号を第1および第3のスイッチ手段を
バイパスして出張制御部に供給し、第2の読み出し専用
パスが、診断プロセッサに接続された診断パスを介して
前記出張制御部から送出される障害発生報告割込信号と
前記第1の読み出し専用パス上の障害発生報告割込信号
とを前記第2のスイッチ手段をバイパスして前記診断プ
ロセッサに供給する。
Further, a first read-only path is a fault occurrence report interrupt signal transmitted from a unit to be diagnosed in the system control device and another device to be diagnosed via a diagnostic path connected one-to-one to the business trip control unit. Is supplied to the business trip control unit bypassing the first and third switch means, and a second read-only path is sent from the business trip control unit via the diagnostic path connected to the diagnostic processor. An interrupt signal and a fault occurrence report interrupt signal on the first read-only path are supplied to the diagnostic processor bypassing the second switch means.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して詳細に
説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例のブロック図である。同図
に示す情報処理システムは、診断プロセッサ1,システム
制御装置2,主記憶装置3,入出力処理装置4および演算プ
ロセッサ5で構成されている。
FIG. 1 is a block diagram of one embodiment of the present invention. The information processing system shown in FIG. 1 includes a diagnostic processor 1, a system control device 2, a main storage device 3, an input / output processing device 4, and an arithmetic processor 5.

診断プロセッサ1は、システム制御装置2,主記憶装置
3,入出力処理装置4および演算プロセッサ5に対する初
期設定,構成制御,障害処理を含む保守診断制御を行う
プロセッサである。
The diagnostic processor 1 includes a system control device 2, a main storage device
3, a processor that performs initial setting, configuration control, and maintenance diagnosis control including fault processing for the input / output processing device 4 and the arithmetic processor 5.

診断プロセッサ1内に設けられたプロセッサ実行制御
部11は、システム制御装置2,主記憶装置3,入出力処理装
置4および演算プロセッサ5の保守診断プログラムを実
行する制御部であり、信号線l11を介してポート回路13
に診断インタフェイスが接続されている。
A processor execution control unit 11 provided in the diagnostic processor 1 is a control unit that executes a maintenance diagnostic program for the system control device 2, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5, and controls the signal line l11. Through port circuit 13
Is connected to the diagnostic interface.

ポート回路13は、プロセッサ実行制御部11とシステム
制御装置2の内部の装置診断制御ユニット21との間の診
断パスの接続/切断を制御するスイッチ回路である。ポ
ート回路13は信号線l11によりプロセッサ実行制御部11
と接続され、信号線l14,l225′により装置診断制御ユニ
ット21と接続されていて、信号線l13により入力される
フリップフロップ12の内容が“1"のときは接続状態に設
定され、信号線l11と信号線l14,l225′とが接続され
る。フリップフロップ12の内容が“0"のきは、信号線l1
1と信号線l14,l225′とは切断される。
The port circuit 13 is a switch circuit that controls connection / disconnection of a diagnostic path between the processor execution control unit 11 and the device diagnostic control unit 21 inside the system control device 2. The port circuit 13 is connected to the processor execution control unit 11 by a signal line l11.
Is connected to the device diagnostic control unit 21 by signal lines l14 and l225 ', and when the content of the flip-flop 12 input by the signal line l13 is "1", the connection state is set, and the signal line l11 is set. And the signal lines l14 and l225 'are connected. When the content of the flip-flop 12 is “0”, the signal line l1
1 is disconnected from the signal lines l14 and l225 '.

フリップフロップ12は、信号線l12を介してプロセッ
サ実行制御部11からセットまたはリセットされる1ビッ
トのフリップフロップである。
The flip-flop 12 is a 1-bit flip-flop that is set or reset by the processor execution control unit 11 via the signal line l12.

次にシステム制御装置2は、装置診断制御ユニット21
と記憶制御ユニット22とで構成される。記憶制御ユニッ
ト22は、入出力処理装置4,演算プロセッサ5から主記憶
装置3へのメモリアクセスを制御するユニットであり、
信号線l222,l223およびl224によるデータ/制御信号線
で主記憶装置3,入出力処理装置4および演算プロセッサ
5と接続されている。
Next, the system control device 2
And a storage control unit 22. The storage control unit 22 is a unit that controls memory access from the input / output processing device 4 and the arithmetic processor 5 to the main storage device 3.
It is connected to the main storage device 3, the input / output processing device 4, and the arithmetic processor 5 by data / control signal lines via signal lines l222, l223 and l224.

装置診断制御ユニット21は、診断プロセッサ1から信
号線l14を介して送られる診断コマンドを解読し、記憶
制御ユニット22,主記憶装置3,入出力処理装置4および
演算プロセッサ5の保守診断を行うユニットである。
The device diagnostic control unit 21 decodes a diagnostic command sent from the diagnostic processor 1 via the signal line 114 and performs maintenance diagnosis of the storage control unit 22, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5. It is.

診断実行制御部21は、診断プロセッサ1から送られる
保守診断コマンドを解読し、指定されている被診断装
置,ユニットに診断データを送ったり、診断結果データ
を被診断装置から受け取って診断プロセッサ1に送る。
また、各被診断装置,ユニットからの障害報告等の割込
信号を受け、診断プロセッサ1に通知する。診断実行制
御部211は信号線l21,l22,l23およびl24を介してポート
回路214,215,216および217と接続され、各々記憶制御ユ
ニット22,主記憶装置3,入出力処理装置4および演算プ
ロセッサ5の保守診断を可能にしている。また、先に説
明したように、信号線l14,l225′によって診断プロセッ
サ1のポート回路13と接続されている。
The diagnostic execution control unit 21 decodes the maintenance diagnostic command sent from the diagnostic processor 1 and sends diagnostic data to the specified device or unit to be diagnosed, or receives diagnostic result data from the device to be diagnosed and sends it to the diagnostic processor 1. send.
Further, it receives an interrupt signal such as a failure report from each of the devices to be diagnosed and the unit, and notifies the diagnostic processor 1 of it. The diagnosis execution control unit 211 is connected to the port circuits 214, 215, 216 and 217 via signal lines l21, l22, l23 and l24, and performs maintenance diagnosis of the storage control unit 22, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5, respectively. Is possible. Further, as described above, the diagnostic circuit 1 is connected to the port circuit 13 by the signal lines l14 and l225 '.

ポート回路214,215,216および217は、それぞれ記憶制
御ユニット22,主記憶装置3,入出力処理装置4および演
算プロセッサ5に対応した診断パス上のスイッチ手段で
あり、その構造は診断プロセッサ1内部のポート回路13
とほぼ同様である。
The port circuits 214, 215, 216, and 217 are switch means on a diagnostic path corresponding to the storage control unit 22, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5, respectively.
It is almost the same as

ポート回路214は、信号線l21により診断実行制御部21
1と接続され、信号線l25,l210により記憶制御ユニット2
2と接続されており、信号線l218で入力されるフリップ
フロップ212の内容が“1"のときは接続状態に設定さ
れ、信号線l21と信号線l25,l210が接続される。フリッ
プフロップ212の内容が“0"のときは、信号線l21と信号
線l25,l210とは切断される。
The port circuit 214 is connected to the diagnostic execution control unit 21 by a signal line l21.
1 and storage control unit 2 via signal lines l25 and l210.
When the content of the flip-flop 212 input through the signal line l218 is "1", the connection state is set, and the signal line l21 is connected to the signal lines l25 and l210. When the content of the flip-flop 212 is "0", the signal line l21 is disconnected from the signal lines l25 and l210.

ポート回路215は、信号線l22により診断実行制御部21
1と接続され、信号線l26,l211により主記憶装置3と接
続されており、信号線l219で入力されるフリップフロッ
プ213の部分213aのビットの内容と信号線l218で入力さ
れるフリップフロップ212の内容が共に“1"のときは接
続状態に設定され、信号線l22と信号線l26,l211とが接
続される。フリップフロップ213の部分213aのビット或
いはフリップフロップ212の内容の何れか一方が“0"の
ときは信号線l22と信号線l26,l211とは切断される。
The port circuit 215 is connected to the diagnostic execution control unit 21 by a signal line l22.
1 and connected to the main storage device 3 by signal lines l26 and l211. The contents of the bit of the portion 213a of the flip-flop 213 input by the signal line l219 and the flip-flop 212 When the contents are both "1", the connection state is set, and the signal line l22 is connected to the signal lines l26 and l211. When either the bit of the portion 213a of the flip-flop 213 or the content of the flip-flop 212 is "0", the signal line l22 and the signal lines l26 and l211 are disconnected.

ポート回路216は、信号線l23により診断実行制御部21
1と接続され、信号線l27,l212により入出力処理装置4
と接続されており、信号線l220で入力されるフリップフ
ロップ213の部分213bのビットの内容と信号線l218で入
力されるフリップフロップ212の内容が共に“1"のとき
は接続状態に設定され、信号線l23と信号線l27,l212が
接続される。フリップフロップ213の部分213bのビット
の内容或いはフリップフロップ212の内容の何れか一方
が“0"のときは、信号線l23と信号線l27,l212とは切断
される。
The port circuit 216 is connected to the diagnostic execution control unit 21 by a signal line l23.
1 and the input / output processor 4 via signal lines l27 and l212.
When the contents of the bit of the portion 213b of the flip-flop 213 input by the signal line l220 and the contents of the flip-flop 212 input by the signal line l218 are both "1", the connection state is set. The signal line l23 is connected to the signal lines l27 and l212. When either the bit content of the portion 213b of the flip-flop 213 or the content of the flip-flop 212 is “0”, the signal line l23 and the signal lines l27 and l212 are disconnected.

ポート回路217は、信号線l24により診断実行制御部21
1と接続され、信号線l28,l213により演算プロセッサ5
と接続されており、信号線l221で入力されるフリップフ
ロップ213の部分213cのビットの内容と信号線l218で入
力されるフリップフロップ212の内容が共に“1"のとき
は接続状態に設定され、信号線l24と信号線l28,l213と
が接続される。フリップフロップ213の部分213cのビッ
トの内容或いはフリップフロップ212の内容の何れか一
方が“0"のときは、信号線l24と信号線l28,l213とは切
断される。
The port circuit 217 is connected to the diagnostic execution control unit 21 by a signal line l24.
1 and the arithmetic processor 5 via signal lines l28 and l213.
When the contents of the bit of the portion 213c of the flip-flop 213 input through the signal line l221 and the contents of the flip-flop 212 input through the signal line l218 are both "1", the connection state is set. The signal line l24 is connected to the signal lines l28 and l213. When either the bit content of the portion 213c of the flip-flop 213 or the content of the flip-flop 212 is "0", the signal line l24 and the signal lines l28 and l213 are disconnected.

フリップフロップ212は、信号線l214を介して診断実
行制御部211からセットまたはリセットされる1ビット
のフリップフロップである。
The flip-flop 212 is a 1-bit flip-flop that is set or reset by the diagnosis execution control unit 211 via the signal line l214.

フリップフロップ213は、部分213a,213b,213cから構
成される3ビットのフリップフロップで、主記憶装置3,
入出力処理装置4および演算プロセッサ5に対応する構
成制御レジスタでもある。フリップフロップ213は、信
号線l215,l216およびl217を介して診断実行制御部211か
らセットまたはリセットされ、その出力は前述したよう
にポート回路215,216および217に接続されると共に、第
1図には示していないが、記憶制御ユニット22内に送ら
れて、それぞれ信号線l222,l223およびl224の接続/切
断を制御するために使用される。
The flip-flop 213 is a 3-bit flip-flop composed of portions 213a, 213b, and 213c.
It is also a configuration control register corresponding to the input / output processing device 4 and the arithmetic processor 5. The flip-flop 213 is set or reset by the diagnostic execution control unit 211 via signal lines l215, l216 and l217, and its output is connected to the port circuits 215, 216 and 217 as described above, and is shown in FIG. However, they are sent to the storage control unit 22 and are used to control connection / disconnection of the signal lines l222, l223 and l224, respectively.

次に、診断パス中の障害発生報告割込信号の伝達経路
について説明する。
Next, the transmission path of the failure occurrence report interrupt signal in the diagnostic path will be described.

記憶制御ユニット22から送出された障害発生報告割込
信号は、信号線l210とポート回路214と信号線l21とを介
して診断実行制御部211に割込信号として入力されると
共に、信号線l210に接続された読み出し専用パスl230に
よりポート回路214をバイパスして診断実行制御部211に
入力される。このパスl230は文字通り読み出し専用パス
であり、診断実行制御部211は割込信号としては扱わな
い。
The failure occurrence report interrupt signal sent from the storage control unit 22 is input as an interrupt signal to the diagnosis execution control unit 211 via the signal line l210, the port circuit 214, and the signal line l21, and is also input to the signal line l210. The data is bypassed through the port circuit 214 by the connected read-only path l230 and input to the diagnosis execution control unit 211. This path l230 is literally a read-only path, and the diagnosis execution control unit 211 does not handle it as an interrupt signal.

同様に、主記憶装置3,入出力処理装置4および演算プ
ロセッサ5から送出された障害発生報告割込信号は、信
号線l211とポート回路215と信号線l22、信号線l212とポ
ート回路216と信号線l23、および信号線l213とポート回
路217と信号線l24とをそれぞれ介して診断実行制御部21
1に割込信号として入力されると共に、信号線l211,l21
2,l213に接続された読み出し専用パスl231,l232,l233に
よりポート回路215,216,217をバイパスして診断実行制
御部211に入力される。この読み出し専用パスl231,l23
2,l233による障害発生報告割込信号も診断実行制御部21
1は割込信号としては扱わない。
Similarly, the failure occurrence report interrupt signal sent from the main storage device 3, the input / output processing device 4, and the arithmetic processor 5 includes the signal line l211, the port circuit 215, the signal line l22, the signal line l212, the port circuit 216, and the signal The diagnostic execution control unit 21 is connected via the line l23, the signal line l213, the port circuit 217, and the signal line l24, respectively.
1 as an interrupt signal and signal lines l211, l21
The input is bypassed by the port circuits 215, 216, and 217 by the read-only paths l231, l232, and l233 connected to the diagnosis execution control unit 211. This read-only path l231, l23
Diagnosis execution control unit 21
1 is not treated as an interrupt signal.

診断実行制御部211では、各ポート回路214,215,216,2
17から信号線l21,l22,l23,l24を介して加わる障害発生
報告割込信号と診断実行制御部211自身の障害発生報告
割込信号とを論理オア的に合成した信号aと、各読み出
し専用パスl230,l231,l232,l233を介して加わる障害発
生報告割込信号との合計5つの信号を信号線l225中のそ
れぞれ異なる信号線に出力する。信号線l225上に送出さ
れた信号のうち診断実行制御部211で生成された信号a
は信号線l225′とポート回路13と信号線l11とを介して
プロセッサ実行制御部11に割込信号として入力されると
共に、信号線l225′に接続された読み出し専用パスl10
中の1本の信号線を介してプロセッサ実行制御部11に入
力される。また、信号線l225上に送出された残りの障害
発生報告割込信号は読み出し専用パスl10中のそれぞれ
異なる信号線を介してプロセッサ実行制御部11に入力さ
れる。このパスl10も文字通り読み出し専用パスであ
り、プロセッサ実行制御部11は割込信号としては扱わな
い。
In the diagnosis execution control unit 211, each port circuit 214, 215, 216, 2
A signal a, which is a logical OR combination of a fault report interrupt signal added from 17 via the signal lines l21, l22, l23, and l24 and the fault report interrupt signal of the diagnostic execution control unit 211 itself, and each read-only signal. A total of five signals including the failure report interrupt signal added via the paths l230, l231, l232, and l233 are output to different signal lines in the signal line l225. The signal a generated by the diagnostic execution control unit 211 among the signals transmitted on the signal line l225
Is input as an interrupt signal to the processor execution control unit 11 via the signal line l225 ', the port circuit 13, and the signal line l11, and the read-only path l10 connected to the signal line l225'.
The signal is input to the processor execution control unit 11 via one of the signal lines. Further, the remaining fault occurrence report interrupt signals transmitted on the signal line l225 are input to the processor execution control unit 11 via different signal lines in the read-only path 110. This path 110 is literally a read-only path, and the processor execution control unit 11 does not handle it as an interrupt signal.

本実施例は上述したような診断パス接続構造を採用し
ているため、診断プロセッサ1は、診断実行制御部211
を介してフリップフロップ212に“0"をセットしてポー
ト回路214〜217を全てオフにすることにより診断実行制
御部211と記憶制御ユニット22,主記憶装置3,入出力処理
装置4および演算プロセッサ5との間の診断パスを全て
無効化することができる。よって、この状態で診断パス
を介して診断実行制御部211をアクセスすれば、外乱に
よる影響を全く受けることがなくなり、記憶制御ユニッ
ト22に固定障害があって障害発生報告割込信号が出力さ
れていたとしても、診断プロセッサ1はそれによる割り
込みを受けることなく診断実行制御部211の初期設定処
理を実施することができる。なお、本実施例では、フリ
ップフロップ212の出力をポート回路214だけでなく他の
ポート回路215〜217にも入力しているが、それは全ての
ポート回路を一括してオフし得るようにするためであ
る。唯、他のポート回路215〜217はフリップフロップ21
3の内容によってオフにすることもできるので、フリッ
プフロップ212の出力をポート回路214だけに入力するよ
うにしても良い。
Since the present embodiment employs the diagnostic path connection structure as described above, the diagnostic processor 1
The diagnostic execution control unit 211 and the storage control unit 22, the main storage device 3, the input / output processing device 4, and the arithmetic processor 5 can be invalidated. Therefore, if the diagnosis execution control unit 211 is accessed via the diagnosis path in this state, the diagnosis execution control unit 211 is not affected at all by the disturbance, and the storage control unit 22 has a fixed failure and the failure occurrence report interrupt signal is output. Even if it does, the diagnostic processor 1 can execute the initial setting process of the diagnostic execution control unit 211 without receiving the interruption. In the present embodiment, the output of the flip-flop 212 is input not only to the port circuit 214 but also to the other port circuits 215 to 217, but this is so that all the port circuits can be turned off collectively. It is. Only the other port circuits 215 to 217 are flip-flop 21
Since it can be turned off depending on the content of 3, the output of the flip-flop 212 may be input only to the port circuit 214.

また、全てのポート回路13,214〜217をオフした状態
において、読み出し専用パスl230〜l233および読み出し
専用パスl10によってシステム制御装置2内の記憶制御
ユニット22,主記憶装置3,入出力処理装置4,演算プロセ
ッサ5に障害が発生しているか否かを認識することがで
きるので、記憶制御ユニット22や各装置3〜5の初期設
定処理を行う前に障害の発生の有無を判定し、障害が発
生している装置があれば初期設定処理を打ち切って無駄
な処理の実行を防止することができる。
Further, in a state where all the port circuits 13, 214 to 217 are turned off, the storage control unit 22, the main storage device 3, the input / output processing device 4, the arithmetic and logic unit 4 in the system controller 2 are controlled by the read only paths l230 to l233 and the read only path l10. Since it is possible to recognize whether or not a failure has occurred in the processor 5, it is determined whether or not a failure has occurred before performing the initialization processing of the storage control unit 22 and each of the devices 3 to 5. If there is any device, the initialization process can be terminated to prevent execution of useless processing.

以上本発明の実施例について説明したが、本発明は以
上の実施例にのみ限定されず、その他各種の付加変更が
可能である。被診断装置も例示した装置に限られず拡張
記憶装置等の他の装置も含めるようにしても良い。ま
た、システム制御装置内の被診断ユニットは記憶制御ユ
ニット1つでなく同種あるいは他の種類のユニットも含
めることが可能である。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various other modifications can be made. The device to be diagnosed is not limited to the illustrated device, but may include another device such as an extended storage device. Further, the unit to be diagnosed in the system controller may include not only one storage control unit but also a unit of the same type or another type.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明の情報処理システムにお
ける診断プロセッサと被診断装置との間の診断パス接続
構造によれば、システム制御装置内の出張制御部と被診
断ユニットとを接続する診断パス中に設けた第1のスイ
ッチ手段をオフ状態にすることにより、出張制御部に対
するシステム制御装置内の被診断ユニットからの外乱の
侵入を抑止することができる。従って、診断プロセッサ
は出張制御部だけを安全にアクセスすることができると
共に、診断プロセッサによる例えば出張制御部の初期設
定処理中に、固定障害等を起こしている被診断ユニット
から障害発生報告割込信号が診断プロセッサに伝達され
初期設定処理が中断されることを防止することができ
る。なお、システム制御装置に出張制御部と複数の被診
断ユニットとが含まれる場合、出張制御部と各被診断ユ
ニットとが1対1に診断パスで接続され、各診断パス中
に第1のスイッチ手段が設けられるものであり、これに
よってシステム制御装置内の各被診断ユニットの初期設
定処理を含む保守診断処理を分割して実行できる。
As described above, according to the diagnostic path connection structure between the diagnostic processor and the device to be diagnosed in the information processing system of the present invention, the diagnostic path connecting the business trip control unit and the unit to be diagnosed in the system control device is By turning off the first switch means provided in the system control device, it is possible to suppress the intrusion of disturbance from the unit to be diagnosed in the system control device into the business trip control unit. Therefore, the diagnostic processor can safely access only the business trip control unit, and a failure occurrence report interrupt signal is output from the diagnosed unit having a fixed fault or the like during the initialization process of the business trip control unit by the diagnostic processor. Is transmitted to the diagnostic processor and the initialization process can be prevented from being interrupted. When the system control device includes a business trip control unit and a plurality of units to be diagnosed, the business trip control unit and each of the units to be diagnosed are connected in a one-to-one diagnostic path, and a first switch is provided during each diagnostic path. Means are provided, so that the maintenance diagnosis processing including the initialization processing of each unit to be diagnosed in the system control device can be divided and executed.

また、システム制御装置内に設けた出張制御部と他の
被診断装置とを1対1に接続する各診断パス中に設けた
第3のスイッチ手段を、システム構成レジスタとしても
機能する第3の制御情報保持手段の内容だけでなく、第
1のスイッチ手段を制御する第1の制御情報保持手段の
内容で制御することにより、第1の制御情報保持手段の
内容によって、出張制御部に接続される全ての被診断ユ
ニットおよび被診断装置との間の診断パスを一括して無
効化することができる。
Further, a third switch means provided in each diagnostic path connecting the business trip control unit provided in the system control apparatus and another device to be diagnosed on a one-to-one basis is a third switch functioning as a system configuration register. By controlling not only the contents of the control information holding means but also the contents of the first control information holding means for controlling the first switch means, the content of the first control information holding means is connected to the business trip control unit. Diagnostic paths between all of the units to be diagnosed and the devices to be diagnosed can be invalidated collectively.

更に、第1の読み出し専用パスおよび第2の読み出し
専用パスによって、診断プロセッサは各診断パスを無効
化した状態で各被診断ユニットおよび各被診断装置から
の障害発生報告割込信号の状態を読み取ることが可能と
なる。よって、例えば被診断ユニットや被診断装置の初
期設定処理を実行するのに先立って各被診断ユニットや
各被診断装置の障害の有無を調べて無駄な初期設定処理
の実行を省略するといった効率的な運用が可能となる。
Further, the first read-only path and the second read-only path allow the diagnostic processor to read the status of the fault occurrence report interrupt signal from each unit to be diagnosed and each device to be diagnosed with each diagnostic path being invalidated. It becomes possible. Therefore, for example, prior to executing the initial setting process of the unit to be diagnosed or the device to be diagnosed, the existence of a failure of each unit to be diagnosed or each device to be diagnosed is checked, and the execution of useless initial setting process is omitted. Operation becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の構成図および、 第2図は従来の診断パス接続構造の説明図である。 図において、 1……診断プロセッサ 2……システム制御装置 3……主記憶装置 4……入出力処理装置 5……演算プロセッサ 11……プロセッサ実行制御部 12……第2の制御情報保持手段を構成するフリップフロ
ップ 13……第2のスイッチ手段を構成するポート回路 21……装置診断制御ユニット 22……記憶制御ユニット 211……診断実行制御部 212……第1の制御情報保持手段を構成するフリップフ
ロップ 213……第3の制御情報保持手段を構成するフリップフ
ロップ 214……第1のスイッチ手段を構成するポート回路 215〜217……第3のスイッチ手段を構成するポート回路 l21,l25,l210……第1の診断パスを構成する信号線 l11,l14,l225′……第2の診断パスを構成する信号線 l22,l26,l221,l23,l27,l212,l24,l28,l213……第3の診
断パスを構成する信号線
FIG. 1 is a configuration diagram of one embodiment of the present invention, and FIG. 2 is an explanatory diagram of a conventional diagnostic path connection structure. In the drawing, 1... Diagnostic processor 2... System control device 3... Main storage device 4... Input / output processing device 5 ... arithmetic processor 11 ... processor execution control unit 12. Flip-flop to be configured 13 Port circuit configuring second switch means 21 Device diagnostic control unit 22 Storage control unit 211 Diagnosis execution control unit 212 Configured first control information holding means Flip-flop 213... Flip-flop 214 forming third control information holding means. Port circuits 215 to 217 forming first switch means. Port circuits l21, l25, and L210 forming third switch means. ... Signal lines l11, l14, l225 ′ constituting a first diagnostic path. Signal lines l22, l26, l221, l23, l27, l212, l24, l28, l213 constituting a second diagnostic path. Signal lines that make up the three diagnostic paths

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】システム制御装置の内部に診断プロセッサ
の出張制御部を設け、該出張制御部と診断プロセッサと
を診断パスで接続すると共に、前記出張制御部と前記シ
ステム制御装置内の被診断ユニットおよび主記憶装置等
の他の被診断装置とを1対1に診断パスで接続した情報
処理システムにおいて、 第1の制御情報を保持する第1の制御情報保持手段と、 前記システム制御装置内の被診断ユニットと前記出張制
御部とを1対1に接続する診断パス中に設けられ、前記
保持された第1の制御情報に応じてオン,オフする第1
のスイッチ手段と、 第2の制御情報を保持する第2の制御情報保持手段と、 前記診断プロセッサと前記出張制御部とを接続する診断
パス中に設けられ、前記保持された第2の制御情報に応
じてオン,オフする第2のスイッチ手段と、 第3の制御情報を保持する第3の制御情報保持手段と、 前記出張制御部と前記他の被診断装置とを1対1に接続
する診断パス中に設けられ、前記保持された第1の制御
情報および第3の制御情報に応じてオン,オフする第3
のスイッチ手段とを具備したことを特徴とする情報処理
システムにおける診断プロセッサと被診断装置との間の
診断パス接続構造。
1. A trip controller for a diagnostic processor is provided inside a system controller, the trip controller and the diagnostic processor are connected by a diagnostic path, and the trip controller and a unit to be diagnosed in the system controller are provided. A first control information holding unit for holding first control information, wherein the first control information holding unit holds first control information; A first, which is provided in a diagnostic path connecting the unit to be diagnosed and the business trip control unit on a one-to-one basis, and which is turned on and off in accordance with the held first control information.
Switch means; second control information holding means for holding second control information; and a second control information provided in a diagnostic path connecting the diagnostic processor and the business trip control unit. Second switching means for turning on and off according to the following, third control information holding means for holding third control information, and one-to-one connection between the business trip control unit and the another device to be diagnosed. A third switch provided in the diagnosis path and turned on and off according to the held first control information and third control information.
A diagnostic path connection structure between a diagnostic processor and a device to be diagnosed in an information processing system, comprising:
【請求項2】前記出張制御部に1対1に接続された診断
パスを介して前記システム制御装置内の被診断ユニット
および前記他の被診断装置から送出される障害発生報告
割込信号を前記第1および第3のスイッチ手段をバイパ
スして前記出張制御部に供給する第1の読み出し専用パ
スと、 前記診断プロセッサに接続された診断パスを介して前記
出張制御部から送出される障害発生報告割込信号と前記
第1の読み出し専用パス上の障害発生報告割込信号とを
前記第2のスイッチ手段をバイパスして前記診断プロセ
ッサに供給する第2の読み出し専用パスとを備えた請求
項1記載の情報処理システムにおける診断プロセッサと
被診断装置との間の診断パス接続構造。
2. A fault occurrence report interrupt signal transmitted from a unit to be diagnosed in the system control device and another device to be diagnosed via a diagnostic path connected one-to-one to the business trip control unit. A first read-only path for bypassing first and third switch means and supplied to the business trip control unit; and a fault occurrence report sent from the business trip control unit via a diagnostic path connected to the diagnostic processor. 2. A second read-only path for supplying an interrupt signal and a failure occurrence report interrupt signal on the first read-only path to the diagnostic processor by bypassing the second switch means. A diagnostic path connection structure between a diagnostic processor and a device to be diagnosed in the information processing system described in the above.
JP2140324A 1990-05-30 1990-05-30 Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system Expired - Lifetime JP2630019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2140324A JP2630019B2 (en) 1990-05-30 1990-05-30 Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2140324A JP2630019B2 (en) 1990-05-30 1990-05-30 Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system

Publications (2)

Publication Number Publication Date
JPH0433131A JPH0433131A (en) 1992-02-04
JP2630019B2 true JP2630019B2 (en) 1997-07-16

Family

ID=15266171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2140324A Expired - Lifetime JP2630019B2 (en) 1990-05-30 1990-05-30 Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system

Country Status (1)

Country Link
JP (1) JP2630019B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001278689A1 (en) 2000-08-04 2002-02-18 Showa Denko K K Integrated heat exchanger

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185526A (en) * 1981-05-11 1982-11-15 Nec Corp Data transfer device

Also Published As

Publication number Publication date
JPH0433131A (en) 1992-02-04

Similar Documents

Publication Publication Date Title
JP2886856B2 (en) Redundant bus connection method
US4237534A (en) Bus arbiter
CA1158737A (en) Shared synchronous memory multiprocessing arrangement
US4631661A (en) Fail-safe data processing system
JP2630019B2 (en) Diagnostic path connection structure between diagnostic processor and device under diagnosis in information processing system
JP4230147B2 (en) Programmable controller system and reset control method for programmable controller system
KR0137020B1 (en) Method for unblocking a multibus multiprocessor system
JPS638493B2 (en)
JPH11259195A (en) Bus noise prevention circuit
JPS63113701A (en) Method and mechanism for switching to independent backup mode for controlling digital computer
KR100214122B1 (en) Communication system with dual structure capable of prohibiting the dataon\\ on communication between processors
JPH05307491A (en) Method and device for switching multiplexing processor
JPS593775B2 (en) Bus request processing unit
JPH04263333A (en) Memory duplication system
JPS61101868A (en) Masking system of mutual interruption for duplex processor
JPS638500B2 (en)
JPH03233744A (en) Stand-by system route test system
JPH03163657A (en) Multi-processor system
KR970002883B1 (en) Method for requiring the right of possession of common bus in a multi-processor
JPS6113627B2 (en)
JPS60134352A (en) Duplex bus control device
JPS615363A (en) Controller of shared memory
JPS584365B2 (en) Reset control system
GB1578205A (en) Communication between units in a multiprocessor system
JPH09297637A (en) Plural-power supply processor