JP2629633B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2629633B2
JP2629633B2 JP7030498A JP3049895A JP2629633B2 JP 2629633 B2 JP2629633 B2 JP 2629633B2 JP 7030498 A JP7030498 A JP 7030498A JP 3049895 A JP3049895 A JP 3049895A JP 2629633 B2 JP2629633 B2 JP 2629633B2
Authority
JP
Japan
Prior art keywords
lead
bonding
semiconductor device
olb
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7030498A
Other languages
Japanese (ja)
Other versions
JPH08227962A (en
Inventor
力 山下
清孝 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7030498A priority Critical patent/JP2629633B2/en
Publication of JPH08227962A publication Critical patent/JPH08227962A/en
Application granted granted Critical
Publication of JP2629633B2 publication Critical patent/JP2629633B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にフィルムキャリア半導体装置及びその
製造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a film carrier semiconductor device and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】近年、集積回路素子（以下では、ＩＣ素
子と称す）の高集積化、多機能化に伴って入出力端子の
多端子化とＩＣ素子の電極の狭ピッチ化が進んでいる。
例えば６〜１２ｍｍ平方のＩＣ素子に約３００〜６００
ピンの入出力端子を有するものもある。一般的なワイヤ
ーボンディング法では、使用されるリードフレームのイ
ンナーリードピッチが最少でも２００μｍ程度のため、
ＩＣ素子が小さくかつ入出力端子の数が多い場合、ボン
ディングワイヤーの長さが例えば６〜１０ｍｍと長くな
ってしまい、製造が困難になっている。そこで、フィル
ムキャリア半導体装置（以下では、ＴＡＢ型半導体装置
或いは単にＴＡＢと称す）のリードのアウターリードボ
ンディング部をリードフレームのインナーリードのボン
ディングパッドに接着して構成した半導体装置が注目さ
れている。一般的には、このようなＴＡＢ型半導体装置
は、クアッドフラットパッケージ（ＱＦＰ）で構成され
るので、以下ではＴＡＢｉｎＱＦＰ型半導体装置と呼
ぶ。このＴＡＢｉｎＱＦＰ型半導体装置では、ＴＡＢの
アウターリードボンディング部をリードフレームのイン
ナーリードのボンディングパッドに接続する、いわゆる
アウターリードボンディングを一括ボンディング法で行
っているので、ワイヤーボンディング法による半導体装
置と比較して、量産性が優れている等の利点を有してい
る。2. Description of the Related Art In recent years, as integrated circuits (hereinafter referred to as IC elements) have become highly integrated and multifunctional, the number of input / output terminals has been increased and the pitch of electrodes of the IC elements has been reduced. .
For example, about 300 to 600 for an IC element of 6 to 12 mm square
Some have pin input / output terminals. In a general wire bonding method, since the inner lead pitch of the lead frame used is at least about 200 μm,
When the IC element is small and the number of input / output terminals is large, the length of the bonding wire becomes long, for example, 6 to 10 mm, which makes manufacture difficult. Therefore, a semiconductor device in which an outer lead bonding portion of a lead of a film carrier semiconductor device (hereinafter, referred to as a TAB type semiconductor device or simply referred to as a TAB) is bonded to a bonding pad of an inner lead of a lead frame has been receiving attention. Generally, such a TAB type semiconductor device is constituted by a quad flat package (QFP), and is hereinafter referred to as a TABin QFP type semiconductor device. In this TABinQFP type semiconductor device, the outer lead bonding portion of the TAB is connected to the bonding pad of the inner lead of the lead frame, that is, the so-called outer lead bonding is performed by a batch bonding method. It has advantages such as excellent mass productivity.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、従来の
ＴＡＢｉｎＱＦＰ型半導体装置のアウターリードボンデ
ィングは、熱圧着法や共晶法を利用しているため、ＴＡ
Ｂのアウターリードボンディング部には金（Ａｕ）、す
ず（Ｓｎ）、半田（Ｐｂ／Ｓｎ）等のメッキが必要とな
るという問題がある。またリードフレームのインナーリ
ードの表面にも、金（Ａｕ）、すず（Ｓｎ）、半田（Ｐ
ｂ／Ｓｎ）等のメッキ層が必要となる。したがって、Ｔ
ＡＢのリードをパッケージの外部に引き出しアウターリ
ードとして使用する半導体装置、すなわちＴＡＢ単体で
パッケージを構成する場合と比較するとインナーリード
表面部にメッキが施されたリードフレームや上述のアウ
ターリードボンディング工程が追加されるので、製造コ
ストが約１．５〜２倍に高くなるという問題があった。However, since the outer lead bonding of the conventional TABinQFP type semiconductor device uses the thermocompression bonding method or the eutectic method, the TAB QFP type semiconductor device uses the TA bonding method.
There is a problem that the outer lead bonding portion B needs plating with gold (Au), tin (Sn), solder (Pb / Sn), or the like. Gold (Au), tin (Sn), and solder (P) are also applied to the surface of the inner lead of the lead frame.
b / Sn) or the like. Therefore, T
A semiconductor device in which AB leads are pulled out of the package and used as outer leads, that is, a lead frame in which the inner lead surface is plated and an outer lead bonding step described above are added as compared with the case where the package is composed of TAB alone. Therefore, there is a problem that the manufacturing cost is increased about 1.5 to 2 times.

【０００４】またＴＡＢ単体でパッケージを構成したと
きに生じやすいアウターリード折損を防止するための方
法が、特開平2-283043号公報に記載されている。図７に
示されるように、ＴＡＢのフィルム３３のデバイスホー
ル内に半導体チップ３０を位置させ、インナーリード３
１と半導体チップ３０とを接続する。さらに、インナー
リード１上にリードフレームのアウターリード３２の先
端部が一部重なるように整合させた後で、インナーリー
ド３１とアウターリード３２とを溶接又は半田づけなど
の接合手段で接合するというものである。このようにす
ると、樹脂封止後に、樹脂封止部３３から突出するアウ
ターリード３２は強度を有して曲がりにくいものとな
り、折損も生じなくなるというものである。しかしなが
ら、インナーリード３１とアウターリード３２とを具体
的にどのようにして接合するのかまた接合されてどのよ
うな構造となっているのかは記載されていない。半田づ
けなどの接合手段については、インナーリードの表面は
金やすず等のメッキを施し、アウターリードの表面は銀
や半田等のメッキを施すことにより、熱圧着法や共晶法
の利用が考えられる。しかしながら、溶接などの接合手
段を使用する場合は、具体的な方法が明記されていない
ので、アウターリード３２及びインナーリード３１の表
面処理方法や溶接の種類・方法が不明である。このた
め、実際に適用できる接合手段であるかどうか十分に検
討されているとはいえない。A method for preventing breakage of the outer lead, which tends to occur when a package is constituted by a single TAB, is described in Japanese Patent Application Laid-Open No. 2-283043. As shown in FIG. 7, the semiconductor chip 30 is positioned in the device hole of the TAB film 33,
1 and the semiconductor chip 30 are connected. Further, after the leading ends of the outer leads 32 of the lead frame are aligned so as to partially overlap the inner leads 1, the inner leads 31 and the outer leads 32 are joined by joining means such as welding or soldering. It is. By doing so, the outer leads 32 projecting from the resin sealing portion 33 after resin sealing have strength and are hard to bend, and breakage does not occur. However, it does not specifically describe how the inner lead 31 and the outer lead 32 are joined and what kind of structure they are joined. For the joining means such as soldering, the surface of the inner lead is plated with gold or tin, and the surface of the outer lead is plated with silver or solder. Can be However, when a joining method such as welding is used, a specific method is not specified, and the surface treatment method of the outer lead 32 and the inner lead 31 and the type and method of welding are unknown. For this reason, it cannot be said that it has been sufficiently examined whether or not the joining means can be actually applied.

【０００５】したがって本発明の目的は、量産性に優れ
製造コストが安価で、しかも固着強度に優れたフィルム
キャリア半導体装置及びその製造方法を提供することに
ある。Accordingly, it is an object of the present invention to provide a film carrier semiconductor device which is excellent in mass productivity, inexpensive in manufacturing cost, and excellent in fixing strength, and a method for manufacturing the same.

【０００６】[0006]

【課題を解決するための手段】本発明の半導体装置は、
フィルムキャリア半導体装置のアウターリードボンディ
ングリードをリード上にアウターリードボンディングを
行い構成される半導体装置において、前記リード上のア
ウターリードボンディング部分にはメッキ処理が施され
ていないことを特徴とする。According to the present invention, there is provided a semiconductor device comprising:
An outer lead bonding portion of a film carrier semiconductor device is formed by performing outer lead bonding on a lead, wherein an outer lead bonding portion on the lead is not plated.

【０００７】本発明の半導体装置の製造方法は、集積回
路素子から引き出されたリードであってインナーリード
部及びアウターリード部を有するリードを備えた半導体
装置の製造方法において、前記インナーリード部の先端
部とメッキ処理が施されていない前記アウターリード部
の先端部とを溶接する工程を有することを特徴とする。According to a method of manufacturing a semiconductor device of the present invention, there is provided a method of manufacturing a semiconductor device including a lead drawn from an integrated circuit element and having a lead having an inner lead portion and an outer lead portion. A step of welding the portion and a tip portion of the outer lead portion that has not been plated.

【０００８】[0008]

【作用】溶接では接着される物同士の表面が溶けて一体
化し接着されるので、インナーリード部の先端部とメッ
キ処理が施されていないアウターリード部の先端部と
は、溶接によって強固に接着される。したがって、アウ
ターリード部にはメッキ処理が必要なくなり、しかもイ
ンナーリード部とアウターリード部とは強固に接着され
る。[Function] Since the surfaces of the objects to be bonded are melted and united by welding, the front ends of the inner leads and the unleaded outer leads are firmly bonded by welding. Is done. Therefore, plating is not required for the outer lead portion, and the inner lead portion and the outer lead portion are firmly bonded.

【０００９】[0009]

【実施例】次に本発明の実施例について、図面を参照し
て説明する。Next, an embodiment of the present invention will be described with reference to the drawings.

【００１０】図１は本発明の第１の実施例のＴＡＢｉｎ
ＱＦＰ型半導体装置の断面図である。本発明の第１の実
施例の半導体装置では、集積回路素子（ＩＣ素子）１上
の電極２に接続され、ＩＣ素子１から引き出されたリー
ドはインナーリード部とアウターリード部とから構成さ
れている。インナーリード部は、ＴＡＢのリードから切
り離されて構成されており、インナーリードボンディン
グ部１２（以下では、ＩＬＢ部１２と称す）、インナー
リードボンディングリード３（以下では、ＩＬＢリード
３と称す）、アウターリードボンディングリード４（以
下では、ＯＬＢリード４と称す）及びアウターリードボ
ンディング部１１（以下では、ＯＬＢ部１１と称す）か
ら構成されている。アウターリード部は、リードフレー
ムから切り離されて構成されており、インナーリード５
とアウターリード６から構成されている。ＩＣ素子１上
の電極２には、ＩＬＢリード３の先端部であるＩＬＢ部
１２が接続されている。ＯＬＢリード４は、アウターリ
ード部のインナーリード５のボンディングパッドに接続
されている。さらに、樹脂１０により封入され構成され
ている。ここでインナーリード５のアウターリードボン
ディングされる表面は、金、すず、銀又は半田等のメッ
キ層が形成されていない点で、図７に示された従来の半
導体装置と異なっている。図示していないが、ＴＡＢの
リードのＩＬＢリード３及びＯＬＢリード４には、金、
すず等のメッキ層が形成されている。ここで、このメッ
キ層を形成せず、例えば、銅等素材のままでもよい。ま
た、リードフレームの素材としては、銅系合金や鉄−ニ
ッケル系合金でもよい。FIG. 1 shows a TABin according to a first embodiment of the present invention.
It is sectional drawing of a QFP type semiconductor device. In the semiconductor device according to the first embodiment of the present invention, the leads connected to the electrodes 2 on the integrated circuit element (IC element) 1 and drawn out of the IC element 1 are composed of an inner lead part and an outer lead part. I have. The inner lead portion is configured to be separated from the TAB lead, and includes an inner lead bonding portion 12 (hereinafter, referred to as an ILB portion 12), an inner lead bonding lead 3 (hereinafter, referred to as an ILB lead 3), and an outer. It comprises a lead bonding lead 4 (hereinafter, referred to as an OLB lead 4) and an outer lead bonding section 11 (hereinafter, referred to as an OLB section 11). The outer lead portion is configured to be separated from the lead frame, and the inner lead 5
And an outer lead 6. The electrode 2 on the IC element 1 is connected to an ILB portion 12 which is the tip of the ILB lead 3. The OLB lead 4 is connected to a bonding pad of the inner lead 5 of the outer lead. Further, it is sealed with a resin 10. Here, the surface of the inner lead 5 to be subjected to the outer lead bonding is different from the conventional semiconductor device shown in FIG. 7 in that a plating layer of gold, tin, silver, solder or the like is not formed. Although not shown, gold and gold are used for the ILB lead 3 and the OLB lead 4 of the TAB lead.
A plating layer such as tin is formed. Here, a material such as copper may be used without forming the plating layer. Further, as a material of the lead frame, a copper alloy or an iron-nickel alloy may be used.

【００１１】この第１の実施例の半導体装置では、ＴＡ
Ｂのリードから形成されたインナーリード部とリードフ
レームのリードから形成されたアウターリード部とは溶
接されて接続されているので、強固に固着しているか
ら、いわゆるオープン不良が発生しにくくなり、電気的
機械的に安定したパッケージ構造を得ることができる。
さらに、インナーリード５表面にはメッキ層が必要ない
ので、低コストのＴＡＢｉｎＱＦＰ半導体装置を得るこ
とができる。In the semiconductor device of the first embodiment, TA
Since the inner lead portion formed from the lead of B and the outer lead portion formed from the lead of the lead frame are welded and connected, they are firmly fixed, so that a so-called open defect hardly occurs, An electrically and mechanically stable package structure can be obtained.
Further, since a plating layer is not required on the surface of the inner lead 5, a low-cost TABinQFP semiconductor device can be obtained.

【００１２】次に本発明の第１の実施例の半導体装置の
製造方法を、図面を参照して説明する。図２は本発明の
第１の実施例の半導体装置の製造工程順の平面図であ
り、図３は、図２（ｂ）のＸ−Ｘ線に沿った製造工程順
の断面図である。Next, a method of manufacturing a semiconductor device according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a plan view of the semiconductor device according to the first embodiment of the present invention in the order of manufacturing steps, and FIG. 3 is a cross-sectional view of the semiconductor device of FIG. 2B along the line XX.

【００１３】ＴＡＢテープは、一般的に２層構造又は３
層構造となっているが、ここでは３層構造のＴＡＢテー
プの場合について説明する。図２（ａ）に示されるよう
に、ポリイミド等のような絶縁フィルムキャリアテープ
１３に、搬送及び位置決め用のスプロケットホール１
４、ＩＣ素子１が入るデバイスホール１５、及びデバイ
スホール１５の周囲に４つのアウターリードボンディン
グホール１６（以下では、ＯＬＢホール１６と称す）を
それぞれ形成する。デバイスホール１５とＯＬＢホール
１６との間の絶縁フィルムキャリアテープ１３はサスペ
ンダー９となる。さらに、絶縁フィルム１３上に銅等の
金属箔を接着し、これをエッチングして所望の形状の複
数のリードを形成する。この明細書では、フィルムキャ
リアテープに形成されたこのリードをＴＡＢのリードと
呼ぶことにする。ＴＡＢのリードの表面には、金、すず
等のメッキ層が形成されるが、メッキ層を形成しない
で、例えば、銅等素材のままでもよい。本発明では、こ
のリードのうち、サスペンダー９に接着されている部分
より外側の部分を、ＯＬＢリード４と呼ぶことにする。
ＯＬＢリード４の先端には、電気選別のためのパッド１
７が形成されている。本発明では、リードのうち、サス
ペンダー９に接着されている部分よりデバイスホール１
５側に突き出している方を、ＩＬＢリード３と呼ぶこと
にする。さらに、ＩＬＢリード３の先端部分をインナー
リードボンディング部１２（ＩＬＢ部１２）と呼ぶこと
にする。ＩＬＢ部１２は、ＩＣ素子１に形成されている
電極に接続される。電極２が、ＩＣ素子１の金属電極表
面に形成された金等のバンプの場合は、ギャング方式の
熱圧着法等を使用する。電極２がアルミ等のパッドで形
成されている場合は、例えば、超音波併用のシングルポ
イントインナーリードボンディング法等を使用する。こ
のようにして、ＴＡＢのリードのＩＬＢ部１２とＩＣ素
子１の電極２とを接続する、いわゆるインナーリードボ
ンディングを行う。この後で、パッド１７に外部から電
気接続を行って、絶縁フィルムキャリアテープ１３に形
成されたＩＣ素子１に対して、それぞれ電気選別やＢＴ
試験が行われる。その後、金型を用いて、ＯＬＢホール
１６の位置でＯＬＢリード４が切断され、隣接するＯＬ
Ｂホール１６間のキャリアテープ１３が切断され、ＩＣ
素子１、ＴＡＢのリード及びサスペンダー９等からなる
ＴＡＢ型半導体装置がキャリアテープ１３から分離され
る。リードの数が多い多数ピンの場合、複数のリードに
接着されたサスペンダー９を残すことによって、リード
のばらけを防止することができる。[0013] TAB tapes generally have a two-layer structure or a three-layer structure.
Although it has a layer structure, a case of a TAB tape having a three-layer structure will be described here. As shown in FIG. 2A, a sprocket hole 1 for transport and positioning is placed on an insulating film carrier tape 13 such as polyimide.
4. A device hole 15 into which the IC element 1 enters, and four outer lead bonding holes 16 (hereinafter, referred to as OLB holes 16) are formed around the device hole 15. The insulating film carrier tape 13 between the device hole 15 and the OLB hole 16 becomes the suspender 9. Further, a metal foil such as copper is adhered on the insulating film 13 and is etched to form a plurality of leads having a desired shape. In this specification, these leads formed on the film carrier tape will be referred to as TAB leads. A plating layer of gold, tin, or the like is formed on the surface of the TAB lead, but the plating layer may not be formed, and a material such as copper may be used. In the present invention, a portion of the lead outside the portion adhered to the suspender 9 is referred to as an OLB lead 4.
At the tip of the OLB lead 4, a pad 1 for electrical sorting is provided.
7 are formed. In the present invention, the device hole 1 is separated from the portion of the lead adhered to the suspender 9.
The one protruding toward the fifth side is called an ILB lead 3. Further, the tip portion of the ILB lead 3 is referred to as an inner lead bonding portion 12 (ILB portion 12). The ILB unit 12 is connected to an electrode formed on the IC element 1. When the electrode 2 is a bump made of gold or the like formed on the surface of the metal electrode of the IC element 1, a gang type thermocompression bonding method or the like is used. When the electrode 2 is formed of a pad made of aluminum or the like, for example, a single point inner lead bonding method using ultrasonic waves is used. In this way, so-called inner lead bonding for connecting the ILB portion 12 of the TAB lead and the electrode 2 of the IC element 1 is performed. Thereafter, an electrical connection is made to the pads 17 from the outside, and the IC elements 1 formed on the insulating film carrier tape 13 are subjected to electrical selection and BT respectively.
The test is performed. Thereafter, the OLB lead 4 is cut at the position of the OLB hole 16 using a mold, and the adjacent OLB lead 4 is cut.
Carrier tape 13 between B holes 16 is cut, and IC
The TAB type semiconductor device including the element 1, the TAB lead, the suspender 9 and the like is separated from the carrier tape 13. In the case of a large number of pins having a large number of leads, the suspension of the suspenders 9 adhered to the plurality of leads can prevent the leads from scattering.

【００１４】次に、ＴＡＢのリードは、折り曲げられ成
形される。図３（ａ）に示されるように、リードのうち
サスペンダー９に接着されている部分とＩＬＢリード３
との間、ＩＬＢリード３とＩＬＢ部１２との間、及びリ
ードのうちサスペンダー９に接着されている部分とＯＬ
Ｂリード４との間がそれぞれ折り曲げられている。ＯＬ
Ｂリード４はその先端部分も折り曲げられ、アウターリ
ードボンディング部１１（ＯＬＢ部１１）が形成され
る。このような、成形を行うことによって、ＩＬＢ部１
２とＯＬＢ部１１とは、実質的に同じ高さに維持され、
サスペンダー９に接着している部分のＴＡＢのリード
は、ＩＬＢ部１２とＯＬＢ部１１よりも上方に維持され
た形状となる。封止樹脂の熱膨張係数は、リードの熱膨
張係数より大きいため、封止樹脂とリードとの間に経時
変化によって隙間が生じやすくなる。リードを上述した
ように曲げ、リードに余裕を持たせた状態で樹脂封止を
行うことによって、この問題を解決することができる。Next, the TAB lead is bent and formed. As shown in FIG. 3A, a portion of the lead adhered to the suspender 9 and the ILB lead 3
, Between the ILB lead 3 and the ILB portion 12, and between the portion of the lead adhered to the suspender 9 and the OL.
The space between each of the B leads 4 is bent. OL
The B-lead 4 is also bent at its tip to form an outer lead bonding portion 11 (OLB portion 11). By performing such molding, the ILB part 1 is formed.
2 and OLB portion 11 are maintained at substantially the same height,
The TAB lead in a portion adhered to the suspender 9 has a shape maintained above the ILB portion 12 and the OLB portion 11. Since the thermal expansion coefficient of the sealing resin is larger than the thermal expansion coefficient of the lead, a gap is easily generated between the sealing resin and the lead due to a change with time. This problem can be solved by bending the lead as described above and performing resin sealing with the lead having a margin.

【００１５】次に図２（ｂ）に示されるように、ＴＡＢ
のＩＣ素子１がリードフレーム１８のアイランド７に搭
載される。リードフレーム１８の素材は、銅系合金や鉄
−ニッケル系合金などを用いる。リードフレーム１８の
アイランド７は、図４（ａ）に断面図で示されるとお
り、あらかじめリードフレーム２３のリード部分よりも
低い位置まで押し下げられている。次に、ＴＡＢのＩＣ
素子１及びサスペンダー９が真空吸着されてこのアイラ
ンド７上方に搬送され、銀ペースト等の接着剤８が塗布
されたアイランド７上に、ＩＣ素子１の裏面が接着され
る。ここでＩＣ素子１は、ＴＡＢのリードのＯＬＢ部１
１がそれぞれリードフレームのインナーリード５の上方
にそれぞれ位置するように、アイランド７に固定され
る。Next, as shown in FIG.
Is mounted on the island 7 of the lead frame 18. As a material of the lead frame 18, a copper alloy, an iron-nickel alloy, or the like is used. 4A, the island 7 of the lead frame 18 has been pushed down to a position lower than the lead portion of the lead frame 23 in advance. Next, TAB IC
The element 1 and the suspender 9 are vacuum-adsorbed and conveyed above the island 7, and the back surface of the IC element 1 is bonded to the island 7 on which the adhesive 8 such as silver paste is applied. Here, the IC element 1 is the OLB part 1 of the TAB lead.
1 are fixed to the island 7 so that each of them is located above the inner lead 5 of the lead frame.

【００１６】次に、ＯＬＢリード４のＯＬＢ１１部とリ
ードフレームのインナーリード５との接続、いわゆるア
ウターリードボンディングを行う。本実施例では、溶接
することによって、アウターリードボンディングを行
う。まず、図３（ｂ）に示されるように、ギャング用ア
ウターリードボンディングツール１９、２０及び電気抵
抗用電源２１を配置する。図４はアウターリードボンデ
ィングツール１９、２０の斜視図である。このアウター
リードボンディングツール１９、２０は、複数のリード
を一括して溶接できるように、環状の溶接用電極部２
２、２３をそれぞれ有している。この環状の溶接用電極
部２２、２３の間に、溶接されるＯＬＢリード４のＯＬ
Ｂ部１１とリードフレーム１８のインナーリード５とが
挟まれ固定される。ＩＣ素子１、サスペンダー９やアイ
ランド７等は溶接用電極２２、２３の内側の中空部２
４、２５で保持される。溶接用電極部２２、２３の表面
は平坦となっており、溶接される部分に対して均等に荷
重をかけることができるので、リードが荷重集中によっ
て切断されるのを防止することができる。図３（ｂ）に
示されるように、溶接される部分に対して圧力Ｐを印加
後電流Ｉを流すことにより、ＯＬＢリード４のＯＬＢ部
１１とリードフレーム１８のインナーリード５とをジュ
ール熱により溶接する。このような溶接法は、電気抵抗
溶接法と呼ばれ、溶接する金属自体が有する電気抵抗及
び境界部分の接触抵抗を利用して、電流Ｉを通じたとき
にこれら抵抗で発生するジュール熱で、圧力Ｐが加えら
れた状態の金属同士を溶接する方法である。電気抵抗溶
接法には突合せ溶接と重ね溶接があり、一般的には重ね
溶接が多く使用されている。本発明の溶接法はこの重ね
溶接を応用したものである。Next, the connection between the OLB 11 of the OLB lead 4 and the inner lead 5 of the lead frame, that is, so-called outer lead bonding is performed. In the present embodiment, outer lead bonding is performed by welding. First, as shown in FIG. 3B, the outer lead bonding tools 19 and 20 for gangs and the power supply 21 for electric resistance are arranged. FIG. 4 is a perspective view of the outer lead bonding tools 19 and 20. The outer lead bonding tools 19 and 20 are provided with an annular welding electrode portion 2 so that a plurality of leads can be welded together.
2 and 23 respectively. The OL of the OLB lead 4 to be welded between the annular welding electrode portions 22 and 23
The B portion 11 and the inner lead 5 of the lead frame 18 are sandwiched and fixed. The IC element 1, the suspenders 9, the islands 7, and the like are provided in the hollow portions 2 inside the welding electrodes 22 and 23.
4 and 25 are held. The surfaces of the welding electrode portions 22 and 23 are flat, and a load can be evenly applied to a portion to be welded. Therefore, it is possible to prevent the lead from being cut due to concentration of the load. As shown in FIG. 3B, by applying a pressure P to the portion to be welded and flowing a current I, the OLB portion 11 of the OLB lead 4 and the inner lead 5 of the lead frame 18 are heated by Joule heat. Weld. Such a welding method is called an electric resistance welding method, and utilizes the electric resistance of the metal to be welded itself and the contact resistance of the boundary portion to generate Joule heat generated by these resistances when an electric current I is passed. This is a method of welding metals to which P has been added. Electric resistance welding includes butt welding and lap welding, and lap welding is generally used in many cases. The welding method of the present invention is an application of this lap welding.

【００１７】前述のとおり、電流を流すことにより生じ
るジュール熱にて溶接する方法であるので、リードフレ
ーム１８のインナーリード５の表面部には銀等のメッキ
層を設けなくてもまたＴＡＢのリードのＯＬＢ部１１の
表面部にも金、すず等のメッキ層を設けなくても、一
括、いわゆるギャング方式にて、アウターリードボンデ
ィング作業を完了することができる。具体的には、アウ
ターリードボンディングツール１９、２０を例えばモリ
ブデン（Ｍｏ）で作成する。例えば、ＯＬＢリード４の
リードピッチが０．３５ｍｍ、ＯＬＢリード４のリード
幅が０．０６５ｍｍ、ＯＬＢリード４の数が２４０ピン
の場合、アウターリードボンディングの条件は圧力Ｐ＝
４０〜５０Ｋｇ、電流Ｉ＝７，０００〜１０，０００
Ａ、通電時間ｔ＝１〜１．５秒の溶接で、良好なアウタ
ーリードボンディング接続を得ることができた。As described above, since welding is performed using Joule heat generated by passing an electric current, the TAB leads can be formed without providing a plating layer of silver or the like on the surface of the inner leads 5 of the lead frame 18. The outer lead bonding operation can be completed by a so-called gang system without providing a plating layer of gold, tin or the like on the surface of the OLB portion 11. Specifically, the outer lead bonding tools 19 and 20 are made of, for example, molybdenum (Mo). For example, when the lead pitch of the OLB lead 4 is 0.35 mm, the lead width of the OLB lead 4 is 0.065 mm, and the number of the OLB leads 4 is 240 pins, the condition of the outer lead bonding is pressure P =
40-50 kg, current I = 7,000-10,000
A, a good outer lead bonding connection could be obtained by welding for a conduction time t = 1 to 1.5 seconds.

【００１８】このツール間への通電による抵抗溶接時
に、ＩＣ素子１はＴＡＢのリードを介して溶接される部
分に接続されている。しかしながら、ツール１９、２０
間の電流Ｉの流路とＩＣ素子１への流路とでは、ツール
１９、２０間の流路の方がはるかに抵抗が少ないため、
ＩＣ素子１の方へは電流が流れないから、抵抗溶接によ
るＩＣ素子１への悪影響はない。At the time of resistance welding by energization between the tools, the IC element 1 is connected to a portion to be welded via a TAB lead. However, tools 19, 20
Since the flow path between the tools 19 and 20 has much lower resistance between the flow path of the current I between and the flow path to the IC element 1,
Since no current flows to the IC element 1, there is no adverse effect on the IC element 1 due to resistance welding.

【００１９】次に、図１に示されるように、例えばエポ
キシ樹脂のような熱硬化性樹脂１０によって、樹脂封止
を行なう。その後、リードフレーム１８のアウターリー
ド６への半田等のメッキ処理、アウターリード部のリー
ドフレーム１８からの切断、パッケージの外部リード形
状に応じたＬ字状（ガルウィング状）、Ｊ字状への成形
等を行う。このようにして、ＴＡＢのリードから形成さ
れたインナーリード部の先端部とリードフレーム２３か
ら形成されたアウターリード部の先端部が溶接されて接
続されたリードを有する本実施例の半導体装置が完成す
る。Next, as shown in FIG. 1, resin sealing is performed with a thermosetting resin 10 such as an epoxy resin. After that, the outer lead 6 of the lead frame 18 is plated with solder or the like, the outer lead portion is cut from the lead frame 18, and formed into an L-shape (gull wing) or J-shape according to the external lead shape of the package. And so on. In this manner, the semiconductor device of the present embodiment having the lead in which the tip of the inner lead formed from the TAB lead and the tip of the outer lead formed from the lead frame 23 are welded and connected is completed. I do.

【００２０】以上説明したＴＡＢｉｎＱＦＰ型半導体装
置及び製造方法では、リードフレーム１８のインナーリ
ード５表面のメッキ処理が必要でなくなるため、例えば
２４０品のリードフレームでは、リードフレームを２０
〜３０％コストダウンすることができるようになり、低
コストで製造することができる。さらに、接続箇所への
銀（Ａｇ）やすず（Ｓｎ）メッキを必要としなくなるの
で、銀（Ａｇ）のマイグレーションやすず（Ｓｎ）のホ
イスカー等の発生の心配が全くなくなり、信頼性の高い
パッケージ構造が得られる。さらに、電気溶接は接着さ
れるもの自体を溶融させ直接接合させるので、熱圧着法
や共晶法によりアウターリードボンディングを行った場
合と比較して、接着強度を増加させることができる。し
たがって、従来の熱圧着法や共晶法によりアウターリー
ドボンディングを行った場合と比較して、いわゆるオー
プン不良が発生しにくくなり、電気的機械的に安定した
パッケージ構造を得ることができる。In the TABinQFP type semiconductor device and the manufacturing method described above, plating of the surface of the inner lead 5 of the lead frame 18 is not required.
The cost can be reduced by up to 30%, and it can be manufactured at low cost. Furthermore, since silver (Ag) and tin (Sn) plating is not required at the connection portion, there is no concern about migration of silver (Ag) or whiskers of tin (Sn), and a highly reliable package structure. Is obtained. Further, since the electric welding is performed by directly melting and directly bonding the objects to be bonded, the bonding strength can be increased as compared with the case where outer lead bonding is performed by a thermocompression bonding method or a eutectic method. Therefore, as compared with the case where the outer lead bonding is performed by the conventional thermocompression bonding method or the eutectic method, so-called open failure is less likely to occur, and an electrically and mechanically stable package structure can be obtained.

【００２１】次に図５及び図６を参照して、本発明の第
２の実施例を説明する。第１の実施例と同一の構成には
同一の参照番号を付けて、説明を省略する。図５及び図
６は、本発明の第２の実施例を説明するための製造工程
順の断面図である。Next, a second embodiment of the present invention will be described with reference to FIGS. The same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted. FIGS. 5 and 6 are cross-sectional views in the order of manufacturing steps for explaining a second embodiment of the present invention.

【００２２】まず、第１の実施例の図２に示される工程
と同様な工程を経て、ＩＣ素子１、ＴＡＢのリード及び
サスペンダー９等から構成されるＴＡＢ型半導体装置を
形成する。さらに、図５（ａ）に示されるように、ＴＡ
ＢのＩＣ素子１をリードフレーム１８のアイランド７上
に接着剤８で固定する。このＩＣ素子１は、ＴＡＢのリ
ードのＯＬＢ部１１がそれぞれリードフレームのインナ
ーリード５の上方にそれぞれ位置するように、アイラン
ド７に固定される。First, a TAB type semiconductor device including the IC element 1, TAB leads, suspenders 9, and the like is formed through steps similar to those shown in FIG. 2 of the first embodiment. Further, as shown in FIG.
The IC element 1 of B is fixed on the island 7 of the lead frame 18 with the adhesive 8. The IC element 1 is fixed to the island 7 such that the OLB portions 11 of the TAB leads are respectively located above the inner leads 5 of the lead frame.

【００２３】次に本実施例では、図５（ｂ）に示すよう
に、リードフレーム１８のインナーリード５とＴＡＢの
ＯＬＢ部１１とをそれぞれ一括して仮接続する。すなわ
ち、ボンディングステージ２６と熱圧着用ツール２７と
で、インナーリード５とＯＬＢ部１１とを挟み込み図示
の圧力Ｐと温度を印加する。この圧力Ｐと温度の印加に
よって、インナーリード５とＯＬＢ部１１とが一括して
それぞれ圧着され仮接着される。熱圧着用ツール２７を
用いて仮接着を行う方法は、従来の搬送系、認識系を有
するＯＬＢボンダーを流用することができる。例えば、
ＯＬＢリード４のリードピッチが０．３５ｍｍ、ＯＬＢ
リード４のリード幅が０．０６５ｍｍ、ＯＬＢリード４
の数が２４０ピンの場合、仮接着のアウターリードボン
ディングの条件は圧力Ｐ＝３０〜４０Ｋｇ、熱圧着ツー
ルの温度４００〜５００℃、ボンディング時間０．５〜
１．０秒で行なう。Next, in the present embodiment, as shown in FIG. 5B, the inner leads 5 of the lead frame 18 and the OLB portions 11 of the TAB are temporarily connected together. That is, the pressure P and the temperature shown in the drawing are applied by sandwiching the inner lead 5 and the OLB portion 11 between the bonding stage 26 and the thermocompression bonding tool 27. By applying the pressure P and the temperature, the inner lead 5 and the OLB portion 11 are collectively pressed and temporarily bonded. In the method of performing the temporary bonding using the thermocompression bonding tool 27, a conventional OLB bonder having a transport system and a recognition system can be used. For example,
The lead pitch of OLB lead 4 is 0.35 mm, OLB
Lead width of lead 4 is 0.065 mm, OLB lead 4
Is 240 pins, the conditions of the outer lead bonding of the temporary bonding are as follows: pressure P = 30-40 kg, temperature of thermocompression bonding tool 400-500 ° C., bonding time 0.5-
Perform in 1.0 seconds.

【００２４】さらに、図６（ａ）に示すように、第１の
実施例と同様のギャング用アウターリードボンディング
ツール１９、２０及び抵抗溶接用電源２１を用いて、図
６（ａ）で仮接着を行った部分を電気抵抗溶接法により
それぞれ溶接する。すなわち、図６（ｂ）に示されるよ
うに、溶接される部分に対して圧力Ｐを印加後電流Ｉを
流すことにより、ＯＬＢリード４のＯＬＢ部１１とリー
ドフレーム１８のインナーリード５とをジュール熱によ
り溶接する。この電気抵抗溶接法を利用するＯＬＢボン
ダーは搬送系とツール１９、２０とその駆動系、電源２
１を有する装置であればよく、構造が簡単でコストがや
すいＯＬＢボンダーを適用することができる。したがっ
て、低コストで製造することが可能となる。Further, as shown in FIG. 6 (a), using the same outer lead bonding tools 19, 20 for gangs and the power source 21 for resistance welding as in the first embodiment, temporary bonding is performed in FIG. 6 (a). Are welded by an electric resistance welding method. That is, as shown in FIG. 6B, by applying a current P after applying a pressure P to a portion to be welded, the OLB portion 11 of the OLB lead 4 and the inner lead 5 of the lead frame 18 are joule-bonded. Weld by heat. An OLB bonder using this electric resistance welding method is composed of a transport system, tools 19 and 20, a drive system thereof, and a power supply 2.
1, an OLB bonder with a simple structure and high cost can be applied. Therefore, it can be manufactured at low cost.

【００２５】さらに、図６（ｂ）に示すように、第１の
実施例と同様に、例えばエポキシ樹脂のような熱硬化性
樹脂１０によって、樹脂封止を行なう。その後、リード
フレーム１８のアウターリード６への半田等のメッキ処
理、アウターリード６のリードフレーム１８からの切
断、リードの成形等を行うことにより、本実施例の半導
体装置が完成する。Further, as shown in FIG. 6B, similarly to the first embodiment, resin sealing is performed with a thermosetting resin 10 such as an epoxy resin. Then, the semiconductor device of the present embodiment is completed by performing plating of the outer lead 6 of the lead frame 18 with solder or the like, cutting of the outer lead 6 from the lead frame 18, molding of the lead, and the like.

【００２６】以上説明したＴＡＢｉｎＱＦＰ型半導体装
置及び製造方法では、リードフレーム１８のインナーリ
ード５表面のメッキ処理が必要でなくなるため、例えば
２４０品のリードフレームでは、リードフレームを２０
〜３０％コストダウンすることができるようになり、低
コストで製造することができる。さらに、接続箇所への
銀（Ａｇ）やすず（Ｓｎ）メッキを必要としなくなるの
で、銀（Ａｇ）のマイグレーションやすず（Ｓｎ）のホ
イスカー等の発生の心配が全くなくなり、信頼性の高い
パッケージ構造が得られる。さらに、電気溶接は接着さ
れるもの自体を溶融させ直接接合させるので、熱圧着法
や共晶法によりアウターリードボンディングを行った場
合と比較して、接着強度を増加させることができる。し
たがって、従来の熱圧着法や共晶法によりアウターリー
ドボンディングを行った場合と比較して、いわゆるオー
プン不良が発生しにくくなり、電気的機械的に安定した
パッケージ構造を得ることができる。In the TABinQFP type semiconductor device and the manufacturing method described above, plating of the surface of the inner lead 5 of the lead frame 18 is not required.
The cost can be reduced by up to 30%, and it can be manufactured at low cost. Furthermore, since silver (Ag) and tin (Sn) plating is not required at the connection portion, there is no concern about migration of silver (Ag) or whiskers of tin (Sn), and a highly reliable package structure. Is obtained. Further, since the electric welding is performed by directly melting and directly bonding the objects to be bonded, the bonding strength can be increased as compared with the case where outer lead bonding is performed by a thermocompression bonding method or a eutectic method. Therefore, as compared with the case where the outer lead bonding is performed by the conventional thermocompression bonding method or the eutectic method, so-called open failure is less likely to occur, and an electrically and mechanically stable package structure can be obtained.

【００２７】さらに本実施例によれば、溶接されるＯＬ
Ｂリード４のＯＬＢ部１１とリードフレーム１８のイン
ナーリード５とをあらかじめ熱圧着ツール２７によって
仮接着した状態で抵抗溶接を行うので、抵抗溶接時に大
電流を流してもスパークが発生せず、第１の実施例と比
較して、より安定した溶接によるアウターリードボンデ
ィングを行うことができる。Further, according to this embodiment, the OL to be welded is
Since resistance welding is performed in a state where the OLB portion 11 of the B lead 4 and the inner lead 5 of the lead frame 18 are temporarily bonded in advance by the thermocompression bonding tool 27, no spark is generated even when a large current flows during resistance welding. As compared with the first embodiment, outer lead bonding by more stable welding can be performed.

【００２８】以上、本発明の実施例について説明を行っ
たが、本発明はＴＡＢｉｎＱＦＰ型の半導体装置以外に
も適用が可能である。すなわち、液晶駆動用ＩＣに使用
されることが多いデュアルテープキャリアパッケージ
（ＤＴＣＰ）のように、リードがパッケージの二つの側
面だけからでているフィルムキャリア型半導体装置に
も、本発明は適用できるであろう。Although the embodiments of the present invention have been described above, the present invention is applicable to devices other than the TABinQFP type semiconductor device. That is, the present invention can be applied to a film carrier type semiconductor device in which leads are exposed from only two sides of the package, such as a dual tape carrier package (DTCP) often used for a liquid crystal driving IC. There will be.

【００２９】[0029]

【発明の効果】以上説明したように本発明の半導体装置
によれば、ＴＡＢのリードとリードフレームのリードと
は溶接されて接続されているので、強固に固着している
から、いわゆるオープン不良が発生しにくくなり、電気
的機械的に安定したパッケージ構造を得ることができ
る。As described above, according to the semiconductor device of the present invention, since the TAB lead and the lead of the lead frame are welded and connected, they are firmly fixed. It is less likely to occur, and an electrically and mechanically stable package structure can be obtained.

【００３０】さらに本発明の半導体装置の製造方法によ
れば、ＴＡＢのリードとリードフレームのリードとは溶
接されて接続されるので、強固に固着し、いわゆるオー
プン不良が発生しにくくなり、電気的機械的に安定した
パッケージ構造を得ることができる。さらに、ＴＡＢの
リードとリードフレームのリードの固着される部分への
メッキ処理をなくすことができるので、低コストの半導
体装置を提供することができる。Further, according to the method of manufacturing a semiconductor device of the present invention, the TAB leads and the leads of the lead frame are welded and connected to each other. A mechanically stable package structure can be obtained. Further, since a plating process on a portion where the TAB lead and the lead frame lead are fixed can be eliminated, a low-cost semiconductor device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例の半導体装置の断面図で
ある。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図２】本発明の第１の実施例の製造工程順の平面図で
ある。FIG. 2 is a plan view of the first embodiment of the present invention in the order of manufacturing steps.

【図３】本発明の第１の実施例の製造工程順の断面図で
ある。FIG. 3 is a sectional view of a first embodiment of the present invention in the order of manufacturing steps.

【図４】本発明の実施例の抵抗溶接用ツールの斜視図で
ある。FIG. 4 is a perspective view of the resistance welding tool according to the embodiment of the present invention.

【図５】本発明の第２の実施例の製造工程順の断面図で
ある。FIG. 5 is a sectional view of a second embodiment of the present invention in the order of manufacturing steps.

【図６】本発明の第２の実施例の製造工程順の断面図で
ある。FIG. 6 is a sectional view of a second embodiment of the present invention in the order of manufacturing steps.

【図７】従来の半導体装置の断面図である。FIG. 7 is a sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１ ＩＣ素子 ２ 電極 ３ ＩＬＢリード ４ ＯＬＢリード ５ インナーリード ６ アウターリード ７ アイランド ８ 接着剤 ９ サスペンダー １０ 樹脂 １１ ＯＬＢ部 １２ ＩＬＢ部 １３ フィルムキャリアテープ １４ スプロケットホール １５ デバイスホール １６ ＯＬＢホール １７ パッド １８ リードフレーム １９ アウターリードボンディングツール ２０ アウターリードボンディングツール ２１ 抵抗溶接用電源 ２２ 溶接用電極 ２３ 溶接用電極 ２４ 中空部 ２５ 中空部 ２６ ボンディングステージ ２７ 熱圧着用ツール DESCRIPTION OF SYMBOLS 1 IC element 2 electrode 3 ILB lead 4 OLB lead 5 Inner lead 6 Outer lead 7 Island 8 Adhesive 9 Suspender 10 Resin 11 OLB part 12 ILB part 13 Film carrier tape 14 Sprocket hole 15 Device hole 16 OLB hole 17 Pad 18 Lead frame DESCRIPTION OF SYMBOLS 19 Outer lead bonding tool 20 Outer lead bonding tool 21 Resistance welding power supply 22 Welding electrode 23 Welding electrode 24 Hollow part 25 Hollow part 26 Bonding stage 27 Tool for thermocompression bonding

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 フイルムキャリア半導体装置のアウター
リードボンディングリードをリードフレームにアウター
リードボンディングを行う半導体装置の製造方法におい
て、前記アウターリードボンディングにギャング（一
括）電気抵抗溶接法を用い、前記ギャング（一括）電気
抵抗溶接法の前に熱圧着法によりアウターリードボンデ
ィングリードをリードフレームに仮接着を行うことを特
徴とする半導体装置の製造方法。 1. An outer part of a film carrier semiconductor device.
Outer lead bonding lead to lead frame
In manufacturing method of semiconductor device performing lead bonding
To the outer lead bonding
Conclusion) Using the electric resistance welding method, the gang (collective) electric
Outer lead bond by thermocompression bonding before resistance welding
Special provision for temporarily bonding the lead to the lead frame.
A method for manufacturing a semiconductor device. 【請求項２】 半導体素子の電極に内部リードの一端部
を接続する工程と、外部リードのメッキ処理が施されて
いない表面部分に前記内部リードの他端部とを重ね合わ
せ電気溶接により接続する工程と、前記半導体素子、前
記内部リード及び前記外部リードの一部を封止する工程
と、前記リードの他端部と前記外部リードのメッキ処理
が施されていない表面とを電気溶接する前にこれらを仮
接着する工程とを含むことを特徴とする半導体装置の製
造方法。 2. One end of an internal lead is connected to an electrode of a semiconductor element.
Connection process and external lead plating
Overlap the other end of the internal lead on the surface
Connecting by electric welding and the semiconductor element,
Sealing the internal lead and part of the external lead
And plating of the other end of the lead and the external lead
Before welding the uncoated surface to the
Bonding the semiconductor device.
Construction method. 【請求項３】 前記仮接着を熱圧着により行うことを特
徴とする請求項２記載の半導体装置の製造方法。 3. The method according to claim 1, wherein the temporary bonding is performed by thermocompression bonding.
3. The method for manufacturing a semiconductor device according to claim 2, wherein: 【請求項４】 前記内部リードの少なくとも前記他端部
にはメッキ処理が施されていることを特徴とする請求項
３記載の半導体装置の製造方法。 4. At least the other end of the internal lead
Wherein a plating treatment is applied to the
4. The method for manufacturing a semiconductor device according to item 3.
JP7030498A 1995-02-20 1995-02-20 Method for manufacturing semiconductor device Expired - Lifetime JP2629633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7030498A JP2629633B2 (en) 1995-02-20 1995-02-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7030498A JP2629633B2 (en) 1995-02-20 1995-02-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08227962A JPH08227962A (en) 1996-09-03
JP2629633B2 true JP2629633B2 (en) 1997-07-09

Family

ID=12305494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7030498A Expired - Lifetime JP2629633B2 (en) 1995-02-20 1995-02-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2629633B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288349A (en) * 1985-10-15 1987-04-22 Toshiba Corp Resistance welding method for metal frame for semiconductor device
JPH05102384A (en) * 1991-10-09 1993-04-23 Toshiba Corp Method of manufacturing resin sealing type semiconductor device
JP2808955B2 (en) * 1991-12-24 1998-10-08 日立電線株式会社 Composite lead frame
JPH05299564A (en) * 1992-04-20 1993-11-12 Hitachi Cable Ltd Composite lead frame

Also Published As

Publication number Publication date
JPH08227962A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
JP3377001B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
US7470568B2 (en) Method of manufacturing a semiconductor device
JP3367299B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
WO2011030368A1 (en) Semiconductor device and method for manufacturing same
JPWO2011039795A1 (en) Semiconductor device and manufacturing method thereof
JP2626621B2 (en) Method for manufacturing semiconductor device
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2839019B2 (en) Method for manufacturing semiconductor device
JP2629633B2 (en) Method for manufacturing semiconductor device
JP2798040B2 (en) Method for manufacturing semiconductor device
JP2975783B2 (en) Lead frame and semiconductor device
JP4053507B2 (en) Manufacturing method of semiconductor device
JPH01231333A (en) Manufacture of semiconductor device
JPS63318744A (en) Semiconductor device
JP2614005B2 (en) Film carrier tape and lead bonding method therefor
JPS63104341A (en) Manufacture of semiconductor device
JPH05235108A (en) Manufacture of film carrier tape
JPH09293748A (en) Semiconductor device
JPH0344050A (en) Semiconductor device and its manufacture
JP2000012621A (en) Semiconductor device and its manufacture
JP2001085595A (en) Semiconductor device and electronic apparatus using it and manufacture thereof
JPH03167835A (en) Package of semiconductor chip
JPH09153517A (en) Semiconductor device manufacturing method
JPH11121522A (en) Semiconductor device and its manufacturing method
JP2002164494A (en) Lead frame, semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225