JP2629615B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2629615B2
JP2629615B2 JP23653894A JP23653894A JP2629615B2 JP 2629615 B2 JP2629615 B2 JP 2629615B2 JP 23653894 A JP23653894 A JP 23653894A JP 23653894 A JP23653894 A JP 23653894A JP 2629615 B2 JP2629615 B2 JP 2629615B2
Authority
JP
Japan
Prior art keywords
ions
oxidation
silicon
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23653894A
Other languages
Japanese (ja)
Other versions
JPH08102487A (en
Inventor
真 井内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23653894A priority Critical patent/JP2629615B2/en
Publication of JPH08102487A publication Critical patent/JPH08102487A/en
Application granted granted Critical
Publication of JP2629615B2 publication Critical patent/JP2629615B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に選択酸化法による素子分離領域の形成方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an element isolation region by a selective oxidation method.

【0002】[0002]

【従来の技術】素子分離領域の形成方法としては、従来
から窒化シリコン膜等の耐酸化性を有するマスクを素子
分離形成領域以外の領域に被着してから酸化性雰囲気で
酸化してフィールド酸化膜を形成する、いわゆるLOC
OS方(選択酸化法)が用いられてきた。
2. Description of the Related Art As a method of forming an element isolation region, conventionally, an oxidation resistant mask such as a silicon nitride film is applied to a region other than the element isolation formation region, and then oxidized in an oxidizing atmosphere. The so-called LOC that forms a film
The OS method (selective oxidation method) has been used.

【0003】しかしながらこのLOCOS法による素子
分離領域を有する半導体装置の製造方法では、マスクの
下部に酸化種が侵入しいわゆるバーズビークが形成され
るのでその分だけ素子分離領域の所要面積が広くなり、
半導体装置の高集積化の妨げとなっている。
However, in the method of manufacturing a semiconductor device having an element isolation region by the LOCOS method, a so-called bird's beak is formed by invasion of an oxidizing species below the mask, so that the required area of the element isolation region is increased accordingly.
This hinders high integration of semiconductor devices.

【0004】このビーズバークを抑える一つの手法とし
て、素子分離形成領域にあらかじめイオン注入を行い、
注入イオンの平均飛程(以降Rpと記す)で与えられる
深さ付近に発生する2次欠陥による増速酸化を利用する
方法が提唱されている。以降このバーズビーク低減法に
てついて図面を参照して説明する。
As one method for suppressing the bead bark, ion implantation is performed in advance in an element isolation formation region.
A method has been proposed which utilizes accelerated oxidation due to secondary defects generated near a depth given by an average range of implanted ions (hereinafter referred to as Rp). Hereinafter, the bird's beak reduction method will be described with reference to the drawings.

【0005】図3(a)〜(d)は、特開昭62−16
5951号公報に開示される素子分離酸化膜の形成方法
の説明のための工程順断面図である。まず図3(a)に
示すように半導体シリコン基板1上に熱酸化法によりパ
ッド酸化膜2を形成し、次にパッド酸化膜2上に耐酸化
性のマクスとして働くマスク窒化シリコン膜3を形成す
る。次に図3(b)に示すように通常のフォトリソグラ
フィーにより素子分離形成領域上を開口するようにフォ
トレジストパターン4を形成しマスク窒化シリコン膜3
をエッチング除去する。続いてこのフォトレジストパタ
ーンをマスクとしてヒ素を注入する。この時イオンの平
均飛程Rpがパッド酸化膜2の厚みとほぼ等しくなるよ
うにエネルギーを選択する。例えば22nmのパッド酸
化膜2の場合にはヒ素イオンを40keV,5×1015
cm-2の条件で注入する。このようにイオン濃度のピー
クが基板表面に一致するようにイオン注入を行うこと
で、続く低温の選択酸化工程でフィールド酸化膜5を形
成する際に増速酸化を起こさせ、バーズビークを低減し
ようというものである。この時増速酸化をより促進する
ために図3(c)に示すようにフォトレジストパターン
4により開口された領域のパッド酸化膜2を除去するこ
ともできる。フォトレジストパターン4を除去した後に
フィールド酸化を行う(図2(d))。マスク窒化シリ
コン膜3、パッド酸化膜2を順次除去して素子分離領域
が完成する。
FIGS. 3 (a) to 3 (d) show Japanese Patent Application Laid-Open No. 62-16 / 1987.
5A to 5C are cross-sectional views in a process order for describing a method of forming an element isolation oxide film disclosed in Japanese Patent No. 5951. First, as shown in FIG. 3A, a pad oxide film 2 is formed on a semiconductor silicon substrate 1 by a thermal oxidation method, and then a mask silicon nitride film 3 serving as an oxidation resistant mask is formed on the pad oxide film 2. I do. Next, as shown in FIG. 3B, a photoresist pattern 4 is formed by ordinary photolithography so as to open an element isolation formation region, and a mask silicon nitride film 3 is formed.
Is removed by etching. Subsequently, arsenic is implanted using this photoresist pattern as a mask. At this time, the energy is selected such that the average range Rp of the ions is substantially equal to the thickness of the pad oxide film 2. For example, in the case of a 22 nm pad oxide film 2, arsenic ions are supplied at 40 keV and 5 × 10 15.
Inject under the condition of cm -2 . By performing ion implantation so that the peak of the ion concentration coincides with the substrate surface, accelerated oxidation is caused when the field oxide film 5 is formed in the subsequent low-temperature selective oxidation step, thereby reducing bird's beak. Things. At this time, the pad oxide film 2 in the area opened by the photoresist pattern 4 can be removed as shown in FIG. After removing the photoresist pattern 4, field oxidation is performed (FIG. 2D). The mask silicon nitride film 3 and the pad oxide film 2 are sequentially removed to complete an element isolation region.

【0006】また同様の方法でマスク窒化シリコン膜3
を用いることなくイオン注入による2次欠陥のみで選択
酸化を行い、LOCOS構造を形成する方法も特開昭6
2−165950号公報に開示されている。
Further, the mask silicon nitride film 3 is formed in the same manner.
A method of forming a LOCOS structure by performing selective oxidation only by a secondary defect by ion implantation without using a semiconductor device is disclosed in
It is disclosed in JP-A-2-165950.

【0007】また特開昭60−101947号公報に
は、ヒ素イオンに替えてアルゴンイオンを30keV,
1×1015cm-2の案件で注入し、この注入によりRp
近傍に導入された2次欠陥による増速酸化を利用してフ
ィールド酸化を行い、バーズビークの低減を図るという
方法も提唱されている。
Japanese Patent Application Laid-Open No. 60-101947 discloses that argon ions are replaced with 30 keV instead of arsenic ions.
Injected in the case of 1 × 10 15 cm -2 , and Rp
A method has also been proposed in which field oxidation is performed using accelerated oxidation caused by a secondary defect introduced in the vicinity to reduce bird's beak.

【0008】[0008]

【発明が解決しようとする課題】以上説明した従来の半
導体装置の製造方法においては半導体基板表面にRpが
来るように注入エネルギーを設定している。そしてこの
イオン注入による2次欠陥を利用して増速酸化を行いバ
ーズビークを抑えている。
In the conventional method of manufacturing a semiconductor device described above, the implantation energy is set so that Rp comes to the surface of the semiconductor substrate. By utilizing the secondary defects caused by the ion implantation, accelerated oxidation is performed to suppress bird's beak.

【0009】しかしながら、このRp付近に発生した2
次欠陥は熱処理工程で縮小しにくく、特に続く工程がフ
ィールド酸化工程という酸化工程があるのでこの2次欠
陥は縮小せず、逆に成長して素子分離領域の下部に残留
する。この成長した結晶欠陥が素子の活性領域に掛かる
と接合漏れ電流の増加等半導体装置の致命的な特性の劣
化につながるという問題がある。
However, 2 generated near this Rp
The secondary defects are not easily reduced in the heat treatment step, and the subsequent step includes an oxidation step called a field oxidation step. Therefore, the secondary defects do not shrink, but conversely grow and remain below the element isolation region. When the grown crystal defect is applied to the active region of the element, there is a problem that the critical characteristic of the semiconductor device is deteriorated such as an increase in junction leakage current.

【0010】また、特開昭62−165951号公報,
特開昭62−165950号公報に開示される従来の半
導体装置の製造方法においては増速酸化を起こすための
イオン注入をヒ素イオンを用いて行っている。ヒ素はシ
リコン中では電気的に活性な不純物であり、後工程の熱
処理でヒ素が拡散し半導体装置の特性が変動するという
問題点がある。
Further, Japanese Patent Application Laid-Open No. Sho 62-165951,
In the conventional method for manufacturing a semiconductor device disclosed in Japanese Patent Application Laid-Open No. Sho 62-165950, ion implantation for causing accelerated oxidation is performed using arsenic ions. Arsenic is an electrically active impurity in silicon, and there is a problem that arsenic is diffused by a heat treatment in a later step and characteristics of a semiconductor device are changed.

【0011】本発明の目的は、選択酸化時にバーズビー
クの発生を抑制できかつ接合漏れ電流の増加を伴うこと
のない半導体装置の製造方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which can suppress occurrence of bird's beak during selective oxidation and does not involve an increase in junction leakage current.

【0012】[0012]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、選択酸化法により素子分離領域を形成する際
に、比較的高いエネルギーで不活性イオンを半導体シリ
コン基板中に注入しそのRpで与えられるイオン注入領
域の深さ未満の位置まで選択酸化を行うというものであ
る。不活性イオンとしては、シリコンイオン、炭素イオ
ンまたはゲルマニウムイオンを用いるのがよい。
According to the method of manufacturing a semiconductor device of the present invention, when forming an element isolation region by a selective oxidation method, inactive ions are implanted into a semiconductor silicon substrate at a relatively high energy and the Rp of the inert ion is increased. Is selectively oxidized to a position less than the depth of the ion-implanted region given by. As the inert ion, a silicon ion, a carbon ion, or a germanium ion is preferably used.

【0013】[0013]

【作用】高エネルギーで不活性イオン注入した場合には
基板表面からRp程度の位置までシリコン空孔が発生す
る。この空孔はイオン注入時に本来格子点にあるべきシ
リコンが注入イオンにより反跳されて形成されたもので
ある。この空孔が選択酸化時に発生する格子間シリコン
を吸収するいわゆるシンク位置として働き、深さ方向の
酸化速度が横方向の酸化速度よりも大きくなりバーズビ
ークが低減する。
When a high energy inert ion is implanted, silicon vacancies are generated from the substrate surface to a position of about Rp. These vacancies are formed by recoil of silicon which should originally be at lattice points during ion implantation by the implanted ions. These holes function as so-called sink positions for absorbing interstitial silicon generated during selective oxidation, and the oxidation rate in the depth direction becomes higher than the oxidation rate in the horizontal direction, thereby reducing bird's beak.

【0014】また比較的高いエネルギーで不活性イオン
を注入することで、そのRp程度の深さには2次欠陥は
発生するが選択酸化により消費されるシリコンの領域に
は2次欠陥は発生せず、従来例のように選択酸化時に欠
陥が成長して接合漏れ電流が増加するという問題は発生
しない。
By implanting inert ions with relatively high energy, secondary defects occur at a depth of about Rp, but secondary defects do not occur in the silicon region consumed by selective oxidation. Therefore, unlike the conventional example, there is no problem that defects grow during selective oxidation and the junction leakage current increases.

【0015】また注入するイオンとして電気的に不活性
イオンを選択しているので、後工程の熱処理で注入され
たイオンが拡散しても半導体装置の特性が変動するとい
う問題も発生しない。
In addition, since electrically inactive ions are selected as the ions to be implanted, there is no problem that the characteristics of the semiconductor device fluctuate even if the ions implanted in the heat treatment in a later step diffuse.

【0016】[0016]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0017】図1は本発明の第1の実施例の説明のため
の工程順断面図である。
FIG. 1 is a sectional view for explaining a first embodiment of the present invention in the order of steps.

【0018】まず、図1(a)に示すように、半導体シ
リコン基板1上に熱酸化法により厚さ30nmのパッド
酸化膜2を形成する。次に化学気相成長法により200
nmの厚さのマスク窒化シリコン膜3(耐酸化性のマス
ク)を形成する。次に、図1(b)に示すように、通常
のフォトリソグラフィーにより素子分離形成領域上を開
口するようにフォトレジストパターン4を形成し素子分
離形成領域のマスク窒化シリコン膜3をエッチング除去
する。次に同一のフォトレジストパターン4をマスクと
してシリコンイオンを650keVのエネルギーでドー
ズ量5×1015cm-2で注入することによりイオン注入
領域6aを形成する。シリコンイオンを650keVで
注入するとそのシリコン中での平均飛程は約1000n
mとなる。次にフォトレジストパターン4を除去し、1
000℃,パイロジェニック酸化(水素燃焼酸化)によ
り、図1(c)に示すように、600nmのフィールド
酸化膜5を形成する。
First, as shown in FIG. 1A, a pad oxide film 2 having a thickness of 30 nm is formed on a semiconductor silicon substrate 1 by a thermal oxidation method. Next, 200 times by chemical vapor deposition.
A mask silicon nitride film 3 (an oxidation-resistant mask) having a thickness of nm is formed. Next, as shown in FIG. 1B, a photoresist pattern 4 is formed by ordinary photolithography so as to open the element isolation formation region, and the mask silicon nitride film 3 in the element isolation formation region is etched away. Next, using the same photoresist pattern 4 as a mask, ion implantation regions 6a are formed by implanting silicon ions at an energy of 650 keV at a dose of 5 × 10 15 cm −2 . When silicon ions are implanted at 650 keV, the average range in the silicon is about 1000 n.
m. Next, the photoresist pattern 4 is removed, and 1
As shown in FIG. 1C, a field oxide film 5 of 600 nm is formed by pyrogenic oxidation (hydrogen combustion oxidation) at 000 ° C.

【0019】この選択酸化時に消費されるシリコンはお
よそフィールド酸化膜の1/2即ち300nmであり、
これはシリコンイオンのRpよりも十分に浅い領域であ
る。よってRp程度の深さのところに存在する注入され
た格子間シリコン及び2次欠陥はこのフィールド酸化膜
5に掛かることはなく、フィールド酸化時に2次欠陥が
成長することもない。またこの条件下でフィールド酸化
を行うと基板表面からRp程度離れたところまでに存在
するシリコン空孔が、フィールド酸化時に発生する格子
間シリコンを吸収するシンクとして働くことにより酸化
速度が向上し、酸化速度はシリコンイオンを注入しない
場合の約2倍になる。これは深さ方向への酸化速度に限
定されるため、パッド酸化膜下部に侵入する酸化種によ
る酸化は増速されない。よってフィールド酸化時間が短
くなるために実効的なバーズビーク長が減少する。具体
的には従来法によるバーズビーク長は約0.3μmであ
ったが、本発明の実施例による方法で作製した素子分離
領域(フィールド酸化膜5)のバーズビーク長は約0.
15μmと半減することが確認された。
The silicon consumed during this selective oxidation is about 1/2 of the field oxide film, that is, 300 nm.
This is a region sufficiently shallower than Rp of silicon ions. Therefore, the implanted interstitial silicon and secondary defects existing at a depth of about Rp do not reach the field oxide film 5, and the secondary defects do not grow during the field oxidation. Further, when field oxidation is performed under these conditions, the silicon vacancies existing up to about Rp away from the substrate surface act as sinks for absorbing interstitial silicon generated at the time of field oxidation, thereby improving the oxidation rate. The speed is about twice that of the case where silicon ions are not implanted. Since this is limited to the oxidation rate in the depth direction, the oxidation by the oxidizing species penetrating into the lower part of the pad oxide film is not accelerated. Accordingly, the effective bird's beak length is reduced because the field oxidation time is shortened. Specifically, the bird's beak length of the conventional method was about 0.3 μm, but the bird's beak length of the element isolation region (field oxide film 5) manufactured by the method of the embodiment of the present invention was about 0.3 μm.
It was confirmed that it was halved to 15 μm.

【0020】続いてマスク窒化シリコン膜3、パッド酸
化膜2を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
Subsequently, by sequentially removing the mask silicon nitride film 3 and the pad oxide film 2 by wet etching, it becomes possible to obtain an element isolation region in which a bird's beak is suppressed.

【0021】図2(a)〜(d)は本発明の第2の実施
例の説明のための工程順断面図である。
FIGS. 2A to 2D are cross-sectional views in the order of steps for explaining a second embodiment of the present invention.

【0022】まず、図2(a)に示すように、半導体シ
リコン基板1上に熱酸化法により厚さ30nmのパッド
酸化膜2を形成する。次に化学気相成長法により200
nmの厚さのマスク窒化シリコン膜3を形成する。次に
シリコンイオンを800keVのエネルギーでドーズ量
5×1015cm-2で注入することによりイオン注入領域
6bを形成する。次に図2(d)に示すように、通常の
フォトリソグラフィーにより素子分離形成領域上を開口
するようにフォトレジストパターン4を形成し素子分離
形成領域のマスク窒化シリコン膜3をエッチング除去す
る。次にフォトレジストパターン4を除去し、1000
℃,パイロジェニック酸化により600nmのフィール
ド酸化膜5を形成する。
First, as shown in FIG. 2A, a pad oxide film 2 having a thickness of 30 nm is formed on a semiconductor silicon substrate 1 by a thermal oxidation method. Next, 200 times by chemical vapor deposition.
A mask silicon nitride film 3 having a thickness of nm is formed. Next, ion implantation regions 6b are formed by implanting silicon ions at an energy of 800 keV at a dose of 5 × 10 15 cm −2 . Next, as shown in FIG. 2D, a photoresist pattern 4 is formed by ordinary photolithography so as to open over the element isolation formation region, and the mask silicon nitride film 3 in the element isolation formation region is removed by etching. Next, the photoresist pattern 4 is removed and 1000
A field oxide film 5 having a thickness of 600 nm is formed by pyrogenic oxidation.

【0023】続いてマスク窒化シリコン膜3、パッド酸
化膜2を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
Subsequently, by sequentially removing the mask silicon nitride film 3 and the pad oxide film 2 by wet etching, it becomes possible to obtain an element isolation region in which a bird's beak is suppressed.

【0024】第1の実施例では素子分離形成領域にのみ
シリコンイオンを注入したが、本実施例では全面にイオ
ン注入を行っている。このイオン注入の目的はフィール
ド酸化時に増速酸化を引き起こすためにシリコン空孔を
導入することにあるので、特に素子分離形成領域下部に
のみ注入する必要性はない。また本実施例によれば素子
形成領域(フィールド酸化膜5で区画された領域)の下
部の深さ1000nmの部分に、イオン注入による2次
欠陥が発生しこれが金属不純物等を捕獲するいわゆるゲ
ッタリングの活用ができる利点がある。
In the first embodiment, silicon ions are implanted only in the element isolation formation region. In this embodiment, ion implantation is performed on the entire surface. Since the purpose of this ion implantation is to introduce silicon vacancies in order to cause accelerated oxidation during field oxidation, it is not particularly necessary to implant only ions below the element isolation formation region. Further, according to the present embodiment, a secondary defect due to ion implantation is generated in a portion having a depth of 1000 nm below the element forming region (region partitioned by the field oxide film 5), and this is so-called gettering for capturing metal impurities and the like. There is an advantage that can be utilized.

【0025】以上の実施例においてはイオン種としてシ
リコンイオンを用いた場合について説明したが、半導体
シリコン基板中で電気的に不活性となるイオン、即ち同
族元素である炭素,ゲルマニウムなどを注入しても同様
な効果が得られる。
In the above embodiment, the case where silicon ions are used as the ion species has been described. However, ions which become electrically inactive in the semiconductor silicon substrate, that is, carbon, germanium, etc., which are homologous elements, are implanted. Has the same effect.

【0026】なお、チャネルストッパはフィールド酸化
膜5を形成後にイオン注入を行って形成することができ
る。
The channel stopper can be formed by performing ion implantation after forming the field oxide film 5.

【0027】[0027]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、素子分離領域形成のための選択酸化で消
費されるシリコンの深さよりも深い領域に電気的に不活
性イオンを注入する工程を有しており、この注入により
発生したシリコン空孔による増速酸化によりバーズビー
クを抑えることができ、かつイオン注入による2次欠陥
がフィールド酸化膜よりはるかに下部に存在するように
できるため接合漏れ電流の増加による素子特性の性能劣
化を回避できる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, electrically inactive ions are implanted into a region deeper than the depth of silicon consumed by selective oxidation for forming an element isolation region. Since a bird's beak can be suppressed by accelerated oxidation by silicon vacancies generated by this implantation, and secondary defects due to ion implantation can be made to be much lower than the field oxide film, bonding It is possible to avoid performance degradation of device characteristics due to an increase in leakage current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の説明のための工程順断
面図である。
FIG. 1 is a cross-sectional view in a process order for explaining a first embodiment of the present invention.

【図2】本発明の第2の実施例の説明のための工程順断
面図である。
FIG. 2 is a process order sectional view for explaining a second embodiment of the present invention.

【図3】従来法による半導体製造方法の説明のための工
程順断面図である。
FIG. 3 is a cross-sectional view in a process order for explaining a semiconductor manufacturing method according to a conventional method.

【符号の説明】[Explanation of symbols]

1 半導体シリコン基板 2 パッド酸化膜 3 マスク窒化シリコン膜 4 フォトレジストパターン 5 フィールド酸化膜 6,6a,6b イオン注入領域 DESCRIPTION OF SYMBOLS 1 Semiconductor silicon substrate 2 Pad oxide film 3 Mask silicon nitride film 4 Photoresist pattern 5 Field oxide film 6, 6a, 6b Ion implantation area

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体シリコン基板の表面から所定の深
さに不活性イオンを注入したのち、前記深さ未満の位置
まで選択酸化を行って素子分離領域を形成する工程を有
することを特徴とする半導体装置の製造方法。
A step of implanting inert ions to a predetermined depth from the surface of the semiconductor silicon substrate and then performing selective oxidation to a position less than the depth to form an element isolation region. A method for manufacturing a semiconductor device.
【請求項2】 不活性イオンを選択的に注入する請求項
1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the inert ions are selectively implanted.
【請求項3】 不活性イオンを全面に注入する請求項1
記載の半導体装置の製造方法。
3. The method according to claim 1, wherein inert ions are implanted into the entire surface.
The manufacturing method of the semiconductor device described in the above.
【請求項4】 不活性イオンがシリコンイオン、炭素イ
オンまたはゲルマニウムイオンである請求項1,2また
は3記載の半導体装置の製造方法。
4. The method according to claim 1, wherein the inert ions are silicon ions, carbon ions or germanium ions.
JP23653894A 1994-09-30 1994-09-30 Method for manufacturing semiconductor device Expired - Lifetime JP2629615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23653894A JP2629615B2 (en) 1994-09-30 1994-09-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23653894A JP2629615B2 (en) 1994-09-30 1994-09-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08102487A JPH08102487A (en) 1996-04-16
JP2629615B2 true JP2629615B2 (en) 1997-07-09

Family

ID=17002161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23653894A Expired - Lifetime JP2629615B2 (en) 1994-09-30 1994-09-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2629615B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066388A (en) * 1999-12-31 2001-07-11 박종섭 Method for forming semiconductor device with trench type isolation layer
KR100449318B1 (en) * 2001-12-20 2004-09-18 동부전자 주식회사 Method for forming isolation layer in semiconductor device
JP4630019B2 (en) * 2004-08-25 2011-02-09 パナソニック株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH08102487A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
US5344787A (en) Latid implants for increasing the effective width of transistor elements in a semiconductor device
JPH05206115A (en) Manufacture of isolation region in oxide
KR20010050077A (en) A silicon-germanium transistor and associated methods
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH11145273A (en) Manufacture of semiconductor device
JP2629615B2 (en) Method for manufacturing semiconductor device
KR0152909B1 (en) Insulation structure of semiconductor and manufacturing method thereof
US5612247A (en) Method for fabricating isolation region for a semiconductor device
JPH07273121A (en) Fabrication of semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH0763072B2 (en) Method for separating semiconductor devices
JPH07307305A (en) Method of forming field oxidizing layer of which field injection region forms lower layer with low temperature oxidizing layer used on injection mask
KR100435805B1 (en) Method of fabricating MOS transistors
JP2001036074A (en) Semiconductor device and its manufacture
JP3949211B2 (en) Manufacturing method of semiconductor device
KR100280105B1 (en) Manufacturing Method of Semiconductor Device
JPH11168210A (en) Manufacture of semiconductor device
JP3808814B2 (en) Manufacturing method of semiconductor device
JPH1050693A (en) Manufacture of semiconductor device
JP3756617B2 (en) Manufacturing method of semiconductor device
KR100743620B1 (en) Method for forming shallow junction of semiconductor device
KR100699819B1 (en) Method of forming metal-oxide-semiconductor transistor
KR20010098183A (en) Method of forming oxide film for semiconductor device
KR100223908B1 (en) Method of forming an element isolation region in a semiconductor device
KR0167231B1 (en) Isolation method for semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225