JP2627292B2 - Etching method - Google Patents
Etching methodInfo
- Publication number
- JP2627292B2 JP2627292B2 JP2937388A JP2937388A JP2627292B2 JP 2627292 B2 JP2627292 B2 JP 2627292B2 JP 2937388 A JP2937388 A JP 2937388A JP 2937388 A JP2937388 A JP 2937388A JP 2627292 B2 JP2627292 B2 JP 2627292B2
- Authority
- JP
- Japan
- Prior art keywords
- ridge portion
- layer
- ridge
- sio
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はエッチング方法に関する。The present invention relates to an etching method.
（ロ） 従来の技術 現在、MOCVD（有機金属気相成長）法、MBE（分子線エ
ピタキシャル）法等を用いて製造可能な屈折率導波型の
半導体レーザとしてリッジ型の半導体レーザが提案され
ている（Japanese Journal of Applied Physics No.9,S
eptember,1986,pp1443−1444）。(B) Conventional technology At present, a ridge-type semiconductor laser has been proposed as a refractive index-guided semiconductor laser that can be manufactured using MOCVD (metal organic chemical vapor deposition), MBE (molecular beam epitaxy), or the like. (Japanese Journal of Applied Physics No.9, S
eptember, 1986, pp 1443-1444).
第１図はこの種半導体レーザの模式図を示し、（１）
は一主面が（100）面のｎ型GaAs基板、（２）〜（５）
は基板（１）の一主面上に順次積層された第１クラツド
層、活性層、第２クラッド層及びキャップ層であり、上
記各層（２）〜（５）は夫々ｎ型Ga1−xAlxAs（０＜ｘ
＜１）、ノンドープGa1−yAlyAs（０≦ｙ＜ｘ）、ｐ型G
a1−xAlxAs.p型GaAsからなる。（６）は図中紙面垂直方
法（〈01〉方向）に延在する断面台形状のリッジ部で
あり、該リッジ部はキャップ層（５）表面より活性層
（３）に達しない深さまでキャップ層（５）及び第２ク
ラッド層（４）を選択的にエッチング除去することによ
り形成する。（７）は例えばSiO2からなる絶縁膜であ
り、該膜はリッジ部（６）側壁及び該リッジ部の形成に
より露出した第２クラッド層（４）表面に選択的に被着
形成されている。斯る絶縁膜（７）の形成は第３図
（ａ）に示す如く、まずリッジ部（６）及び第２クラッ
ド層（４）表面全面にSiO2（7a）を周知のCVD法等によ
り被着し、次いで、第３図（ｂ）に示す如くリッジ部
（６）上面直上を除くSiO2（7a）上にホトリングラフィ
技術を用いてレジスト膜（８）を被着する。その後、斯
るレジスト膜（８）をマスクとしてリッジ部（６）上面
に被着されているSiO2（7a）を選択除去し（第３図
（ｃ））、次いでレジスト膜（８）を除去することによ
り上述した絶縁膜（７）が得られる、 第１図に戻って、（９）はオーミック性の第１電極で
あり、該電極はリッジ部（６）上面に露出しているキャ
ップ層（５）表面及び絶縁膜（７）表面に被着形成され
る。（10）はオーミック性の第２電極であり、基板
（１）裏面に被着形成される。FIG. 1 shows a schematic view of this type of semiconductor laser, and (1)
Is an n-type GaAs substrate having one (100) principal surface, (2) to (5)
First Kuratsudo layer, the active layer that are sequentially laminated on one main surface of the substrate (1) is a second cladding layer and the cap layer, the layers (2) to (5) are each n-type Ga 1 -XAlxAs (0 <x
<1), non-doped Ga 1 -yAlyAs (0 ≦ y <x), p-type G
a 1 -xAlxAs.p type GaAs. (6) is a ridge portion having a trapezoidal cross section extending in a direction perpendicular to the paper of the drawing (<01> direction). The ridge portion is capped to a depth that does not reach the active layer (3) from the surface of the cap layer (5). The layer (5) and the second clad layer (4) are formed by selectively removing them by etching. (7) is an insulating film made of, for example, SiO 2 , which is selectively formed on the side wall of the ridge portion (6) and the surface of the second cladding layer (4) exposed by the formation of the ridge portion. . As shown in FIG. 3 (a), the insulating film (7) is formed by first coating SiO 2 (7a) on the entire surface of the ridge portion (6) and the second cladding layer (4) by a known CVD method or the like. Then, as shown in FIG. 3 (b), a resist film (8) is applied to the SiO 2 (7a) except for the area right above the ridge portion (6) by photolithography. Thereafter, using the resist film (8) as a mask, the SiO 2 (7a) deposited on the upper surface of the ridge portion (6) is selectively removed (FIG. 3 (c)), and then the resist film (8) is removed. By doing so, the above-mentioned insulating film (7) is obtained. Returning to FIG. 1, (9) is an ohmic first electrode, which is a cap layer exposed on the upper surface of the ridge portion (6). (5) It is deposited on the surface and the surface of the insulating film (7). (10) is an ohmic second electrode which is formed on the back surface of the substrate (1).
斯る半導体レーザでは、リッジ部（６）直下以外の第
２クラッド層（４）の層厚ｔを活性層（３）において生
じたレーザ光が絶縁膜（７）側に滲み出し可能な厚さと
すると共にリッジ部（６）底部側の幅W1を3.5〜４μｍ
以下とすることにより単一モードでレーザ光を発振可能
な屈折率導波型の半導体レーザとなる。In such a semiconductor laser, the thickness t of the second cladding layer (4) other than immediately below the ridge portion (6) is set to a thickness such that laser light generated in the active layer (3) can seep out to the insulating film (7) side. 3.5~4μm width W 1 of the ridge portion (6) bottom side as well as
By the following, a refractive index guided semiconductor laser capable of oscillating laser light in a single mode is obtained.
（ハ） 発明が解決しようとする課題 然るに、斯る半導体レーザではリッジ部（６）の断面
形状が台形となっているため、上記リッジ部（６）の上
側の幅W2はW1＞W2となり、幅W1より更に狭くなる。(C) SUMMARY OF THE INVENTION However, since the斯Ru semiconductor laser sectional shape of the ridge (6) is in the trapezoid, the width W 2 of the upper side of the ridge (6) W 1> W 2, and further narrower than the width W 1.
このため、上述した如く、絶縁膜（７）の形成にあた
ってホトリソグラフィ技術を用いると、その時のマスク
合わせて高い精度が要求されるという問題があった。For this reason, as described above, when the photolithography technique is used for forming the insulating film (7), there is a problem that high precision is required for the mask at that time.
（ニ） 課題を解決するための手段 本発明は斯る点に鑑みてなされたもので、その構成的
特徴はリッジ部を有する基板表面全面に被着形成された
層のうち上記リッジ部上面に位置する層を選択的にエッ
チング除去する方法であって、上記リッジ部の上側角部
直上に位置する上記層表面を除く上記層表面レジスト膜
を塗布後、上記基板表面側をエッチヤントに浸漬するこ
とにある。(D) Means for Solving the Problems The present invention has been made in view of the above points, and its structural characteristic is that the layer formed on the entire surface of the substrate having the ridge portion has a structure on the upper surface of the ridge portion. A method for selectively etching away a layer located thereon, wherein after applying the layer surface resist film except the layer surface located immediately above the upper corner of the ridge portion, immersing the substrate surface side in an etchant. It is in.
（ホ） 作 用 斯る方法によれば、レジスト膜が塗布されていないリ
ッジ部の上側角部直上に位置する部分よりリッジ部に被
着された層に対するエッチングが開始される。(E) Operation According to such a method, the etching of the layer applied to the ridge portion is started from the portion immediately above the upper corner portion of the ridge portion where the resist film is not applied.
（ヘ） 実施例 第２図（ａ）〜（ｄ）は本発明の実施例を示す工程別
断面時であり、第１図と同一箇所には同一番号を付し説
明を省略する。(F) Example FIGS. 2 (a) to 2 (d) are cross-sectional views at different steps showing an example of the present invention, and the same parts as those in FIG.
第２図（ａ）は第１工程を示し、第３図（ａ）に示し
た工程と同様に、リッジ部（６）及び第２クラッド層
（４）表面全面にSiO2（7a）を周知のCVD法等により被
着する。尚、このときのSiO2（7a）の膜厚は約6000Åで
ある。FIG. 2 (a) shows the first step. Similar to the step shown in FIG. 3 (a), SiO 2 (7a) is widely known on the entire surface of the ridge portion (6) and the second cladding layer (4). Is deposited by the CVD method or the like. The thickness of SiO 2 (7a) at this time is about 6000 °.
第２図（ｂ）は第２工程を示し、斯る工程ではリッジ
部（６）の上側角部（6a）（6b）の直上を除くSiO2（7
a）表面レジスト膜（11）を塗布する。FIG. 2 (b) shows a second step, in which SiO 2 (7) is removed except immediately above the upper corners (6a) (6b) of the ridge (6).
a) Apply a surface resist film (11).
具体的には、リッジ部（６）の底部側の幅W1が３μ
ｍ、上側の幅が1.0μm.高さＨが2.0μｍであるとする
と、例えば富士ハントエレクトロニクステクノロジ
（株）製のネガ型レジストIC43T−３を同量のシンナに
よって希釈してなるレジスト材をSiO2（7a）上にスピン
塗布する。尚、このときのスピナの回転数は4000〜6000
rpmであり、かつその回転時間は約30秒である。Specifically, the width W 1 of the bottom side of the ridge (6) is 3μ
If the upper width is 1.0 μm and the height H is 2.0 μm, for example, a resist material obtained by diluting a negative resist IC43T-3 manufactured by Fuji Hunt Electronics Technology Co., Ltd. with the same amount of thinner is SiO. 2 Spin on (7a). The spinner rotation speed at this time is 4000 to 6000
rpm and the rotation time is about 30 seconds.
斯る条件下のスピン塗布では、リッジ部（６）の角部
（6a）（6b）直上のSiO2（7a）表面にはレジスト材が塗
布されない。その後140℃で30分間ポストベーキングす
ることにより膜厚2000Åのレジスト膜（11）を形成でき
る。In the spin coating under such conditions, the resist material is not applied to the SiO 2 (7a) surface immediately above the corners (6a) and (6b) of the ridge (6). Thereafter, post-baking is performed at 140 ° C. for 30 minutes to form a resist film (11) having a thickness of 2000 °.
第２図（ｃ）（ｄ）は最終工程を示し、少なくともレ
ジスト膜（11）が形成された表面側をNH4F:HF＝8:1の緩
衝フッ酸溶液に３〜3.5分間浸漬する。尚、このときの
フッ酸溶液の温度は室温（25℃）程度である。FIGS. 2 (c) and 2 (d) show the final step, in which at least the surface side on which the resist film (11) is formed is immersed in a buffered hydrofluoric acid solution of NH 4 F: HF = 8: 1 for 3 to 3.5 minutes. The temperature of the hydrofluoric acid solution at this time is about room temperature (25 ° C.).
上記溶液は、SiO2（7a）に対してはエッチヤントとし
て作用するが、レジスト膜（11）及びキャップ層（５）
に対してはエッチヤントとして作用しない。従って、斯
る工程の初期には第２図（ｃ）に示す如くリッジ部
（６）の上側角部（6a）（6b）直上において露出したSi
O2（7a）表面からエッチングが始まる。その後、時間の
経過と共にリッジ部（６）上面に位置するSiO2（7a）が
徐々にエッチングされ、最終的には第２図（ｄ）に示す
如く、リッジ部（６）上面のSiO2（7a）が全て除去され
ることとなる。また、このときリッジ部（６）上面上方
に位置するレジスト膜（11）もSiO2（7a）の除去に伴な
ってリフトオフされる。斯るエッチング後、SiO2（7a）
表面に残存するレジスト膜（11）を除去することにより
所定の絶縁膜（７）が得られる。The above solution acts as an etchant for SiO 2 (7a), but resist film (11) and cap layer (5)
Does not act as an etchant. Therefore, at the beginning of such a process, as shown in FIG.
Etching starts from the O 2 (7a) surface. Thereafter, the SiO 2 (7a) is gradually etched located ridge (6) upper surface over time, eventually as shown in FIG. 2 (d), the ridge (6) the upper surface of the SiO 2 ( 7a) will be completely removed. At this time, the resist film (11) located above the upper surface of the ridge (6) is also lifted off with the removal of the SiO 2 (7a). After such etching, SiO 2 (7a)
By removing the resist film (11) remaining on the surface, a predetermined insulating film (7) is obtained.
尚、SiO2（7a）表面のうち、リッジ部（６）の角部
（6a）（6b）直上部分を除いてレジスト材を塗布するた
めのスピン塗布の条件は上記実施例の条件に限定される
ものではなく、リッジ部の幅W1,W2及び高さＨやレジス
ト材の種類及び物性（粘度等）等が変化すれば、スピナ
の回転数や回転時間も必然的に変化する。The spin coating conditions for applying the resist material on the SiO 2 (7a) surface except for the portions directly above the corners (6a) and (6b) of the ridge portion (6) are limited to the conditions in the above embodiment. However, if the width W 1 , W 2 and height H of the ridge portion, the type and physical properties (viscosity, etc.) of the resist material change, the number of rotations and the rotation time of the spinner necessarily change.
（ト） 発明の効果 本発明によれば、マスク合せが必要なフォトリゾクラ
フィ技術を用いることなくリッジ部上面に位置する層を
選択的にエッチング除去できる。(G) Effects of the Invention According to the present invention, a layer located on the upper surface of the ridge portion can be selectively removed by etching without using a photolithography technique that requires mask alignment.
第１図はリッジ型の半導体レーザを示す断面図、第２図
（ａ）〜（ｄ）は本発明の実施例を示す工程別要部断面
図、第３図（ａ）〜（ｃ）は従来例を示す工程別要部断
面図である。 （６）……リッジ部、（6a）（6b）……上側角部、（7
a）……SiO2、（11）……レジスト膜。FIG. 1 is a cross-sectional view showing a ridge-type semiconductor laser, FIGS. 2 (a) to 2 (d) are cross-sectional views of a main part of each step showing an embodiment of the present invention, and FIGS. 3 (a) to 3 (c) are It is a principal part sectional drawing according to process which shows a prior art example. (6) ... Ridge, (6a) (6b) ... Upper corner, (7
a) SiO 2 , (11) resist film.
Claims (1)
された層のうち上記リッジ部上面に位置する層を選択的
にエッチング除去する方法であって、 上記リッジ部の上側角部直上に位置する上記層表面を除
く上記層表面にレジスト膜を塗布後、上記基板表面側を
エッチヤントに浸漬することを特徴とするエッチング方
法。1. A method for selectively etching and removing a layer located on an upper surface of a ridge portion among layers formed on the entire surface of a substrate having a ridge portion, the layer being located just above an upper corner of the ridge portion. An etching method, wherein a resist film is applied to the surface of the layer except for the surface of the layer located, and then the surface side of the substrate is immersed in an etchant.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2937388A JP2627292B2 (en) | 1988-02-10 | 1988-02-10 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2937388A JP2627292B2 (en) | 1988-02-10 | 1988-02-10 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205493A JPH01205493A (en) | 1989-08-17 |
| JP2627292B2 true JP2627292B2 (en) | 1997-07-02 |
Family
ID=12274342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2937388A Expired - Fee Related JP2627292B2 (en) | 1988-02-10 | 1988-02-10 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627292B2 (en) |
-
1988
- 1988-02-10 JP JP2937388A patent/JP2627292B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01205493A (en) | 1989-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274637A (en) | Transverse coupling distribution feedback ridge semiconductor laser and manufacture thereof | |
| KR0172797B1 (en) | Laser diode and method for fabricating the same | |
| JP2627292B2 (en) | Etching method | |
| JP2742391B2 (en) | Method of manufacturing semiconductor optical integrated circuit | |
| US4966863A (en) | Method for producing a semiconductor laser device | |
| JPH08130343A (en) | Manufacture of semiconductor laser | |
| JPH09331104A (en) | Manufacture of semiconductor device | |
| KR19990003500A (en) | Laser diode and manufacturing method thereof | |
| JP2000068591A (en) | Semiconductor laser and manufacture thereof | |
| JP3133555B2 (en) | Semiconductor laser device | |
| JP2002313783A (en) | Method for forming polygon semiconductor ring laser, polygon semiconductor ring laser and polygon semiconductor ring laser gyroscope | |
| JP2682937B2 (en) | Method for manufacturing semiconductor device | |
| JPH01298784A (en) | Manufacture of semiconductor laser | |
| JPH10144994A (en) | Manufacture of optical semiconductor device | |
| JPH04133315A (en) | Manufacture of semiconductor device | |
| KR960009301A (en) | Semiconductor laser diode and manufacturing method thereof | |
| JP2003031556A (en) | Method for manufacturing semiconductor element and gyro unit | |
| JPH04293286A (en) | Manufacture of semiconductor laser element | |
| JPS63127589A (en) | Manufacture of semiconductor device | |
| JPH04127157A (en) | Production of semiconductor element | |
| JP3395702B2 (en) | Method of forming resist mask for dry etching | |
| JPH06104529A (en) | Grooving method for semiconductor light emitting element | |
| JP2000091313A (en) | Semiconductor element and its manufacture | |
| JPH077862B2 (en) | Semiconductor laser manufacturing method | |
| KR19980084828A (en) | Semiconductor laser diode and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |