JP2626063B2 - LCD drive circuit - Google Patents

LCD drive circuit

Info

Publication number
JP2626063B2
JP2626063B2 JP1157639A JP15763989A JP2626063B2 JP 2626063 B2 JP2626063 B2 JP 2626063B2 JP 1157639 A JP1157639 A JP 1157639A JP 15763989 A JP15763989 A JP 15763989A JP 2626063 B2 JP2626063 B2 JP 2626063B2
Authority
JP
Japan
Prior art keywords
signal
sample
hold
unit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1157639A
Other languages
Japanese (ja)
Other versions
JPH0321986A (en
Inventor
雅司 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1157639A priority Critical patent/JP2626063B2/en
Publication of JPH0321986A publication Critical patent/JPH0321986A/en
Application granted granted Critical
Publication of JP2626063B2 publication Critical patent/JP2626063B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶駆動回路に関する。The present invention relates to a liquid crystal drive circuit.

〔従来の技術〕[Conventional technology]

液晶TV等の普及に伴い、乾電池駆動のアクティブマト
リックス液晶パネルの駆動回路の消費電力の低減化が重
要になってきた。
With the spread of liquid crystal TVs and the like, it has become important to reduce the power consumption of the driving circuit of a dry battery driven active matrix liquid crystal panel.

第3図は従来の液晶駆動回路の一例のブロック図であ
る。
FIG. 3 is a block diagram of an example of a conventional liquid crystal drive circuit.

ビデオ信号出力部5は、RGBビデオラインlの入力部
に互に独立しているRGB信号R,G,Bをそれぞれ入力し、サ
ンプルホールド回路SHのそれぞれのRGB信号R,G,Bに対応
して並列に入力し、サンプルホールド素子のサンプリン
グするためのゲートのオン期間にマトリックス液晶パネ
ル部6に駆動信号R1,G1,B1〜R2n,G2n,B2nとして順次出
力している。
The video signal output unit 5 inputs the mutually independent RGB signals R, G, B to the input unit of the RGB video line l, and corresponds to each of the RGB signals R, G, B of the sample and hold circuit SH. Are input in parallel, and sequentially output as drive signals R 1 , G 1 , B 1 to R 2n , G 2n , B 2n to the matrix liquid crystal panel unit 6 during the ON period of the gate for sampling of the sample and hold element. .

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の駆動回路は、RGBビデオラインに寄生
容量Csが並列に存在するのでビデオラインlの入力イン
ピーダンスが低く、液晶パネル部の画素数が大きくなる
ビデオ信号出力部の消費電力が増大するという欠点があ
った。
In the above-described conventional driving circuit, since the parasitic capacitance Cs exists in parallel with the RGB video line, the input impedance of the video line 1 is low, and the power consumption of the video signal output unit in which the number of pixels of the liquid crystal panel unit is large increases. There were drawbacks.

すなわちRGBビデオラインlにはそれぞれ2n個のサン
プルホールド素子が接続されており、例えば水平画素数
が384とすると各ラインに128個のサンプルホールド素子
が接続される。各寄生容量を0.5pFとすると、総入力容
量はR,G,Bの各ラインごとに64pFとなる。
That is, each of the RGB video lines 1 is connected to 2n sample-hold elements. For example, if the number of horizontal pixels is 384, 128 sample-hold elements are connected to each line. Assuming that each parasitic capacitance is 0.5 pF, the total input capacitance is 64 pF for each of the R, G, and B lines.

本発明の目的は、入力インピーダンスの高い液晶駆動
回路を提供することにある。
An object of the present invention is to provide a liquid crystal drive circuit having a high input impedance.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の液晶駆動回路は、RGBビデオラインの複数の
出力端から出力するRGB信号をそれぞれ対応するサンプ
ルホールド回路に入力し、該サンプルホールド回路のゲ
ート期間に前記RGB信号を駆動信号としてアクティブマ
トリックス液晶回路に供給する液晶駆動回路において、
前記サンプルホールド回路が、複数のユニットに分割さ
れ、該複数のユニットの入力部と前記RGBビデオライン
の前記出力端との間に、ゲートが動作している前記サン
プルホールド回路を含む前記ユニットに対応して分割制
御される複数のユニットスイッチを設けると共に、該ユ
ニットスイッチの切換タイミングは、前記RGBビデオラ
インにそれぞれ対応してずらし期間を設けて構成されて
いる。
The liquid crystal drive circuit according to the present invention is configured such that an RGB signal output from a plurality of output terminals of an RGB video line is input to a corresponding sample hold circuit, and an active matrix liquid crystal is used as a drive signal using the RGB signal during a gate period of the sample hold circuit. In the liquid crystal drive circuit that supplies the circuit,
The sample-and-hold circuit is divided into a plurality of units, and corresponds to the unit including the sample-and-hold circuit in which a gate is operated between an input section of the plurality of units and the output end of the RGB video line. In addition to providing a plurality of unit switches that are divided and controlled, the switching timings of the unit switches are configured by providing a shift period corresponding to each of the RGB video lines.

〔実施例〕〔Example〕

また、本発明によればRGBビデオ信号を分離したR信
号ライン、G信号ラインおよびB信号ラインと、R信号
用サンプルホールド素子、G信号用サンプルホールド素
子およびB信号用サンプルホールド素子の組をそれぞれ
複数個含む第1のサンプルホールドユニットおよび第2
のサンプルホールドユニットと、前記第1のサンプルホ
ールドユニットの各R信号用サンプルホールド素子の入
力側を共通に、各G信号用サンプルホールド素子の入力
側を共通におよび各B信号用サンプルホールド素子の入
力側を共通にそれぞれ接続する第1の接続線、第2の接
続線および第3の接続線と、前記第2のサンプルホール
ドユニットの各R信号用サンプルホールド素子の入力側
を共通に、各G信号用サンプルホールド素子の入力側を
共通におよび各B信号用サンプルホールド素子の入力側
を共通にそれぞれ接続する第4の接続線、第5の接続線
および第6の接続線と、前記R信号ライン、G信号ライ
ンおよびB信号ラインと第1の接続線、第2の接続線お
よび第3の接続線間に各々配置したR信号用スイッチ素
子、G信号用スイッチ素子およびB信号用スイッチ素子
とからなる第1のスイッチユニットと、前記R信号ライ
ン、G信号ラインおよびB信号ラインと第4の接続線、
第5の接続線および第6の接続線間に各々配置したR信
号用スイッチ素子、G信号用スイッチ素子およびB信号
用スイッチ素子とからなる第2のスイッチユニットと、
前記第1のスイッチユニットおよび第2のスイッチユニ
ットの一方のR信号用スイッチ素子と他方のR信号用ス
イッチ素子間、一方のG信号用スイッチ素子と他方のG
信号用スイッチ素子間、一方のB信号用スイッチ素子と
他方のB信号用スイッチ素子間の各々でオンオフ切換制
御するスイッチ制御回路とを含む液晶駆動回路が得られ
る。
According to the present invention, a set of an R signal line, a G signal line, and a B signal line obtained by separating an RGB video signal, and a set of an R signal sample / hold element, a G signal sample / hold element, and a B signal sample / hold element are respectively provided. A first sample and hold unit including a plurality thereof and a second sample and hold unit
, The input side of each R signal sample and hold element of the first sample and hold unit, the input side of each G signal sample and hold element, and the sample and hold element of each B signal. The first connection line, the second connection line, and the third connection line that commonly connect the input sides, respectively, and the input side of each R signal sample and hold element of the second sample and hold unit are commonly used. A fourth connection line, a fifth connection line, and a sixth connection line that commonly connect the input side of the G signal sample and hold element and the input side of each B signal sample and hold element; An R signal switch element and a G signal switch which are respectively arranged between the signal line, the G signal line and the B signal line and the first connection line, the second connection line and the third connection line. A first switch unit comprising a switch element and the B signal for the switch element, the R signal lines, G signal line and the B signal line and the fourth connection line,
A second switch unit including an R signal switch element, a G signal switch element, and a B signal switch element disposed between the fifth connection line and the sixth connection line;
Between the one R signal switch element and the other R signal switch element of the first switch unit and the second switch unit, one G signal switch element and the other G signal switch element;
A liquid crystal drive circuit including a switch control circuit for controlling ON / OFF switching between the signal switch elements, between one B signal switch element and the other B signal switch element is obtained.

また、本発明によれば前記スイッチ制御回路の切換制
御のタイミングは、前記第1のサンプルホールドユニッ
トと前記第2のサンプルホールドユニットの境界では互
いに至近のR信号用サンプルホールド素子、互いに至近
のG信号サンプルホールド素子、互いに至近のB信号用
サンプルホールド素子の各々の間では第1のサンプルホ
ールドユニットのサンプリング期間後であって第2のサ
ンプルホールドユニットのサンプリング期間の開始前で
あることを特徴とする液晶駆動回路が得られる。
Further, according to the present invention, the timing of the switching control of the switch control circuit is such that the R signal sample and hold elements which are close to each other and the G signal which are close to each other at the boundary between the first sample and hold unit and the second sample and hold unit. The signal sample-and-hold element and the sample-and-hold element for the B signal that are close to each other are after the sampling period of the first sample-and-hold unit and before the start of the sampling period of the second sample-and-hold unit. Liquid crystal driving circuit is obtained.

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例のブロック図、第2図は第
1図のブロックの動作を説明するための各部信号のタイ
ミング図である。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a timing chart of signals of respective parts for explaining the operation of the block of FIG.

液晶駆動回路1は、第3図のサンプルホールド回路SH
をn組づつ二つのユニット4a,4bに分割し、各ユニット4
a,4bの入力端にビデオのRGB信号R,G,Bに対応するスイッ
チユニット3a,3bを設け、それらのスイッチのタイミン
グをR,G,Bごとに制御するRGB制御信号aR,aG,aB〜bR,bG,
bBを出力するスイッチ制御部2を有している。
The liquid crystal drive circuit 1 is provided with the sample and hold circuit SH shown in FIG.
Is divided into two units 4 a and 4 b by n pairs, and each unit 4
a, 4 RGB signal of the video to the input of b R, G, the switch unit 3 a, 3 b corresponding provided B, and the timing of the switches R, G, RGB control signal a R for controlling each B , a G , a B 〜b R , b G ,
The switch control unit 2 for outputting a b B has.

スイッチ3a,3bにより、例えばサンプリングのオン動
作中のユニット4b以外のユニット4aのスイッチユニット
3aのSR,SG,SBのいずれをもオフさせることでRGB信号の
入力端とユニット4a間を切離すことができる。
Switch 3 a, 3 b by, for example sampling on the operation in the unit 4 b other units 4 a of the switch unit
3 a of S R, S G, can be disconnected between the input end and the unit 4 a of the RGB signal by turning off any of the S B.

ユニット4aからの次のユニット4bへのスイッチ切り換
えタイミングは、そのRGBビデオラインlに接続されて
いるサンプルホールド回路SHbのサンプルホールド素子
のサンプリングゲートのオフタイミングとずらす必要が
ある。
Switch switching timing to the next unit 4 b from unit 4 a, it is necessary to shift the off timing of the sampling gate of the sample-and-hold device of the sample-and-hold circuit SH b connected to the RGB video line l.

さもないと、各ユニットスイッチの切換え時の充放電
ノイズがサンプルホールド回路SHa,SHbに影響を与え
る。
Otherwise, charge / discharge noise at the time of switching of each unit switch affects the sample and hold circuits SH a and SH b .

例えば、R信号Rについて説明するとユニット4aに対
応するサンプルホールド素子のサンプリングゲートrn
時点t1においてオフした後、期間τだけずらせた時点
t2で、スイッチユニット3aのRスイッチSRを制御信号aR
によりオフし、同時にスイッチユニット3bのRスイッチ
SRをオンする。
For example, as for the R signal R, the time when the sampling gate r n of the sample-and-hold element corresponding to the unit 4 a is turned off at the time t 1 and shifted by the period τ 1
In t 2, controls the R switch S R of the switch unit 3 a signal a R
Off at the same time as the R switch of switch unit 3 b
Turn on S R.

次に、期間τ後の時点t3でサンプルホールド回路SH
bのサンプルホールド素子のサンプリングゲートrn+1
より駆動信号Rn+1が出力される。
Next, the sample and hold circuit SH at t 3 after time tau 2
The drive signal R n + 1 is output by the sampling gate r n + 1 of the sample and hold element b .

このように、R信号RについてはRスイッチSRの切換
時点t2とゲートr1〜r2nのオン・オフ時点t3をずらして
いる。
Thus, the R signal R is shifted R switch S switching point R t 2 and the gate r 1 ~r 2n on-off time t 3.

以下、ビデオ信号G,Bについても同様のタイミングで
動作する。
Hereinafter, the video signals G and B operate at the same timing.

従って、ユニット4bが動作している期間中は他のユニ
ット4aは液晶駆動回路1の入力部と分離され、水平画素
数が384の場合にn=64となるのでR,G,B各信号当りの入
力総容量は、従来の寄生容量Csの総和の半分32pFと1つ
のMOSによるスイッチ寄生容量5pFの和の37pFになる。
Therefore, during the period when the unit 4b is operating, the other unit 4a is separated from the input unit of the liquid crystal drive circuit 1, and when the number of horizontal pixels is 384, n = 64. The total input capacitance per signal is 37 pF, which is the sum of 32 pF, which is half the total of the conventional parasitic capacitance Cs, and 5 pF, the switch parasitic capacitance of one MOS.

本実施例で液晶駆動回路を1チップの集積回路にした
が、スイッチ制御部2を各ユニットに対応して分割し
て、2チップにしてもよい。
In this embodiment, the liquid crystal drive circuit is a one-chip integrated circuit, but the switch control unit 2 may be divided into two chips corresponding to each unit.

〔発明の効果〕〔The invention's effect〕

本発明はサンプルホールド回路を複数個のユニットに
分け、サンプリング動作中のユニット以外のユニットは
スイッチで切離すことにより、ビデオラインの入力容量
を大幅に低減し、ビデオ信号出力部及び駆動回路消費電
力の低減に効果がある。
The present invention divides the sample-and-hold circuit into a plurality of units, and disconnects units other than the unit performing the sampling operation by a switch, thereby greatly reducing the input capacity of the video line, and reducing the power consumption of the video signal output unit and the driving circuit. This is effective in reducing the amount of rust.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例のブロック図、第2図は第1
図のブロックの動作を説明するための各部信号のタイミ
ング図、第3図は従来の液晶駆動回路の一例のブロック
図である。 1……液晶駆動回路、2……スイッチ制御部、3a,3b
…スイッチユニット、4a,4b……ユニット、5……ビデ
オ信号出力部、6……液晶パネル部、aR,aG,aB……RGB
制御信号、l……RGB信号ビデオライン、la,lb……ユニ
ットスイッチ制御信号、R,G,B……RGB信号、R1,G1,B1
R2n,G2n,B2n……駆動信号、SHa,SHb……a,bのサンプル
ホールド回路。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
FIG. 3 is a timing chart of signals of respective parts for explaining the operation of the block shown in FIG. 3, and FIG. 1 ... LCD drive circuit, 2 ... Switch control unit, 3a , 3b ...
… Switch unit, 4 a , 4 b … Unit, 5… Video signal output unit, 6… Liquid crystal panel unit, a R , a G , a B … RGB
Control signal, l ...... RGB signal video line, l a, l b ...... unit switch control signals, R, G, B ...... RGB signals, R 1, G 1, B 1 ~
R 2n , G 2n , B 2n ... Drive signal, SH a , SH b .

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】RGBビデオ信号を分離したR信号ライン、
G信号ラインおよびB信号ラインと、 R信号用サンプルホールド素子、G信号用サンプルホー
ルド素子およびB信号用サンプルホールド素子の組をそ
れぞれ複数個含む第1のサンプルホールドユニットおよ
び第2のサンプルホールドユニットと、 前記第1のサンプルホールドユニットの各R信号用サン
プルホールド素子の入力側を共通に、各G信号用サンプ
ルホールド素子の入力側を共通におよび各B信号用サン
プルホールド素子の入力側を共通にそれぞれ接続する第
1の接続線、第2の接続線および第3の接続線と、 前記第2のサンプルホールドユニットの各R信号用サン
プルホールド素子の入力側を共通に、各G信号用サンプ
ルホールド素子の入力側を共通におよび各B信号用サン
プルホールド素子の入力側を共通にそれぞれ接続する第
4の接続線、第5の接続線および第6の接続線と、 前記R信号ライン、G信号ラインおよびB信号ラインと
第1の接続線、第2の接続線および第3の接続線間に各
々配置したR信号用スイッチ素子、G信号用スイッチ素
子およびB信号用スイッチ素子とからなる第1のスイッ
チユニットと、 前記R信号ライン、G信号ラインおよびB信号ラインと
第4の接続線、第5の接続線および第6の接続線間に各
々配置したR信号用スイッチ素子、G信号用スイッチ素
子およびB信号用スイッチ素子とからなる第2のスイッ
チユニットと、 前記第1のスイッチユニットおよび第2のスイッチユニ
ットの一方のR信号用スイッチ素子と他方のR信号用ス
イッチ素子間、一方のG信号用スイッチ素子と他方のG
信号用スイッチ素子間、一方のB信号用スイッチ素子と
他方のB信号用スイッチ素子間の各々でオンオフ切換制
御するスイッチ制御回路とを含む液晶駆動回路。
An R signal line for separating an RGB video signal;
A first sample and hold unit and a second sample and hold unit each including a plurality of sets of a G signal line and a B signal line, a plurality of sets of an R signal sample and hold element, a G signal sample and hold element, and a B signal sample and hold element; The input side of each R signal sample and hold element of the first sample and hold unit is commonly used, the input side of each G signal sample and hold element is commonly used, and the input side of each B signal sample and hold element is commonly used. A first connection line, a second connection line, and a third connection line to be connected to each other; and an input side of each of the R signal sample and hold elements of the second sample and hold unit, each G signal sample and hold. The input side of the element is commonly connected and the input side of each B signal sample-and-hold element is commonly connected. 4, the fifth connection line, the sixth connection line, and between the R signal line, the G signal line, and the B signal line, and the first connection line, the second connection line, and the third connection line. A first switch unit including a R-signal switch element, a G-signal switch element, and a B-signal switch element, respectively; and a fourth connection line with the R signal line, the G signal line, and the B signal line; A second switch unit including an R signal switch element, a G signal switch element, and a B signal switch element disposed between the fifth connection line and the sixth connection line; and the first switch unit and the second switch unit. 2 switch unit, between one R signal switch element and the other R signal switch element, one G signal switch element and the other G signal switch element.
A liquid crystal drive circuit including a switch control circuit that controls ON / OFF switching between the signal switch elements, between one B signal switch element and the other B signal switch element.
【請求項2】前記スイッチ制御回路の切換制御のタイミ
ングは、前記第2のサンプルホールドユニットと前記第
2のサンプルホールドユニットの境界では互いに至近の
R信号用サンプルホールド素子、互いに至近のG信号用
サンプルホールド素子、互いに至近のB信号用サンプル
ホールド素子の各々の間では第1のサンプルホールドユ
ニットのサンプリング期間後であって第2のサンプルホ
ールドユニットのサンプリング期間の開始前であること
を特徴とする請求項1記載の液晶駆動回路。
2. The switching control timing of the switch control circuit is such that an R-signal sample-hold element which is close to the second sample-hold unit and a G-signal which is close to each other at a boundary between the second sample-hold unit and the second sample-hold unit. The sample-and-hold element and the sample-and-hold element for the B signal that are close to each other are after the sampling period of the first sample-and-hold unit and before the start of the sampling period of the second sample-and-hold unit. The liquid crystal drive circuit according to claim 1.
JP1157639A 1989-06-19 1989-06-19 LCD drive circuit Expired - Lifetime JP2626063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1157639A JP2626063B2 (en) 1989-06-19 1989-06-19 LCD drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1157639A JP2626063B2 (en) 1989-06-19 1989-06-19 LCD drive circuit

Publications (2)

Publication Number Publication Date
JPH0321986A JPH0321986A (en) 1991-01-30
JP2626063B2 true JP2626063B2 (en) 1997-07-02

Family

ID=15654123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1157639A Expired - Lifetime JP2626063B2 (en) 1989-06-19 1989-06-19 LCD drive circuit

Country Status (1)

Country Link
JP (1) JP2626063B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050797A (en) * 1983-08-31 1985-03-20 Toshiba Corp Semiconductor storage device
JP2715298B2 (en) * 1986-02-21 1998-02-18 キヤノン株式会社 Drive
JP2512297B2 (en) * 1986-08-06 1996-07-03 セイコー電子工業株式会社 Color liquid crystal display device interface circuit
JPH0766255B2 (en) * 1986-09-18 1995-07-19 富士通株式会社 Active matrix display device

Also Published As

Publication number Publication date
JPH0321986A (en) 1991-01-30

Similar Documents

Publication Publication Date Title
EP0899713A2 (en) Column driver for an active matrix liquid crystal display
US9646526B2 (en) Gate driving unit, gate driving circuit and driving method thereof, and display device
US7561656B2 (en) Shift register with low stress
KR100328476B1 (en) Shift register, display device, image sensing element driving apparatus, and image sensing apparatus
US6518708B2 (en) Data signal line driving circuit and image display device including the same
TW200614141A (en) Active matrix type display device and drive control circuit used in the same
EP0920052A1 (en) Backlight device for a liquid display
JPH07191303A (en) Drive circuit for liquid crystal display device
US5570105A (en) Driving circuit for driving liquid crystal display device
JPH0776866B2 (en) Driving circuit in liquid crystal display device
KR950001584A (en) Active matrix display
JP2002196726A (en) Display driving device and display device module
JPH0210436B2 (en)
KR20080092215A (en) Pixel driving circuit and method and application thereof
TW202008342A (en) Gate driver and display apparatus thereof
JP2626063B2 (en) LCD drive circuit
JPH0695071A (en) Liquid crystal display device
JP2002505828A (en) Multi-output digital-analog converter
JPS6285577A (en) Wide band video signal processor
JPS63219280A (en) Driving circuit for matrix picture display device
JP3305470B2 (en) Signal line drive circuit for liquid crystal display
EP1083540A2 (en) Liquid crystal display device
JP3637075B2 (en) Signal line drive circuit for active matrix liquid crystal display device
JPH06259038A (en) Linear amplifier circuit
JP3170624B2 (en) Active matrix display device