JP2621807B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2621807B2 JP2621807B2 JP6211449A JP21144994A JP2621807B2 JP 2621807 B2 JP2621807 B2 JP 2621807B2 JP 6211449 A JP6211449 A JP 6211449A JP 21144994 A JP21144994 A JP 21144994A JP 2621807 B2 JP2621807 B2 JP 2621807B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- channel
- transistor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを集積
化した薄膜トランジスタに関する。
化した薄膜トランジスタに関する。
【０００２】
【従来の技術】近年、絶縁基板上に薄膜トランジスタを
形成する技術の研究が活発に行なわれている。この技術
は、安価な透明絶縁基板を用いて高品質の薄形ディスプ
レイを実現するアクティブマトリックスパネル、あるい
は通常の半導体集積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高性能な
イメージセンサ、あるいは高密度のメモリーなど、数多
くの応用が期待されるものである。
形成する技術の研究が活発に行なわれている。この技術
は、安価な透明絶縁基板を用いて高品質の薄形ディスプ
レイを実現するアクティブマトリックスパネル、あるい
は通常の半導体集積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高性能な
イメージセンサ、あるいは高密度のメモリーなど、数多
くの応用が期待されるものである。
【０００３】これらの応用の中には、基本的には薄膜ト
ランジスタをスイッチング素子としてのみ用いるものも
あるが、そのスイッチングに必要な駆動回路が薄膜トラ
ンジスタで同時に構成されることが望ましい。例えばア
クティブマトリックスパネルではマトリックス状に配置
された画素の１つ１つに薄膜トランジスタを配し、表示
データのスイッチングを行なうが、同時にその周辺駆動
回路を薄膜トランジスタで集積化できれば、実装の負担
を小さくすると共にシステム全体の低コスト化、小型化
が実現できる。すなわち、薄膜トランジスタでロジック
回路を構成することが必要となる。
ランジスタをスイッチング素子としてのみ用いるものも
あるが、そのスイッチングに必要な駆動回路が薄膜トラ
ンジスタで同時に構成されることが望ましい。例えばア
クティブマトリックスパネルではマトリックス状に配置
された画素の１つ１つに薄膜トランジスタを配し、表示
データのスイッチングを行なうが、同時にその周辺駆動
回路を薄膜トランジスタで集積化できれば、実装の負担
を小さくすると共にシステム全体の低コスト化、小型化
が実現できる。すなわち、薄膜トランジスタでロジック
回路を構成することが必要となる。
【０００４】この場合、通常の半導体集積回路の場合以
上に、相補構成（ＣＭＯＳ）化が要求される。これは、
薄膜トランジスタでロジック回路を構成する場合、一般
にその素子数が多くなり、相補構成にしない限り消費電
力が極めて大きくなってしまうためである。例えばアク
ティブマトリックスパネルの周辺駆動回路を薄膜トラン
ジスタで内蔵する場合、画素数に応じた数のシフトレジ
スタやバッファ、あるいはアナログスイッチなどが必要
となる。
上に、相補構成（ＣＭＯＳ）化が要求される。これは、
薄膜トランジスタでロジック回路を構成する場合、一般
にその素子数が多くなり、相補構成にしない限り消費電
力が極めて大きくなってしまうためである。例えばアク
ティブマトリックスパネルの周辺駆動回路を薄膜トラン
ジスタで内蔵する場合、画素数に応じた数のシフトレジ
スタやバッファ、あるいはアナログスイッチなどが必要
となる。
【０００５】一般的には５００段以上のシフトレジスタ
を内蔵しなくてはならない。また、三次元集積回路やイ
メージセンサ、あるいは高密度メモリーなどの場合でも
同様に多数の素子数が必要とされることは容易に類推で
きる。このように素子数が多い場合、その消費電力を低
減する上で、薄膜トランジスタを相補構成とすることは
極めて有効である。相補型薄膜トランジスタは、Ｐチャ
ネル型薄膜トランジスタとＮチャネル型薄膜トランジス
タから構成される。これらの薄膜トランジスタのうち、
いずれか一方は必ずオフ状態にあるため、電源間に貫通
電流の流れることがなく、消費電力を大幅に低減させる
ことが可能となる。
を内蔵しなくてはならない。また、三次元集積回路やイ
メージセンサ、あるいは高密度メモリーなどの場合でも
同様に多数の素子数が必要とされることは容易に類推で
きる。このように素子数が多い場合、その消費電力を低
減する上で、薄膜トランジスタを相補構成とすることは
極めて有効である。相補型薄膜トランジスタは、Ｐチャ
ネル型薄膜トランジスタとＮチャネル型薄膜トランジス
タから構成される。これらの薄膜トランジスタのうち、
いずれか一方は必ずオフ状態にあるため、電源間に貫通
電流の流れることがなく、消費電力を大幅に低減させる
ことが可能となる。
【０００６】
【発明が解決しようとする課題】しかし、これらの薄膜
トランジスタは一般的に非単結晶シリコン膜で構成され
ているものであるため、単結晶シリコンに比べて膜質が
悪いので、単結晶シリコンによるトランジスタに比べて
十分なＯＮ電流が得られず、また、単結晶シリコンによ
るトランジスタに比べてトランジスタのＯＦＦ時にも大
きなリーク電流が発生するという特性を有していた。そ
のため、単結晶シリコンによるトランジスタに比べて、
ＯＮ／ＯＦＦ比が小さいという問題を有していた。
トランジスタは一般的に非単結晶シリコン膜で構成され
ているものであるため、単結晶シリコンに比べて膜質が
悪いので、単結晶シリコンによるトランジスタに比べて
十分なＯＮ電流が得られず、また、単結晶シリコンによ
るトランジスタに比べてトランジスタのＯＦＦ時にも大
きなリーク電流が発生するという特性を有していた。そ
のため、単結晶シリコンによるトランジスタに比べて、
ＯＮ／ＯＦＦ比が小さいという問題を有していた。
【０００７】本発明はこのような欠点を一挙に解決する
ものであり、その目的とするところは、非単結晶シリコ
ン膜からなるチャネル領域を有する薄膜トランジスタに
おいて、ＯＦＦ時のリーク電流を低減し、ＯＮ／ＯＦＦ
比を大きくする構成を、簡単な製造方法で安価に提供す
ることにある。
ものであり、その目的とするところは、非単結晶シリコ
ン膜からなるチャネル領域を有する薄膜トランジスタに
おいて、ＯＦＦ時のリーク電流を低減し、ＯＮ／ＯＦＦ
比を大きくする構成を、簡単な製造方法で安価に提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明は、薄膜トランジ
スタにおいて、チャンネル領域はノンドープの非単結晶
シリコン堆積膜よりなり、かつ、該非単結晶シリコン堆
積膜の膜厚は、該非単結晶シリコン堆積膜中に存在する
等価的にアクセプターまたはドナーとして働くトラップ
密度に基づく空乏層の広がり得る最大幅よりも薄く形成
されてなることを特徴とするものである。
スタにおいて、チャンネル領域はノンドープの非単結晶
シリコン堆積膜よりなり、かつ、該非単結晶シリコン堆
積膜の膜厚は、該非単結晶シリコン堆積膜中に存在する
等価的にアクセプターまたはドナーとして働くトラップ
密度に基づく空乏層の広がり得る最大幅よりも薄く形成
されてなることを特徴とするものである。
【０００９】
【実施例】まず、チャネル領域をノンドープシリコン薄
膜により構成し、ソース・ドレインの導電型によってＰ
チャネル型あるいはＮチャネル型薄膜トランジスタを実
現する相補型薄膜トランジスタについて、図面に基づい
て詳しく説明する。
膜により構成し、ソース・ドレインの導電型によってＰ
チャネル型あるいはＮチャネル型薄膜トランジスタを実
現する相補型薄膜トランジスタについて、図面に基づい
て詳しく説明する。
【００１０】図１は相補型薄膜トランジスタの構造を示
す断面図である。１０１はガラス、石英、パシベーショ
ン膜を含む半導体集積回路基板などの絶縁基板であり、
その上にＰチャネル型薄膜トランジスタ１０２とＮチャ
ネル型薄膜トランジスタ１０３が形成されており、相補
型薄膜トランジスタを構成している。１０４はノンドー
プシリコン薄膜から成るＰチャネル型薄膜トランジスタ
のチャネル領域である。１０５はボロンなどのアクセプ
タをドープしたＰ型シリコン薄膜から成るソース領域で
あり、１０６は同様に構成されたドレイン領域である。
１０７はＳｉＯ2 などのゲート絶縁膜、１０８は多結晶
シリコン、金属などのゲート電極、１０９はＳｉＯ2 な
どの層間絶縁膜である。１１０、１１１は金属などの導
電体から成り、それぞれソース電極、ドレイン電極であ
る。１１２はノンドープシリコン薄膜から成るＮチャネ
ル型薄膜トランジスタのチャネル領域である。１１３は
リン、ヒ素などのドナーをドープしたＮ型シリコン薄膜
から成るソース領域であり、１１４は同様に構成された
ドレイン領域である。１１５はゲート絶縁膜、１１６は
ゲート電極、１１７はソース電極、１１８はドレイン電
極である。
す断面図である。１０１はガラス、石英、パシベーショ
ン膜を含む半導体集積回路基板などの絶縁基板であり、
その上にＰチャネル型薄膜トランジスタ１０２とＮチャ
ネル型薄膜トランジスタ１０３が形成されており、相補
型薄膜トランジスタを構成している。１０４はノンドー
プシリコン薄膜から成るＰチャネル型薄膜トランジスタ
のチャネル領域である。１０５はボロンなどのアクセプ
タをドープしたＰ型シリコン薄膜から成るソース領域で
あり、１０６は同様に構成されたドレイン領域である。
１０７はＳｉＯ2 などのゲート絶縁膜、１０８は多結晶
シリコン、金属などのゲート電極、１０９はＳｉＯ2 な
どの層間絶縁膜である。１１０、１１１は金属などの導
電体から成り、それぞれソース電極、ドレイン電極であ
る。１１２はノンドープシリコン薄膜から成るＮチャネ
ル型薄膜トランジスタのチャネル領域である。１１３は
リン、ヒ素などのドナーをドープしたＮ型シリコン薄膜
から成るソース領域であり、１１４は同様に構成された
ドレイン領域である。１１５はゲート絶縁膜、１１６は
ゲート電極、１１７はソース電極、１１８はドレイン電
極である。
【００１１】本図より明らかなように、本構成ではＰチ
ャネル型及びＮチャネル型薄膜トランジスタのチャネル
領域として、共にノンドープシリコン薄膜を用いるこ
と、及び基本的にはＰチャネル型薄型トランジスタとＮ
チャネル型薄膜トランジスタとは、ソース・ドレイン領
域の導電型によってのみ区別されることを大きな特徴と
している。
ャネル型及びＮチャネル型薄膜トランジスタのチャネル
領域として、共にノンドープシリコン薄膜を用いるこ
と、及び基本的にはＰチャネル型薄型トランジスタとＮ
チャネル型薄膜トランジスタとは、ソース・ドレイン領
域の導電型によってのみ区別されることを大きな特徴と
している。
【００１２】以下、これらの特徴により実現され本構成
の効果について説明する。
の効果について説明する。
【００１３】また、Ｐチャネル型及びＮチャネル型薄膜
トランジスタのチャネル領域として、共にノンドープシ
リコン薄膜を用いることの効果について述べる。
トランジスタのチャネル領域として、共にノンドープシ
リコン薄膜を用いることの効果について述べる。
【００１４】両タイプの薄膜トランジスタのチャネル領
域として、共にノンドープシリコン薄膜、すなわち真性
半導体に近いシリコン薄膜を用いることにより、トラン
ジスタがオフ状態のときに流れるリーク電流（以下、Ｏ
ＦＦ電流という）を最小にすることが可能となる。単結
晶シリコンを用いる通常のトランジスタでは、Ｎチャネ
ル型の場合Ｐ型基板を、Ｐチャネル型の場合Ｎ型基板を
用いて極めて良質のＰＮ接合を形成することにより、ソ
ース・ドレイン間のＯＦＦ電流を低減しているが、一般
に絶縁基板上のシリコン薄膜では単結晶化は不可能であ
り、多結晶状態あるいは非晶質状態となり、良質なＰＮ
接合を形成することができず、したがってＯＦＦ電流を
低減させることが出来ない。
域として、共にノンドープシリコン薄膜、すなわち真性
半導体に近いシリコン薄膜を用いることにより、トラン
ジスタがオフ状態のときに流れるリーク電流（以下、Ｏ
ＦＦ電流という）を最小にすることが可能となる。単結
晶シリコンを用いる通常のトランジスタでは、Ｎチャネ
ル型の場合Ｐ型基板を、Ｐチャネル型の場合Ｎ型基板を
用いて極めて良質のＰＮ接合を形成することにより、ソ
ース・ドレイン間のＯＦＦ電流を低減しているが、一般
に絶縁基板上のシリコン薄膜では単結晶化は不可能であ
り、多結晶状態あるいは非晶質状態となり、良質なＰＮ
接合を形成することができず、したがってＯＦＦ電流を
低減させることが出来ない。
【００１５】図２は本出願人の行なった実験のデータで
あり、Ｎチャネル型薄膜トランジスタにおけるチャネル
領域のシリコン薄膜中の不純物濃度とＯＦＦ電流の関係
を示すグラフである。不純物はボロンであり、チャネル
領域をＰ型にすることを目的としている。ドーピングは
イオン打ち込み法により、グラフの横軸はボロンのドー
プ量、縦軸は０Ｖのゲート電圧におけるＯＦＦ電流であ
る。このグラフから分かるように、ドープ量が０の場
合、すなわち真性半導体に近いノンドープシリコン薄膜
を用いた場合にＯＦＦ電流が最小となる。これは不純物
濃度が高くなるにつれてＰＮ接合のリーク電流が増大す
るためである。また、逆にチャネル領域をＮ型にした場
合には、述べるまでもなくトランジスタはデプリーショ
ン型となり、ＯＦＦ電流は増大する。したがって、ノン
ドープシリコン薄膜を用いた場合にＯＦＦ電流は最小と
なる。すなわち、ＯＦＦ電流を低減するには、単結晶シ
リコンを用いたトランジスタのようにＰＮ接合を用いる
のではなく、チャネル領域の抵抗値を出来る限り大きく
することが効果的である。上記の説明はＮチャネル型薄
膜トランジスタについて行なったが、Ｐチャネル型薄膜
トランジスタについても全く同様に成立する。したがっ
て、両タイプの薄膜トランジスタとも、チャネル領域に
ノンドープシリコン薄膜を用いることによりＯＦＦ電流
を最小にすることが可能となる。
あり、Ｎチャネル型薄膜トランジスタにおけるチャネル
領域のシリコン薄膜中の不純物濃度とＯＦＦ電流の関係
を示すグラフである。不純物はボロンであり、チャネル
領域をＰ型にすることを目的としている。ドーピングは
イオン打ち込み法により、グラフの横軸はボロンのドー
プ量、縦軸は０Ｖのゲート電圧におけるＯＦＦ電流であ
る。このグラフから分かるように、ドープ量が０の場
合、すなわち真性半導体に近いノンドープシリコン薄膜
を用いた場合にＯＦＦ電流が最小となる。これは不純物
濃度が高くなるにつれてＰＮ接合のリーク電流が増大す
るためである。また、逆にチャネル領域をＮ型にした場
合には、述べるまでもなくトランジスタはデプリーショ
ン型となり、ＯＦＦ電流は増大する。したがって、ノン
ドープシリコン薄膜を用いた場合にＯＦＦ電流は最小と
なる。すなわち、ＯＦＦ電流を低減するには、単結晶シ
リコンを用いたトランジスタのようにＰＮ接合を用いる
のではなく、チャネル領域の抵抗値を出来る限り大きく
することが効果的である。上記の説明はＮチャネル型薄
膜トランジスタについて行なったが、Ｐチャネル型薄膜
トランジスタについても全く同様に成立する。したがっ
て、両タイプの薄膜トランジスタとも、チャネル領域に
ノンドープシリコン薄膜を用いることによりＯＦＦ電流
を最小にすることが可能となる。
【００１６】次に、Ｐチャネル型薄膜トランジスタとＮ
チャネル型薄膜トランジスタを、ソース・ドレイン領域
の導電型によってのみ区別することの効果について述べ
る。これにより、相補型薄膜トランジスタの製造工程を
著しく簡略化することができる。したがって、大幅な歩
留りの向上及び低コスト化が実現できる。図３は図１に
示した相補型薄膜トランジスタの製造方法の１例を示す
図である。
チャネル型薄膜トランジスタを、ソース・ドレイン領域
の導電型によってのみ区別することの効果について述べ
る。これにより、相補型薄膜トランジスタの製造工程を
著しく簡略化することができる。したがって、大幅な歩
留りの向上及び低コスト化が実現できる。図３は図１に
示した相補型薄膜トランジスタの製造方法の１例を示す
図である。
【００１７】まず、図３（ａ）のように、絶縁基板３０
１上にノンドープシリコン薄膜３０２、３０３を推積さ
せた後、所望のパターンを形成する。３０２にＰチャネ
ル型薄膜トランジスタが、３０３にＮチャネル型薄膜ト
ランジスタがそれぞれ形成される。次に図３（ｂ）のよ
うに、ノンドープシリコン薄膜３０２及び３０３を熱酸
化することによりゲート絶縁膜３０４を形成する。ある
いは気相成長法などによりゲート絶縁膜を外部を推積さ
せても良い。その後、ゲート電極３０５を推積させて、
所望のパターン形成を行なう。もちろん、Ｐ型シリコン
薄膜とＮ型シリコン薄膜というように、Ｐチャネル型薄
膜トランジスタとＮチャネル型薄膜トランジスタとで異
なるゲート電極材料を用いても差し支えない。
１上にノンドープシリコン薄膜３０２、３０３を推積さ
せた後、所望のパターンを形成する。３０２にＰチャネ
ル型薄膜トランジスタが、３０３にＮチャネル型薄膜ト
ランジスタがそれぞれ形成される。次に図３（ｂ）のよ
うに、ノンドープシリコン薄膜３０２及び３０３を熱酸
化することによりゲート絶縁膜３０４を形成する。ある
いは気相成長法などによりゲート絶縁膜を外部を推積さ
せても良い。その後、ゲート電極３０５を推積させて、
所望のパターン形成を行なう。もちろん、Ｐ型シリコン
薄膜とＮ型シリコン薄膜というように、Ｐチャネル型薄
膜トランジスタとＮチャネル型薄膜トランジスタとで異
なるゲート電極材料を用いても差し支えない。
【００１８】次に図３（ｃ）のように、フォトレジスト
などのマスク材料３０６をＮチャネル型薄膜トランジス
タとなるべき領域に形成して、ボロンなどのアクセプタ
元素３０７をイオン打ち込み法によりＰチャネル型薄膜
トランジスタ中にドープし、ソース領域３０８及びドレ
イン領域３０９となるＰ型シリコン薄膜を形成する。さ
らに図３（ｄ）のように、同様にフォトレジストなどの
マスク材料３１０をＰチャネル型薄膜トランジスタとな
るべき領域に形成して、リン、ヒ素などのドナー元素３
１１をイオン打ち込み法によりＮチャネル型薄膜トラン
ジスタ中にドープし、ソース領域３１２及びドレイン領
域３１３となるＮ型シリコン薄膜を形成する。最後に図
３（ｅ）のように、層間絶縁膜３１４を推積させた後コ
ンタクトホールを開口し、Ｐチャネル型薄型薄膜トラン
ジスタのソース電極３１５及びドレイン電極３１６、Ｎ
チャネル型薄膜トランジスタのソース電極３１７及びド
レイン電極３１８を形成し、相補型トランジスタは完成
する。
などのマスク材料３０６をＮチャネル型薄膜トランジス
タとなるべき領域に形成して、ボロンなどのアクセプタ
元素３０７をイオン打ち込み法によりＰチャネル型薄膜
トランジスタ中にドープし、ソース領域３０８及びドレ
イン領域３０９となるＰ型シリコン薄膜を形成する。さ
らに図３（ｄ）のように、同様にフォトレジストなどの
マスク材料３１０をＰチャネル型薄膜トランジスタとな
るべき領域に形成して、リン、ヒ素などのドナー元素３
１１をイオン打ち込み法によりＮチャネル型薄膜トラン
ジスタ中にドープし、ソース領域３１２及びドレイン領
域３１３となるＮ型シリコン薄膜を形成する。最後に図
３（ｅ）のように、層間絶縁膜３１４を推積させた後コ
ンタクトホールを開口し、Ｐチャネル型薄型薄膜トラン
ジスタのソース電極３１５及びドレイン電極３１６、Ｎ
チャネル型薄膜トランジスタのソース電極３１７及びド
レイン電極３１８を形成し、相補型トランジスタは完成
する。
【００１９】これよりわかるように、本構成による薄膜
トランジスタは極めて簡単な方法で製造できる。これ
は、Ｐチャネル型薄膜トランジスタもＮチャネル型薄膜
トランジスタも共に、チャネル領域としてノンドープシ
リコン薄膜を用いることによる。
トランジスタは極めて簡単な方法で製造できる。これ
は、Ｐチャネル型薄膜トランジスタもＮチャネル型薄膜
トランジスタも共に、チャネル領域としてノンドープシ
リコン薄膜を用いることによる。
【００２０】また本発明は、チャネル領域のシリコン薄
膜の膜厚を、シリコン薄膜表面に形成され得る空乏層の
最大幅よりも薄いことを特徴とする薄膜トランジスタを
も提供するものであるが、以下、これについて実施例に
基づき詳しく説明する。
膜の膜厚を、シリコン薄膜表面に形成され得る空乏層の
最大幅よりも薄いことを特徴とする薄膜トランジスタを
も提供するものであるが、以下、これについて実施例に
基づき詳しく説明する。
【００２１】図４は、本発明による相補型薄膜トランジ
スタのチャネル領域近傍を示す断面図である。図４
（ａ）はＰチャネル型薄膜トランジスタ、図４（ｂ）は
Ｎチャネル型薄膜トランジスタをそれぞれ示している。
絶縁基板４０１上にソース領域４０２、４０８、ドレイ
ン領域４０３、４０９、ゲート絶縁膜４０４、４１０、
ゲート電極４０５、４１１を有する薄膜トランジスタが
形成されている。チャネル領域のノンドープシリコン薄
膜４０６、４１２は同一層にて構成され、したがって同
一の膜厚ｔｓｉを有している。ゲート電圧の印加に伴な
ってシリコン薄膜表面には空乏層４０７、４１３が広が
ってくるが、Ｐチャネル型薄膜トランジスタにおける空
乏層の幅χＰと、Ｎチャネル型薄膜トランジスタにおけ
る空乏層の幅χＮはそれぞれ次式で与えられる。
スタのチャネル領域近傍を示す断面図である。図４
（ａ）はＰチャネル型薄膜トランジスタ、図４（ｂ）は
Ｎチャネル型薄膜トランジスタをそれぞれ示している。
絶縁基板４０１上にソース領域４０２、４０８、ドレイ
ン領域４０３、４０９、ゲート絶縁膜４０４、４１０、
ゲート電極４０５、４１１を有する薄膜トランジスタが
形成されている。チャネル領域のノンドープシリコン薄
膜４０６、４１２は同一層にて構成され、したがって同
一の膜厚ｔｓｉを有している。ゲート電圧の印加に伴な
ってシリコン薄膜表面には空乏層４０７、４１３が広が
ってくるが、Ｐチャネル型薄膜トランジスタにおける空
乏層の幅χＰと、Ｎチャネル型薄膜トランジスタにおけ
る空乏層の幅χＮはそれぞれ次式で与えられる。
【００２２】
【数１】
【００２３】ここに、ｑは単位電荷量、εはシリコン薄
膜の誘電率、φｓはシリコン薄膜表面におけるエネルギ
ーバンドの曲がり量、ＮＤは等価的にドナーとして働く
トラップの密度、ＮＡは等価的にアクセプタとして働く
トラップの密度である。前述の如く、シリコン薄膜は多
結晶あるいは非晶質状態であり、多くの結晶欠陥を有し
ており、これがトラップとして作用する。エネルギーバ
ンド図において、フェルミレベルとコンダクションバン
ドの間に準位を作るトラップはドナーとして作用し、フ
ェルミレベルとバレンスバンドの間に準位を作るトラッ
プはアクセプタとして作用する。各トラップの準位はシ
リコン原子の配列の仕方によって決まり、一般にはＮＤ
とＮＡは等しくない。
膜の誘電率、φｓはシリコン薄膜表面におけるエネルギ
ーバンドの曲がり量、ＮＤは等価的にドナーとして働く
トラップの密度、ＮＡは等価的にアクセプタとして働く
トラップの密度である。前述の如く、シリコン薄膜は多
結晶あるいは非晶質状態であり、多くの結晶欠陥を有し
ており、これがトラップとして作用する。エネルギーバ
ンド図において、フェルミレベルとコンダクションバン
ドの間に準位を作るトラップはドナーとして作用し、フ
ェルミレベルとバレンスバンドの間に準位を作るトラッ
プはアクセプタとして作用する。各トラップの準位はシ
リコン原子の配列の仕方によって決まり、一般にはＮＤ
とＮＡは等しくない。
【００２４】図４ではＮＤの方がＮＡよりも大きく、し
たがってχＰの方がχＮよりも小さい場合を示してい
る。ゲート電圧をさらに大きくすると、それぞれの空乏
層の広がり幅は最大値に達し、シリコン薄膜表面に反転
層が形成され始める。このときのゲート電圧がしきい値
電圧であり、これ以上ゲート電圧を大きくしても、もは
や空乏層は広がらず、反転層内のキャリア密度が高くな
るのみである。Ｐチャネル型及びＮチャネル型薄膜トラ
ンジスタにおける空乏層の最大幅χＰｍａｘ及びχＮｍ
ａｘ、しきい値電圧ＶｔｈＰ及びＶｔｈＮは次式で与え
られる。
たがってχＰの方がχＮよりも小さい場合を示してい
る。ゲート電圧をさらに大きくすると、それぞれの空乏
層の広がり幅は最大値に達し、シリコン薄膜表面に反転
層が形成され始める。このときのゲート電圧がしきい値
電圧であり、これ以上ゲート電圧を大きくしても、もは
や空乏層は広がらず、反転層内のキャリア密度が高くな
るのみである。Ｐチャネル型及びＮチャネル型薄膜トラ
ンジスタにおける空乏層の最大幅χＰｍａｘ及びχＮｍ
ａｘ、しきい値電圧ＶｔｈＰ及びＶｔｈＮは次式で与え
られる。
【００２５】
【数２】
【００２６】ここにφｆＰ、φｆＮはそれぞれＰチャネ
ル型、Ｎチャネル型薄膜トランジスタにおけるフェルミ
エネルギー、Ｃｏｘは単位面積当りのゲート絶縁膜容
量、ＶＦＢはフラットバンド電圧である。
ル型、Ｎチャネル型薄膜トランジスタにおけるフェルミ
エネルギー、Ｃｏｘは単位面積当りのゲート絶縁膜容
量、ＶＦＢはフラットバンド電圧である。
【００２７】本発明による相補型薄膜トランジスタで
は、シリコン薄膜ｔｓｉを上記χＰｍａｘ及びχＮｍａ
ｘのいずれよりも小さくなるように構成する。
は、シリコン薄膜ｔｓｉを上記χＰｍａｘ及びχＮｍａ
ｘのいずれよりも小さくなるように構成する。
【００２８】以下これにより実現される本発明の効果に
ついて説明する。
ついて説明する。
【００２９】シリコン薄膜の膜厚（ｔｓｉ）が、空乏層
の広がり得る最大幅（χＰｍａｘ及びχＮｍａｘ）より
も小さい場合、空乏層はｔｓｉ以上に広がることはでき
ない。したがって、空乏層幅がｔｓｉに達すると、ただ
ちにシリコン薄膜表面に反転層が形成されるようにな
る。すなわち、トランジスタのしきい値電圧が低減す
る。通常、シリコン薄膜中には極めて高密度のトラップ
が存在するため、しきい値電圧が高くなってしまうが、
本発明によれば、しきい値電圧を低減させることにより
薄膜トランジスタの駆動電圧を低くすることができ、ま
たトランジスタがオン状態の時に流れる電流（ＯＮ電
流）を大きくすることができる。したがって薄膜トラン
ジスタを使いやすくすると共に、より高速な動作を可能
とする。
の広がり得る最大幅（χＰｍａｘ及びχＮｍａｘ）より
も小さい場合、空乏層はｔｓｉ以上に広がることはでき
ない。したがって、空乏層幅がｔｓｉに達すると、ただ
ちにシリコン薄膜表面に反転層が形成されるようにな
る。すなわち、トランジスタのしきい値電圧が低減す
る。通常、シリコン薄膜中には極めて高密度のトラップ
が存在するため、しきい値電圧が高くなってしまうが、
本発明によれば、しきい値電圧を低減させることにより
薄膜トランジスタの駆動電圧を低くすることができ、ま
たトランジスタがオン状態の時に流れる電流（ＯＮ電
流）を大きくすることができる。したがって薄膜トラン
ジスタを使いやすくすると共に、より高速な動作を可能
とする。
【００３０】また、この時のしきい値電圧は次式で与え
られる。
られる。
【００３１】
【数３】
【００３２】図４の例の場合、ＮＤ＞ＮＡ、χＰ＜χＮ
である。したがって、ｔｓｉを薄くしていった時、Ｐチ
ャネル型薄膜トランジスタよりもＮチャネル型薄膜トラ
ンジスタの方がしきい値電圧の低下が早く始まる。しか
し、ｔｓｉをさらに薄くして、本発明の提供する膜厚の
範囲になると、Ｐチャネル型薄膜トランジスタとＮチャ
ネル型薄膜トランジスタのしきい値電圧の差は小さくな
る。この様子を図５に示す。横軸はｔｓｉ、縦軸はしき
い値電圧の絶対値である。５０１はＮチャネル型薄膜ト
ランジスタ、５０２はＰチャネル型薄膜トランジスタの
グラフをそれぞれ示している。このグラフからわかるよ
うに、ｔｓｉがχＰｍａｘよりも小さい領域で、両者の
しきい値電圧が急激に接近している。これは上式におい
て、ＮＡよりもＮＤの方が大きいため、２つのトランジ
スタのしきい値電圧のｔｓｉ依存性が異なるためであ
る。したがって本発明によれば、Ｐチャネル型及びＮチ
ャネル型薄膜トランジスタのしきい値電圧を近づけ、そ
の特性差を小さくすることが可能となる。これは相補型
トランジスタにおいて極めて大きな効果を有する。
である。したがって、ｔｓｉを薄くしていった時、Ｐチ
ャネル型薄膜トランジスタよりもＮチャネル型薄膜トラ
ンジスタの方がしきい値電圧の低下が早く始まる。しか
し、ｔｓｉをさらに薄くして、本発明の提供する膜厚の
範囲になると、Ｐチャネル型薄膜トランジスタとＮチャ
ネル型薄膜トランジスタのしきい値電圧の差は小さくな
る。この様子を図５に示す。横軸はｔｓｉ、縦軸はしき
い値電圧の絶対値である。５０１はＮチャネル型薄膜ト
ランジスタ、５０２はＰチャネル型薄膜トランジスタの
グラフをそれぞれ示している。このグラフからわかるよ
うに、ｔｓｉがχＰｍａｘよりも小さい領域で、両者の
しきい値電圧が急激に接近している。これは上式におい
て、ＮＡよりもＮＤの方が大きいため、２つのトランジ
スタのしきい値電圧のｔｓｉ依存性が異なるためであ
る。したがって本発明によれば、Ｐチャネル型及びＮチ
ャネル型薄膜トランジスタのしきい値電圧を近づけ、そ
の特性差を小さくすることが可能となる。これは相補型
トランジスタにおいて極めて大きな効果を有する。
【００３３】なお、上記の説明はＮＤ＞ＮＡを仮定して
行なったが、ＮＡ＜ＮＤの場合にも全く同様に成立す
る。
行なったが、ＮＡ＜ＮＤの場合にも全く同様に成立す
る。
【００３４】図６は本発明の他の構成例を示すものであ
る。絶縁基板６０１上にＰチャネル型薄膜トランジスタ
６１６とＮチャネル型薄膜トランジスタ６１７が形成さ
れており、相補型薄膜トランジスタを構成している。６
０２はゲート電極、６０３はゲート絶縁膜であるる６０
４はノンドープシリコン薄膜から成るＰチャネル型薄膜
トランジスタのチャネル領域である。６０５はボロンな
どのアクセプタをドープしたＰ型シリコン薄膜から成る
ソース領域であり、６０６は同様に構成されたドレイン
領域である。６０７は層間絶縁膜であり、６０８はソー
ス電極、６０９はドレイン電極である。６１０はゲート
電極であり、６１１はノンドープシリコン薄膜から成る
Ｎチャネル型薄膜トランジスタのチャネル領域である。
６１２はリン、ヒ素などのドナーをドープしたＮ型シリ
コン薄膜から成るソース領域であり、６１３は同様に構
成されたドレイン領域である。６１４しソース電極、６
１５はドレイン電極である。
る。絶縁基板６０１上にＰチャネル型薄膜トランジスタ
６１６とＮチャネル型薄膜トランジスタ６１７が形成さ
れており、相補型薄膜トランジスタを構成している。６
０２はゲート電極、６０３はゲート絶縁膜であるる６０
４はノンドープシリコン薄膜から成るＰチャネル型薄膜
トランジスタのチャネル領域である。６０５はボロンな
どのアクセプタをドープしたＰ型シリコン薄膜から成る
ソース領域であり、６０６は同様に構成されたドレイン
領域である。６０７は層間絶縁膜であり、６０８はソー
ス電極、６０９はドレイン電極である。６１０はゲート
電極であり、６１１はノンドープシリコン薄膜から成る
Ｎチャネル型薄膜トランジスタのチャネル領域である。
６１２はリン、ヒ素などのドナーをドープしたＮ型シリ
コン薄膜から成るソース領域であり、６１３は同様に構
成されたドレイン領域である。６１４しソース電極、６
１５はドレイン電極である。
【００３５】図から明らかなように、前述した本発明の
すべての効果は、本構成例においても成立する。すなわ
ち、チャネル領域がゲート電極の上に位置したり、ある
いはソース・ドレイン領域のシリコン薄膜がチャネル領
域のシリコン薄膜とは異なる層により構成されたり、付
随的な構造が変化しても本発明は成立し、同様の効果が
得られる。
すべての効果は、本構成例においても成立する。すなわ
ち、チャネル領域がゲート電極の上に位置したり、ある
いはソース・ドレイン領域のシリコン薄膜がチャネル領
域のシリコン薄膜とは異なる層により構成されたり、付
随的な構造が変化しても本発明は成立し、同様の効果が
得られる。
【００３６】
【発明の効果】以上述べたように、本発明は、単結晶シ
リコンより形成されるトランジスタに比べＯＮ／ＯＦＦ
比の小さくなるチャンネル領域は非単結晶シリコン膜よ
りなる薄膜トランジスタにおいて、チャンネル領域の非
単結晶シリコン膜の膜厚を非単結晶シリコン膜中に存在
する等価的にアクセプター又はドナーとして働くトラッ
プ密度に基づく空乏層の広がり得る最大幅よりも薄く形
成したことにより、しきい値電圧が低くなってＯＮ電流
が大きくなり、またチャンネル領域のシリコン膜厚が薄
くなることによりチャンネル領域のＯＦＦ抵抗が増加し
てＯＦＦ電流が小さくなり、総じてＯＮ／ＯＦＦ比の大
きな非単結晶薄膜トランジスタを提供するという数多く
の優れた効果を有するものである。
リコンより形成されるトランジスタに比べＯＮ／ＯＦＦ
比の小さくなるチャンネル領域は非単結晶シリコン膜よ
りなる薄膜トランジスタにおいて、チャンネル領域の非
単結晶シリコン膜の膜厚を非単結晶シリコン膜中に存在
する等価的にアクセプター又はドナーとして働くトラッ
プ密度に基づく空乏層の広がり得る最大幅よりも薄く形
成したことにより、しきい値電圧が低くなってＯＮ電流
が大きくなり、またチャンネル領域のシリコン膜厚が薄
くなることによりチャンネル領域のＯＦＦ抵抗が増加し
てＯＦＦ電流が小さくなり、総じてＯＮ／ＯＦＦ比の大
きな非単結晶薄膜トランジスタを提供するという数多く
の優れた効果を有するものである。
【図１】 相補型薄膜トランジスタの製造を示す構成例
を示す図。
を示す図。
【図２】 チャネル領域の不純物濃度とＯＦＦ電流の関
係を示すグラフ。
係を示すグラフ。
【図３】 （ａ）〜（ｅ）は図１に示した相補型薄膜ト
ランジスタの製造方法を示す図。
ランジスタの製造方法を示す図。
【図４】 （ａ）（ｂ）は本発明による薄膜トランジス
タのチャネル領域近傍を示す図。
タのチャネル領域近傍を示す図。
【図５】 チャネル流域のシリコン薄膜の膜厚としきい
値電圧の関係を示すグラフ。
値電圧の関係を示すグラフ。
【図６】 相補型薄膜トランジスタの構造を示す構成例
を示す図。
を示す図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−98970（ＪＰ，Ａ) 特開 昭51−5967（ＪＰ，Ａ) 特開 昭54−152894（ＪＰ，Ａ) 特開 昭52−122484（ＪＰ，Ａ) 特開 昭55−86162（ＪＰ，Ａ) 原央他著「ＭＯＳトランジスタの動作 理論」第２刷（昭56−５−１）近代科学 社 Ｐ．111−118 電子材料．Ｖｏｌ．21，Ｎｏ．１（昭 57−１）Ｐ．54−65 Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔ ｒｏｎｉｃｓ．Ｖｏｌ．24，Ｎｏ．12 （1981）ＰＰ．1093−1098
Claims (1)
- 【請求項１】 薄膜トランジスタにおいて、チャンネル
領域はノンドープの非単結晶シリコン堆積膜よりなり、
かつ、該非単結晶シリコン堆積膜の膜厚は、該非単結晶
シリコン堆積膜中に存在する等価的にアクセプターまた
はドナーとして働くトラップ密度に基づく空乏層の広が
り得る最大幅よりも薄く形成されてなることを特徴とす
る薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211449A JP2621807B2 (ja) | 1994-09-05 | 1994-09-05 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211449A JP2621807B2 (ja) | 1994-09-05 | 1994-09-05 | 薄膜トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4140341A Division JPH05160403A (ja) | 1992-06-01 | 1992-06-01 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153970A JPH07153970A (ja) | 1995-06-16 |
| JP2621807B2 true JP2621807B2 (ja) | 1997-06-18 |
Family
ID=16606140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6211449A Expired - Lifetime JP2621807B2 (ja) | 1994-09-05 | 1994-09-05 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621807B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515967A (ja) * | 1974-07-03 | 1976-01-19 | Suwa Seikosha Kk | Handotaisochi |
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS5898970A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 薄膜ｍｉｓトランジスタ |
-
1994
- 1994-09-05 JP JP6211449A patent/JP2621807B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ．Ｖｏｌ．２４，Ｎｏ．１２（１９８１）ＰＰ．１０９３−１０９８ |
| 原央他著「ＭＯＳトランジスタの動作理論」第２刷（昭５６−５−１）近代科学社 Ｐ．１１１−１１８ |
| 電子材料．Ｖｏｌ．２１，Ｎｏ．１（昭５７−１）Ｐ．５４−６５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153970A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198379A (en) | Method of making a MOS thin film transistor with self-aligned asymmetrical structure | |
| US5266507A (en) | Method of fabricating an offset dual gate thin film field effect transistor | |
| US6953713B2 (en) | Electric device, matrix device, electro-optical display device and semiconductor memory having thin-film transistors | |
| US5854494A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| US5640342A (en) | Structure for cross coupled thin film transistors and static random access memory cell | |
| US5552615A (en) | Active matrix assembly with double layer metallization over drain contact region | |
| US6172671B1 (en) | Active matrix type display device and fabrication method of the same | |
| EP0952614B1 (en) | Field effect device with polycrystaline silicon channel | |
| JPH05343689A (ja) | 薄膜状半導体装置およびその作製方法 | |
| US20090146213A1 (en) | Semiconductor LSI circuit and a method for fabricating the semiconductor LSI circuit | |
| US6028333A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| JPH0338755B2 (ja) | ||
| US5151374A (en) | Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode | |
| JPH07211918A (ja) | 薄膜トランジスタの製造方法 | |
| EP0457434A1 (en) | MOS thin film transistor having a drain offset region | |
| JPH0697694B2 (ja) | 相補型薄膜トランジスタ | |
| JPH05102432A (ja) | スタテイツク半導体記憶装置及びその製造方法 | |
| JPH04177873A (ja) | 相補型ｍｉｓ半導体装置 | |
| JP2787546B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2621807B2 (ja) | 薄膜トランジスタ | |
| JP2682528B2 (ja) | アクティブマトリクスパネル | |
| JPH05160403A (ja) | 薄膜トランジスタ | |
| JP2611691B2 (ja) | 相補型薄膜トランジスタ | |
| KR0170311B1 (ko) | 스태틱 랜덤 억세스 메모리 및 그 제조방법 | |
| JPH09312405A (ja) | 薄膜トランジスタ及びその製造方法 |