JP2616381B2 - SDH reception path status judgment method - Google Patents

SDH reception path status judgment method

Info

Publication number
JP2616381B2
JP2616381B2 JP13805893A JP13805893A JP2616381B2 JP 2616381 B2 JP2616381 B2 JP 2616381B2 JP 13805893 A JP13805893 A JP 13805893A JP 13805893 A JP13805893 A JP 13805893A JP 2616381 B2 JP2616381 B2 JP 2616381B2
Authority
JP
Japan
Prior art keywords
pointer
path
determination
display
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13805893A
Other languages
Japanese (ja)
Other versions
JPH06350555A (en
Inventor
弘樹 力山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13805893A priority Critical patent/JP2616381B2/en
Publication of JPH06350555A publication Critical patent/JPH06350555A/en
Application granted granted Critical
Publication of JP2616381B2 publication Critical patent/JP2616381B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はSDH(Synchro
nous Digital Hierarchy)伝送
方式の受信部での高次パスの状態判定方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an SDH (Synchronous
The present invention relates to a method of determining a state of a higher-order path in a receiving unit of a (noous Digital Hierarchy) transmission method.

【0002】[0002]

【従来の技術】図2に従来の受信パス状態判定回路の一
例を示す。この回路はSTM(Synchronous
Transfer Mode)−4信号の受信パス状
態を判定する回路である。AUポインタは基本ビットレ
ートの51.84Mb/s毎に1個あり、SDH信号内
の伝送されているパスの先頭を示すと共に、パスの状態
(正常,AIS)、パスのサイズ(連結状態)も表す。
受信側では、受信したAUポインタの値をもとに、これ
らパス状態,パスサイズを判定する。また、本来伝送さ
れるべきではないポインタを受信した時は、パス異常状
態と判定する。
2. Description of the Related Art FIG. 2 shows an example of a conventional reception path state determination circuit. This circuit is an STM (Synchronous)
This is a circuit for determining the reception path state of the Transfer Mode-4 signal. There is one AU pointer for every 51.84 Mb / s of the basic bit rate, which indicates the head of the transmitted path in the SDH signal, and also indicates the path state (normal, AIS) and the path size (connection state). Represent.
The receiving side determines these path states and path sizes based on the value of the received AU pointer. When a pointer that should not be transmitted is received, it is determined that the path is abnormal.

【0003】この回路例(STM−4)の場合、ビット
レートは622.08Mb/sなのでAUポインタは1
2個ある。もし、パスが連結されていた場合、パスの状
態は、連結されている全てのAUポインタを見て判断す
る。この回路例では受信信号がSTM−4であるので、
パスサイズはVC−3(単独),VC−4(3個連
結),VC−4−4c(12個連結)の3種類が存在す
る。受信パス状態判定回路は、VC−3の状態を判定す
るための回路が12個(101〜112)、VC−4の
状態を判定するための回路が4個(201〜204)、
VC−4−4Cの状態を判定するための回路が1個(3
01)必要になる。
In the case of this circuit example (STM-4), since the bit rate is 622.08 Mb / s, the AU pointer is 1
There are two. If the paths are connected, the path status is determined by looking at all the connected AU pointers. In this circuit example, since the received signal is STM-4,
There are three types of path sizes: VC-3 (single), VC-4 (three linked), and VC-4-4c (12 linked). The reception path state determination circuit includes 12 circuits (101 to 112) for determining the state of VC-3, four circuits (201 to 204) for determining the state of VC-4,
One circuit for determining the state of VC-4-4C (3
01) Required.

【0004】さらに、VC−4の状態判定はAUポイン
タ3個を同時に処理し、VC−4−4Cの状態判定はA
Uポインタ12個を同時に処理する必要があるので、V
C−4パス状態判定回路201〜204およびVC−4
−4Cパス状態判定回路301は大規模な回路となる。
[0004] Further, the state determination of the VC-4 processes three AU pointers simultaneously, and the state determination of the VC-4-4C is A
Since it is necessary to process 12 U pointers simultaneously,
C-4 path state determination circuits 201 to 204 and VC-4
The -4C path state determination circuit 301 is a large-scale circuit.

【0005】各受信パス状態判定回路単体では、複数の
回路で異なったパス状態を判定することがある。例え
ば、CCITTによるAUポインタの規定から、VC−
4信号を受信した場合は該当する3個のAUポインタ全
てを見ればVC−4受信判定とできるが、該当パスの先
頭AUポインタ単体ではVC−3受信とも判定できる。
また、2番目,3番目のAUポインタ単体では受信ポイ
ンタが連結表示なのか異常状態かの判定はできない。よ
って、各受信パス状態判定回路の判定結果をもとに、優
先処理回路401で最終的なパスサイズ、状態判定を行
い、判定結果を出力端子402から出力する。
In a single reception path state determination circuit, a plurality of circuits may determine different path states. For example, from the definition of the AU pointer by CCITT, VC-
When four signals are received, VC-4 reception can be determined by looking at all three corresponding AU pointers. However, VC-3 reception can be determined by the head AU pointer of the corresponding path alone.
Further, the second and third AU pointers alone cannot determine whether the reception pointer is in a linked display or in an abnormal state. Therefore, the priority processing circuit 401 performs final path size and state determination based on the determination result of each reception path state determination circuit, and outputs the determination result from the output terminal 402.

【0006】[0006]

【発明が解決しようとする課題】従来の回路では、伝送
される可能性のあるすべてのパスサイズについて受信パ
ス状態判定回路を用意しなければならなかったため、取
り扱う信号の速度が上がると(多重度が上がると)受信
可能なパスサイズの組み合わせが増えるので飛躍的に回
路規模が増大するという問題があった。
In the conventional circuit, it is necessary to prepare a reception path state determination circuit for all the path sizes that may be transmitted. As the number of combinations of receivable path sizes increases, there is a problem that the circuit scale is dramatically increased.

【0007】本発明の目的は、このような問題を解決し
たSDH受信パス状態判定方式を提供することにある。
An object of the present invention is to provide an SDH reception path state determination method which solves such a problem.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、各AUポインタ毎に現在受信しているポ
インタの表示内容(正常ポインタ表示、異常ポインタ表
示、AISポインタ表示、及び、パス連結ポインタ表
示)を判定しパスサイズ判定回路に出力する複数の受信
AUポインタ判定回路と、複数の受信AUポインタ判定
回路の判定結果から受信信号のパスサイズを判定し判定
したパスサイズをパス状態判定回路に通知すると共にパ
スサイズ判定結果から各AUポインタの異常ポインタ表
示判定基準を決定しこの判定基準を複数の受信AUポイ
ンタ判定回路に通知するパスサイズ判定回路と、複数の
受信AUポインタ判定回路からの各AUポインタ判定結
果(正常ポインタ表示、異常ポインタ表示、AISポイ
ンタ表示、及び、パス連結ポインタ表示)とパスサイズ
判定回路からのパスサイズ判定結果とを組み合わせるこ
とにより受信STM−n(n≧1)信号内の各パスの状
態を判定するパス状態判定回路とを設けたものである。
[MEANS FOR SOLVING THE PROBLEMS] To achieve the above object
In addition, the present invention provides a method for receiving a currently received packet for each AU pointer.
Display contents of the interface (normal pointer display, abnormal pointer table
Display, AIS pointer display, and path connection pointer table
) And outputs it to the path size judgment circuit.
AU pointer determination circuit and multiple received AU pointer determination
Determines and determines the path size of the received signal from the circuit determination result
Notifying the path status determination circuit of the
Abnormal pointer table of each AU pointer from the size determination result
Indication criterion, and the criterion is determined by a plurality of reception AU points.
A path size determination circuit for notifying the
Each AU pointer determination result from the reception AU pointer determination circuit
Result (normal pointer display, abnormal pointer display, AIS Poi
Display and path connection pointer display) and path size
Combining with the path size judgment result from the judgment circuit
And the state of each path in the received STM-n (n ≧ 1) signal.
And a path state judgment circuit for judging the state.

【0009】[0009]

【実施例】図1に本発明のSDH受信パス状態判定方式
の実施例を示す。このSDH受信パス状態判定方式は、
図2の回路と同様にSTM−4信号の受信パス状態を判
定する回路であり、受信AUポインタ判定回路1〜12
と、パスサイズ判定回路21と、パス状態判定回路22
とから構成されている。
FIG. 1 shows an embodiment of an SDH reception path state judging method according to the present invention. This SDH reception path state determination method is as follows.
2 is a circuit for determining the reception path state of the STM-4 signal, similarly to the circuit of FIG.
, Path size determination circuit 21 and path state determination circuit 22
It is composed of

【0010】受信AUポインタ判定回路1〜12は、各
AUポインタ毎に現在受信しているポインタの表示内容
(正常ポインタ表示,AISポインタ表示,パス連結ポ
インタ表示)を判定する。
The received AU pointer determination circuits 1 to 12 determine the display contents (normal pointer display, AIS pointer display, path connection pointer display) of the currently received pointer for each AU pointer.

【0011】パスサイズ判定回路21は、前記判定結果
から受信信号のパスサイズを判定し、判定したパスサイ
ズをパス状態判定回路22に通知すると共に、パスサイ
ズ判定結果から各AUポインタの異常ポインタ表示判定
基準を決定し、この判定基準を受信AUポインタ判定回
路1〜12に通知する。
The path size determination circuit 21 determines the path size of the received signal from the result of the determination, notifies the path state determination circuit 22 of the determined path size, and displays the abnormal pointer of each AU pointer based on the path size determination result. The criterion is determined, and the criterion is notified to the reception AU pointer determination circuits 1 to 12.

【0012】受信AUポインタ判定回路1〜12は、さ
らに、パスサイズ判定回路21からの異常ポインタ表示
判定基準に従って各AUポインタ毎に、異常ポインタ表
示を判定する。
The reception AU pointer determination circuits 1 to 12 further determine an abnormal pointer display for each AU pointer according to the abnormal pointer display determination criterion from the path size determination circuit 21.

【0013】パス状態判定回路22は、各AUポインタ
判定回路1〜12からの各AUポインタ判定結果(正常
ポインタ表示,AISポインタ表示,異常ポインタ表
示)と、パスサイズ判定回路21からのパスサイズ判定
結果とを組み合わせることにより、受信STM−n信号
内の各パスの状態を判定する。
The path state determination circuit 22 determines each AU pointer determination result (normal pointer display, AIS pointer display, abnormal pointer display) from each of the AU pointer determination circuits 1 to 12 and the path size determination from the path size determination circuit 21. The state of each path in the received STM-n signal is determined by combining the result.

【0014】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.

【0015】受信AUポインタ判定回路1〜12はそれ
ぞれ独立に、受信したAUポインタが、正常ポインタ表
示,異常ポインタ表示,AISポインタ表示,連結表示
のどれを表しているかの判定を行う。正常ポインタ表
示,AISポインタ表示,パス連結ポインタ表示の判定
結果は、パスサイズ判定回路21に入力され、ここで受
信パスサイズが決定される。この結果から各受信AUポ
インタに対して異常ポインタ表示判定基準が知らされ
る。パスサイズに変更があれば異常ポインタ表示判定基
準は変更される。
The received AU pointer determination circuits 1 to 12 independently determine which of the received AU pointer represents a normal pointer display, an abnormal pointer display, an AIS pointer display, or a link display. The determination results of the normal pointer display, the AIS pointer display, and the path connection pointer display are input to the path size determination circuit 21, where the reception path size is determined. From this result, an abnormal pointer display determination criterion is notified to each reception AU pointer. If the path size is changed, the abnormal pointer display determination criterion is changed.

【0016】受信AUポインタ判定回路1〜12では、
この判定基準に基づいて受信ポインタの異常ポインタ表
示を判定する。
In the reception AU pointer determination circuits 1 to 12,
An abnormal pointer display of the reception pointer is determined based on this determination criterion.

【0017】パス状態判定回路22では、それぞれの受
信AUポインタ判定回路1〜12でのポインタ表示判定
結果をもとにして受信パスが正常状態かAIS状態か異
常状態かの状態判定を行い、判定結果を出力端子23か
ら出力する。
The path state determination circuit 22 determines whether the reception path is in a normal state, an AIS state, or an abnormal state based on the pointer display determination results in the respective reception AU pointer determination circuits 1 to 12. The result is output from the output terminal 23.

【0018】[0018]

【発明の効果】以上説明したように本発明は、パス状態
を判定する際に、まず、各AUポインタ毎に独立に受信
ポインタ表示内容を判定し、その結果をもとにパスサイ
ズを決定する。パスサイズに応じて、各AUポインタ毎
に異常ポインタ判定基準を決定し、各AUポインタで独
立に異常ポインタ表示を判定する。このようにパス状態
を決定する際の処理を全て各AUポインタ独立に行うこ
とにより、回路規模を小さく抑えることが可能になる。
As described above, according to the present invention, when determining the path status, first, the display contents of the reception pointer are independently determined for each AU pointer, and the path size is determined based on the result. . An abnormal pointer determination criterion is determined for each AU pointer according to the path size, and abnormal pointer display is determined independently by each AU pointer. By performing all the processing for determining the path state independently for each AU pointer in this manner, it is possible to reduce the circuit scale.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

【図2】従来例のブロック図である。FIG. 2 is a block diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1〜12 受信AUポインタ判定回路 21 パスサイズ判定回路 22 パス状態判定回路 23 出力端子 101,102,103,104,105,106,1
07,108,109,110,111,112 VC
−3パス状態判定回路 201,202,203 VC−4パス状態判定回路 301 VC−4−4cパス状態判定回路 401 優先処理回路 402 出力端子
1 to 12 reception AU pointer determination circuit 21 path size determination circuit 22 path state determination circuit 23 output terminal 101, 102, 103, 104, 105, 106, 1
07, 108, 109, 110, 111, 112 VC
-3 path state determination circuit 201, 202, 203 VC-4 path state determination circuit 301 VC-4-4c path state determination circuit 401 priority processing circuit 402 output terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】各AUポインタ毎に現在受信しているポイ
ンタの表示内容(正常ポインタ表示、異常ポインタ表
示、AISポインタ表示、及び、パス連結ポインタ表
示)を判定しパスサイズ判定回路に出力する複数の受信
AUポインタ判定回路と、複数の受信AUポインタ判定
回路の判定結果から受信信号のパスサイズを判定し判定
したパスサイズをパス状態判定回路に通知すると共にパ
スサイズ判定結果から各AUポインタの異常ポインタ表
示判定基準を決定しこの判定基準を複数の受信AUポイ
ンタ判定回路に通知するパスサイズ判定回路と、複数の
受信AUポインタ判定回路からの各AUポインタ判定結
果(正常ポインタ表示、異常ポインタ表示、AISポイ
ンタ表示、及び、パス連結ポインタ表示)とパスサイズ
判定回路からのパスサイズ判定結果とを組み合わせるこ
とにより受信STM−n(n≧1)信号内の各パスの状
態を判定するパス状態判定回路とからなることを特徴と
するSDH受信パス状態判定方式。
A plurality of AU pointers each of which determines display contents (normal pointer display, abnormal pointer display, AIS pointer display, and path connection pointer display) of a pointer currently received for each AU pointer and outputs it to a path size determination circuit. And the path size of the received signal is determined from the determination results of the plurality of reception AU pointer determination circuits, and the determined path size is notified to the path state determination circuit, and the abnormality of each AU pointer is determined based on the path size determination result. A path size determination circuit that determines a pointer display determination criterion and notifies the plurality of reception AU pointer determination circuits of the determination criterion, and AU pointer determination results (normal pointer display, abnormal pointer display, AIS pointer display and path connection pointer display) and the path sensor from the path size determination circuit. SDH receive path state determination method characterized by comprising the status of each path in the receiving STM-n (n ≧ 1) signal from the determined path state judging circuit by combining's determination result.
JP13805893A 1993-06-10 1993-06-10 SDH reception path status judgment method Expired - Lifetime JP2616381B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13805893A JP2616381B2 (en) 1993-06-10 1993-06-10 SDH reception path status judgment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13805893A JP2616381B2 (en) 1993-06-10 1993-06-10 SDH reception path status judgment method

Publications (2)

Publication Number Publication Date
JPH06350555A JPH06350555A (en) 1994-12-22
JP2616381B2 true JP2616381B2 (en) 1997-06-04

Family

ID=15213001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13805893A Expired - Lifetime JP2616381B2 (en) 1993-06-10 1993-06-10 SDH reception path status judgment method

Country Status (1)

Country Link
JP (1) JP2616381B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031817A1 (en) * 1999-10-26 2001-05-03 Fujitsu Limited Concatenated signal transmission device

Also Published As

Publication number Publication date
JPH06350555A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
US6205562B1 (en) Path switching method, path switching apparatus and nodes of UPSR
AU599537B2 (en) Method for generating an alarm indication signal (ais)
EP0901306B1 (en) Data transmission in an sdh network
US5555248A (en) Tandem connection maintenance system
US5515362A (en) Digital signal transmission apparatus
US5751720A (en) Pointer processor and pointer processing scheme for SDH/SONET transmission system
US5682408A (en) Method of transmitting sync clock and sync data between shelves of a synchronous digital hierarchy system
JP2616381B2 (en) SDH reception path status judgment method
EP1638223B1 (en) A virtual concatenation delay compensation resumable apparatus
JP3135449B2 (en) Optical transmission equipment
US6400694B1 (en) Duplex communication path switching system
US6337848B1 (en) Path switching device for transmission apparatus
JP2603165B2 (en) Failure notification signal detection circuit
JP2621801B2 (en) Wireless communication system
JP3044971B2 (en) Transmission device switching method
KR100278444B1 (en) Alarm signal detection circuit by analysis of management unit (AU) pointer for synchronous digital hierarchy (SDH) transmission
JPH06311145A (en) Pointer reception abnormality judgement method
JPH05344114A (en) Synchronization detector
JPH1093536A (en) Inter-unit interface system for transmitter
JPH06268621A (en) Au size identifying system
JPH0787043A (en) Path overhead termination circuit
JP3334868B2 (en) Synchronous optical transmission equipment
JPH0823321A (en) Cross connector
GB2313990A (en) Detecting errors in virtual paths with POH.
JPH0530123A (en) Ring transmission system