JP2611805B2 - Transmission line switching method - Google Patents

Transmission line switching method

Info

Publication number
JP2611805B2
JP2611805B2 JP11620788A JP11620788A JP2611805B2 JP 2611805 B2 JP2611805 B2 JP 2611805B2 JP 11620788 A JP11620788 A JP 11620788A JP 11620788 A JP11620788 A JP 11620788A JP 2611805 B2 JP2611805 B2 JP 2611805B2
Authority
JP
Japan
Prior art keywords
transmission line
cell
information sequence
working
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11620788A
Other languages
Japanese (ja)
Other versions
JPH01286645A (en
Inventor
秀雄 龍野
信之 戸倉
郁男 鴇沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11620788A priority Critical patent/JP2611805B2/en
Publication of JPH01286645A publication Critical patent/JPH01286645A/en
Application granted granted Critical
Publication of JP2611805B2 publication Critical patent/JP2611805B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重ディジタル伝送に利用する。特
に、セルを単位とする情報列を伝送する現用伝送路を予
備用伝送路に切り替える伝送路切替方式に関する。本発
明は光ファイバ通信装置に利用するに適する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for time division multiplex digital transmission. In particular, the present invention relates to a transmission line switching method for switching an active transmission line for transmitting an information sequence in units of cells to a protection transmission line. The present invention is suitable for use in an optical fiber communication device.

〔従来の技術〕[Conventional technology]

第6図は従来例ディジタル伝送装置のブロック構成図
である。
FIG. 6 is a block diagram of a conventional digital transmission apparatus.

送信側装置1では、多重化変換装置2によりディジタ
ル情報列を多重化し、伝送路切替スイッチ12およびイン
タフェース回路14を介して現用伝送路5に送出する。
In the transmitting device 1, the digital information sequence is multiplexed by the multiplexing conversion device 2 and transmitted to the working transmission line 5 via the transmission line switch 12 and the interface circuit 14.

受信側装置7では、現用伝送路5の信号をインタフェ
ース回路16で受け取り、伝送路切替スイッチ38を介して
多重分離装置9に供給する。多重分離装置9は、多重化
された情報列を分離する。
In the receiving side device 7, the signal of the working transmission line 5 is received by the interface circuit 16 and supplied to the demultiplexing device 9 via the transmission line switch 38. The demultiplexing device 9 separates the multiplexed information sequence.

現用伝送路5において線路や伝送装置が故障した場
合、保守のために動作を停止させる必要がある場合、故
障箇所を修理した後に切り戻す場合等には、伝送路切替
スイッチ13および38により、現用伝送路5を予備用伝送
路6に切り替える。
When the line or the transmission device fails in the working transmission line 5, when the operation needs to be stopped for maintenance, or when the faulty part is repaired and then switched back, the transmission line switching switches 13 and 38 are used. The transmission line 5 is switched to the backup transmission line 6.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、従来の伝送路切替方式では、現用伝送路5か
ら予備用伝送路6への切替を主信号とは無関係に行って
いた。このため、現用伝送路5と予備用伝送路6との間
の遅延差を吸収することができず、切替時に瞬断が生
じ、主信号の欠落や重複その他により同期がはずれ、正
常な伝送状態を維持できなくなる欠点があった。特に、
高速の光ファイバ通信装置では、現用伝送路と予備用伝
送路との間にフレーム長またはセル長以上の伝搬時間差
があり、現用予備の切替時にフレームやセルの脱落また
は重複が発生する可能性がある。これは実質的に伝送路
の瞬断となる。例えば数百Mb/s以上の基幹伝送路では、
伝送路切替時に非常に短時間の瞬断があっただけでも、
下次群の装置および端末のすべてに大きく影響し、伝送
品質が劣化する欠点があった。
However, in the conventional transmission line switching method, switching from the working transmission line 5 to the protection transmission line 6 is performed independently of the main signal. For this reason, the delay difference between the working transmission line 5 and the protection transmission line 6 cannot be absorbed, an instantaneous interruption occurs at the time of switching, and the main signal is lost or duplicated, the synchronization is lost, and the normal transmission state is lost. There was a disadvantage that it was not possible to maintain. Especially,
In a high-speed optical fiber communication device, there is a propagation time difference between the working transmission line and the protection transmission line that is longer than the frame length or the cell length. is there. This results in an instantaneous interruption of the transmission path. For example, on a backbone transmission line of several hundred Mb / s or more,
Even if there is a very short interruption during transmission line switching,
There is a drawback that transmission quality is greatly affected by greatly affecting all devices and terminals in the lower group.

本発明は、以上の問題点を解決し、伝送路切替時の瞬
断をなくし、常に正常な伝送状態を維持できる伝送路切
替方式を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to provide a transmission line switching method capable of eliminating instantaneous interruption during transmission line switching and always maintaining a normal transmission state.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明の伝送路切替方式は、送信側装置に、現用伝送
路の情報列を分岐して予備用伝送路に並列伝送させる手
段を備え、受信側装置に、予備用伝送路から受信した情
報列のセル位相を現用伝送路から受信した情報列のセル
位相に一致させるエラスティックストアメモリを含むセ
ル位相同期手段と、このセル位相同期手段の出力する二
つの情報列の内容を比較し、これらの情報列の遅延差を
セル単位で測定する手段と、この測定する手段の出力が
予備用伝送路の遅延量が現用伝送路の遅延量より大きい
ことを示しているときに、現用伝送路の情報列につい
て、その遅延差に相当する個数の連続する空セルを検出
する手段と、測定する手段の出力が予備用伝送路の遅延
量が現用伝送路の遅延量より小さいことを示していると
きに、予備用伝送路の情報列についてその遅延差分の個
数の連続する空セルを検出する手段とを備え、送信側装
置と受信側装置との双方に、現用伝送路の情報列から上
記空セルを除いた部分の内容が予備伝送路に切り替えた
ときに欠落も重複もしない状態を検出してから現用伝送
路を切り離す手段を備えたことを特徴とする。
The transmission line switching method according to the present invention is characterized in that the transmission side device includes means for branching the information sequence of the active transmission line and transmitting the information sequence in parallel to the protection transmission line, and the reception side device includes an information sequence received from the protection transmission line. The cell phase synchronization means including an elastic store memory for matching the cell phase of the information sequence received from the working transmission line with the cell phase of the information sequence is compared with the contents of the two information sequences output from the cell phase synchronization means. Means for measuring the delay difference of the information sequence in units of cells, and when the output of the measuring means indicates that the delay amount of the protection transmission line is larger than the delay amount of the working transmission line, For a column, when the output of the means for detecting the number of continuous empty cells corresponding to the delay difference and the measurement means indicates that the delay amount of the protection transmission line is smaller than the delay amount of the working transmission line. Of the backup transmission line Means for detecting consecutive empty cells of the number of delay differences with respect to the broadcast sequence, and the contents of the portion excluding the empty cells from the information sequence of the working transmission line are provided to both the transmitting device and the receiving device. The present invention is characterized in that a means is provided for disconnecting the working transmission line after detecting a state in which there is no loss or overlap when switching to the protection transmission line.

送信側装置は、クロスコネクトスイッチと伝送路切替
スイッチとの間に、一定容量のバッファメモリと、空セ
ルを連続的に出力する空セル発生手段と、上記バッファ
メモリの出力と上記空セル発生手段との出力を選択する
セレクタとを備え、上記バッファメモリは、情報列の書
込み時には前記クロスコネクトスイッチの出力信号のう
ち空セルを除く主情報セルを書込む手段と、バッファメ
モリが主情報セルで満たされたときに、そのバッファメ
モリのセルが空になるまで連続的に読出す手段とを備え
ることが好ましい。
The transmitting device includes a buffer memory having a fixed capacity, an empty cell generating means for continuously outputting empty cells, an output of the buffer memory and the empty cell generating means, between the cross connect switch and the transmission path switch. And a selector for selecting the output of the cross-connect switch, wherein the buffer memory is configured to write a main information cell excluding an empty cell in the output signal of the cross-connect switch at the time of writing the information sequence, and the buffer memory is a main information cell. It is preferable to provide a means for continuously reading when the cell of the buffer memory is filled, until the cell of the buffer memory becomes empty.

測定する手段は、二つの情報列のすべてのビットを比
較してもよいが、一以上の任意個を比較することもでき
る。
The measuring means may compare all the bits of the two information strings, but may also compare one or more arbitrary pieces.

〔作 用〕(Operation)

現用伝送路と予備用伝送路とに同一の情報を伝送さ
せ、受信側でそのセル位相を同期させる。その後に、そ
のまま現用伝送路から予備用伝送路に切り替えるとセル
の重複が生じる場合には、情報列に連続して含まれて送
られてくる空セルを利用し、現用伝送路が予備用伝送路
より遅延量が小さい場合は、その遅延量の差だけ現用伝
送路の空セルをカウントして検出し、また、予備用伝送
路が現用伝送路より遅延量が小さい場合には、予備伝送
路の空セルを遅延量の差だけカウントして検出し、この
空セルを取り除いた部分の内容が欠落しない状態にし
て、伝送路を切り替える。これにより、伝送路切替時の
瞬断をなくすことができる。空セルは後に廃棄すること
によって連続した情報列を伝送することができる。
The same information is transmitted to the working transmission line and the protection transmission line, and the cell phase is synchronized on the receiving side. After that, if cells are duplicated when switching from the working transmission line to the protection transmission line as it is, an empty cell that is continuously included in the information sequence and sent is used, and the working transmission line is used for the protection transmission line. If the delay amount is smaller than the working line, the empty cell of the working transmission line is counted and detected by the difference of the delay amount. The empty cell is counted and detected by the difference of the delay amount, and the transmission path is switched in such a state that the content of the portion from which the empty cell is removed is not lost. As a result, instantaneous interruption during transmission line switching can be eliminated. An empty cell can transmit a continuous information sequence by discarding it later.

〔実施例〕〔Example〕

第1図は本発明実施例ディジタル伝送装置のブロック
構成図である。この実施例は、光ファイバ伝送路を用い
たセル多重伝送装置に本発明を実施したものである。
FIG. 1 is a block diagram of a digital transmission apparatus according to an embodiment of the present invention. In this embodiment, the present invention is applied to a cell multiplex transmission device using an optical fiber transmission line.

この装置は、一定長のディジタル情報にその宛先を表
示するビットが付加されたセルを単位とする情報列をそ
れぞれ伝送する現用伝送路5a〜5dおよび予備用伝送路6
を切り替えるため、送信側装置1に、現用伝送路5a〜5d
のいずれか、例えば現用伝送路5dの情報列を分岐して予
備用伝送路6に並列伝送させる伝送路切替スイッチ12を
備え、受信側装置7に、予備用伝送路6から受信した情
報列のセル位相を現用伝送路から受信した情報列のセル
位相に一致させるセル位相同期手段、すなわちインタフ
ェース回路16、セル同期回路19、エラスティックストア
メモリ22および局クロック源25と、エラスティックスト
アメモリ22の出力する二つの情報列の内容を比較し、こ
れらの情報列の遅延差をセル単位で測定する手段、すな
わち切替スイッチ26、可変遅延回路28、排他的論理和回
路31および制御回路32と、この測定する手段の出力によ
り、現用伝送路5と予備用伝送路6のいずれかの遅延量
が大きいときに、二つの情報列の一方について、その遅
延差に相当する連続する個数の空セルを検出するセル検
出回路34と、このセル検出回路34で遅延量に相当する空
セルが検出されたときに、情報列の遅延がなく高速に現
用伝送路5と予備用伝送路6を切り替える伝送路切替ス
イッチ38と、上記セル検出回路34の1セル分の空セルに
要する時間と連続セルを検出してから伝送路切替スイッ
チ38における伝送路切替までの要する時間だけ受信情報
列を遅延させる固定遅延回路37とを備えている。そし
て、送信側装置1と受信側装置7との双方に、現用伝送
路5の情報列から上記空セルを除いた部分の内容が予備
伝送路6に切り替えたときに欠落も重複もしない状態を
検出してから現用伝送路5を切り離す手段、すなわち送
信側装置1に配置された伝送路切替スイッチ12および制
御回路13と、受信側装置7に配置された制御回路32、33
および伝送路切替スイッチ38と、制御回路13と制御回路
33とを接続するデータリンク15とを備える。
This device includes an active transmission line 5a-5d and a protection transmission line 6 for transmitting an information sequence in units of cells in which a bit indicating a destination is added to digital information of a fixed length.
In order to switch between the transmission paths, the transmitting apparatus 1 is provided with the working transmission paths 5a to 5d.
For example, a transmission line switch 12 for branching the information sequence of the working transmission line 5d and transmitting the information sequence in parallel to the protection transmission line 6; Cell phase synchronization means for matching the cell phase to the cell phase of the information sequence received from the working transmission line, that is, the interface circuit 16, the cell synchronization circuit 19, the elastic store memory 22, the station clock source 25, and the Means for comparing the contents of the two information strings to be output and measuring the delay difference between these information strings in units of cells, namely, a changeover switch 26, a variable delay circuit 28, an exclusive OR circuit 31, and a control circuit 32; According to the output of the measuring means, when the delay amount of either the working transmission line 5 or the protection transmission line 6 is large, for one of the two information sequences, the number of consecutive A cell detection circuit 34 for detecting the number of empty cells, and when the cell detection circuit 34 detects an empty cell corresponding to the delay amount, the current transmission line 5 and the protection transmission line 6, a transmission information changeover switch 38, and a reception information sequence corresponding to the time required for one empty cell of the cell detection circuit 34 and the time required for detecting a continuous cell from the detection of a continuous cell to the transmission path changeover at the transmission path changeover switch 38. And a fixed delay circuit 37 for delaying the delay. Then, in both the transmitting side apparatus 1 and the receiving side apparatus 7, a state in which the content of the information sequence of the working transmission line 5 excluding the empty cell is neither lost nor duplicated when switching to the protection transmission line 6. Means for disconnecting the working transmission line 5 after detection, that is, the transmission line changeover switch 12 and the control circuit 13 disposed in the transmitting device 1 and the control circuits 32 and 33 disposed in the receiving device 7
And transmission line switch 38, control circuit 13 and control circuit
33 and a data link 15 for connecting to

送信側装置1にはさらに、クロスコネクトスイッチ1
0、セル同期パタン挿入回路11およびインタフェース回
路14を備える。受信側装置7にはさらに、クロスコネク
トスイッチ40を備える。
The transmitting device 1 further includes a cross connect switch 1
0, a cell synchronization pattern insertion circuit 11 and an interface circuit 14. The receiving device 7 further includes a cross connect switch 40.

この実施例では、任意の現用伝送路5a〜5dから予備用
伝送路6に、また、使用されていない現用伝送路がある
場合にはその伝送路を予備用伝送路として使用して、他
の伝送路から無瞬断で切り替えることができる。この選
択は、制御回路32からの制御信号27により、切替スイッ
チ26を操作することにより行われる。ここでは、現用伝
送路5dから予備用伝送路6への切替を例に説明する。
In this embodiment, if there is an unused working transmission line from any of the working transmission lines 5a to 5d to the protection transmission line 6, and if there is an unused working transmission line, that transmission line is used as a protection transmission line, and It is possible to switch from the transmission line without interruption. This selection is performed by operating the changeover switch 26 according to the control signal 27 from the control circuit 32. Here, switching from the working transmission path 5d to the protection transmission path 6 will be described as an example.

セル同期パタン挿入回路11は、クロスコネクトスイッ
チ10の出力の空セルにセル同期パタンおよび監視情報等
を挿入する。このとき、ある一定のセル数を越えても空
セルが到来しない場合には、強制的にセル同期パタンお
よび監視情報等を挿入できる。伝送路切替スイッチ12
は、制御回路13の制御により、現用伝送路5dの情報列を
予備用伝送路6に分岐し、これらの伝送路に同一情報を
並列伝送させる。インタフェース回路14は、伝送路切替
スイッチ12からの情報列を電気光変換し、対応する伝送
路に送出する。
The cell synchronization pattern insertion circuit 11 inserts a cell synchronization pattern, monitoring information, and the like into an empty cell output from the cross connect switch 10. At this time, if an empty cell does not arrive even after exceeding a certain number of cells, a cell synchronization pattern and monitoring information can be forcibly inserted. Transmission line switch 12
Under the control of the control circuit 13, the information sequence of the working transmission path 5d is branched to the protection transmission path 6, and the same information is transmitted in parallel to these transmission paths. The interface circuit 14 performs an electro-optical conversion of the information sequence from the transmission line switch 12 and sends out the information sequence to the corresponding transmission line.

インタフェース回路16は、各伝送路毎に光信号を電気
信号に変換し、ビット同期をとってクロック17d、18を
再生する。セル同期回路19は、インタフェース16の受信
情報列およびクロック17d、18を用いて、それぞれセル
位相パルス20d、21を再生する。エラスティックストア
メモリ22は、セル位相パルス20d、21の位相を基準とし
て、クロック17d、18によりそれぞれ受信情報列を記憶
する。エラスティックストアメモリ22の記憶情報は、局
クロック源25から供給される局セル位相パルス24の位相
を基準として、同じく局クロック源25から供給される局
クロック23により読み出される。これにより、現用伝送
路5dと予備用伝送路6との間の受信情報列のセル位相が
一致する。
The interface circuit 16 converts an optical signal into an electric signal for each transmission path, and reproduces clocks 17d and 18 with bit synchronization. The cell synchronization circuit 19 regenerates the cell phase pulses 20d and 21 using the received information sequence of the interface 16 and the clocks 17d and 18 respectively. The elastic store memory 22 stores the received information sequence by the clocks 17d and 18 based on the phases of the cell phase pulses 20d and 21. The information stored in the elastic store memory 22 is read by the station clock 23 also supplied from the station clock source 25 with reference to the phase of the station cell phase pulse 24 supplied from the station clock source 25. As a result, the cell phases of the received information sequence between the working transmission line 5d and the protection transmission line 6 match.

切替スイッチ26は、制御回路32からの制御信号27によ
り、現用伝送路5dと予備用伝送路6との受信情報列のみ
を可変遅延回路28に引込むように接続される。この可変
遅延回路28の出力は排他的論理和回路31に供給される。
制御回路32は、排他的論理和回路31の出力を参照しなが
ら、制御信号29、30により可変遅延回路28の遅延量を変
化させ、排他的論理和回路31の出力が常時「0」になる
ように制御する。
The changeover switch 26 is connected so that only the received information sequence of the working transmission line 5d and the protection transmission line 6 is pulled into the variable delay circuit 28 by the control signal 27 from the control circuit 32. The output of the variable delay circuit 28 is supplied to an exclusive OR circuit 31.
The control circuit 32 changes the delay amount of the variable delay circuit 28 by the control signals 29 and 30 while referring to the output of the exclusive OR circuit 31, and the output of the exclusive OR circuit 31 is always “0”. Control.

すなわち、一方の可変遅延回路28の遅延量を最低と
し、他方の可変遅延回路28の遅延量をセル単位で増加さ
せて、排他的論理和回路31の入力が常時同一ビット符号
となるように、すなわち排他的論理和回路31の出力が常
時「0」となるように制御する。上記他方の可変遅延回
路28の遅延量が最大となっても排他的論理和回路31の出
力が常時「0」とならない場合には、上記他方の可変遅
延回路28の遅延量を最小とし、上記一方の可変遅延回路
28の遅延量を同様に増加させる。
That is, the delay amount of one variable delay circuit 28 is minimized, and the delay amount of the other variable delay circuit 28 is increased in cell units so that the input of the exclusive OR circuit 31 always has the same bit code. That is, control is performed such that the output of the exclusive OR circuit 31 is always “0”. If the output of the exclusive OR circuit 31 does not always become “0” even if the delay amount of the other variable delay circuit 28 is maximized, the delay amount of the other variable delay circuit 28 is minimized, and One variable delay circuit
Similarly, the delay amount of 28 is increased.

このようにして制御回路32は、排他的論理和回路28の
出力が常時「0」となったとき、双方の可変遅延回路28
の遅延量の差(セル単位)により、どちらの伝送路の情
報列が他方の伝送路より何セル分遅れているかを判定で
きる。
In this way, when the output of the exclusive OR circuit 28 is always "0", the control circuit 32
, It is possible to determine which information line of which transmission path is delayed by how many cells from the other transmission path.

空セル検出回路34は、エラスティックストアメモリ22
からの受信情報列から空セルを検出し、空セル検出信号
35d、36を制御回路32に送出する。この空セル検出回路3
4では、各受信情報列に対して、空セルを検出するセル
単位は、制御回路32からの制御信号35d、36で設定さ
れ、制御回路32で設定された連続した個数の空セルを検
出したときに空セル検出信号を出力する。
The empty cell detection circuit 34 is provided in the elastic store memory 22.
Empty cell is detected from the received information sequence from
35d and 36 are sent to the control circuit 32. This empty cell detection circuit 3
In 4, for each received information sequence, a cell unit for detecting an empty cell is set by control signals 35d and 36 from the control circuit 32, and a continuous number of empty cells set by the control circuit 32 is detected. Sometimes, an empty cell detection signal is output.

伝送路切替スイッチ38は、制御回路32からの制御信号
39により、現用側の固定遅延回路37の出力と、予備用側
の固定遅延回路37の出力とを選択してクロスコネクトス
イッチ40に供給する。
The transmission line changeover switch 38 controls the control signal from the control circuit 32.
39, the output of the fixed delay circuit 37 on the working side and the output of the fixed delay circuit 37 on the protection side are selected and supplied to the cross-connect switch 40.

すなわち、制御回路32は、現用伝送路5dの情報列より
予備用伝送路6の情報列が遅れていた場合には、遅延量
に相当する空セルを空セル検出回路34によってカウント
した検出出力35dによって、現用の固定遅延回路37の出
力信号路(b)から予備用伝送路6の固定遅延回路37の
出力信号路(c)に高速に切り替える。
That is, when the information sequence of the protection transmission line 6 is delayed from the information sequence of the active transmission line 5d, the control circuit 32 outputs a detection output 35d obtained by counting the empty cells corresponding to the delay amount by the empty cell detection circuit 34. Accordingly, the output signal path (b) of the working fixed delay circuit 37 is switched to the output signal path (c) of the fixed delay circuit 37 of the protection transmission line 6 at high speed.

また、現用伝送路5dの情報列が予備用伝送路6より遅
れていた場合には、予備用伝送路6の空セル検出回路34
で、その遅延差分だけの連続した空セルをカウントし、
その検出出力36により、制御回路32の制御出力39によ
り、伝送路切替スイッチ38を制御して、現用の固定遅延
回路37の出力信号回路(b)から予備用の可変遅延回路
37の出力信号路(c)に高速に切り替える。
If the information sequence of the working transmission line 5d is behind the protection transmission line 6, the empty cell detection circuit 34 of the protection transmission line 6
Then, count the consecutive empty cells only for the delay difference,
The transmission output changeover switch 38 is controlled by the detection output 36 and the control output 39 of the control circuit 32 so that the output signal circuit (b) of the working fixed delay circuit 37 is used as a spare variable delay circuit.
High-speed switching to 37 output signal paths (c).

現用伝送路5dと予備用伝送路6との間に伝送遅延差が
なければ、任意のビット位置で直接に信号路(b)から
信号路(c)に高速に切り替える。
If there is no transmission delay difference between the working transmission line 5d and the protection transmission line 6, the signal path (b) is directly switched to the signal path (c) at an arbitrary bit position at high speed.

この切替を行った後に、制御回路32は、制御回路33に
伝送路切替完了信号を送出する。制御回路33はデータリ
ンク15を介して伝送路切替信号を制御回路13に伝える。
制御回路13は、この信号により、伝送路切替スイッチ12
を制御して現用伝送路5dを切り離す。これにより、伝送
路切替が完了する。
After performing this switching, the control circuit 32 sends a transmission path switching completion signal to the control circuit 33. The control circuit 33 transmits a transmission line switching signal to the control circuit 13 via the data link 15.
The control circuit 13 uses the signal to
To disconnect the working transmission line 5d. Thereby, the transmission path switching is completed.

第2図は情報列のフォーマットを示す。 FIG. 2 shows the format of the information sequence.

この情報列は主情報セルおよび同期セルにより構成さ
れる。主情報セルは、宛先を示す論理チャネル番号LCN
と、クロスコネクトスイッチにおいて出方路を選択する
ためのルート識別子を含む領域Vと、主情報Iとにより
構成される。論理チャネル番号LCNと領域Vとがヘッダ
Hを構成する。同期セルは、同期ピット列Fと、監視情
報その他を含む領域Sとにより構成される。各セルは同
一ビット長である。
This information sequence is composed of a main information cell and a synchronization cell. The main information cell is a logical channel number LCN indicating the destination
, An area V including a route identifier for selecting an outgoing route in the cross-connect switch, and main information I. The logical channel number LCN and the area V constitute a header H. The synchronization cell includes a synchronization pit string F and an area S including monitoring information and the like. Each cell has the same bit length.

空セルは、送信側で同期セルに置換されるため、伝送
路上の情報列には存在しない。ただし、空セル内の空セ
ル識別用ビット列と同期セルの同期ビット列Fとは同一
パターンであり、空セル検出回路34では同期セルを空セ
ルとして検出する。
An empty cell is replaced by a synchronization cell on the transmission side, and therefore does not exist in the information sequence on the transmission path. However, the empty cell identification bit string in the empty cell and the synchronization bit string F of the synchronization cell have the same pattern, and the empty cell detection circuit 34 detects the synchronization cell as an empty cell.

可変遅延回路28では、主情報セルの主情報Iに含まれ
る一以上任意個のビットDおよびそれと同じビット位置
の同期セル内のビットDを取り込む。ただし、取り込む
ビットDの位置は、各セルの同一ビット位置であること
が必要である。主情報I内のすべてのビットを取り込む
こともできる。
The variable delay circuit 28 takes in one or more arbitrary bits D included in the main information I of the main information cell and the bit D in the synchronous cell at the same bit position as the bit D. However, the position of the bit D to be captured needs to be the same bit position in each cell. All bits in the main information I can be captured.

第3図ないし第4図は以上の動作原理を示す図であ
る。第3図および第4図は現用伝送路5dより予備伝送路
6の伝送遅延が大きい場合における現用側から予備用側
への切替を示し、第4図は現用伝送路5dより予備用伝送
路6の伝送遅延が小さい場合における現用側から予備用
側への切替を示す。
FIG. 3 and FIG. 4 are diagrams showing the above operation principle. 3 and 4 show switching from the working side to the protection side when the transmission delay of the protection transmission line 6 is larger than that of the working transmission line 5d. FIG. 4 shows the switching from the protection transmission line 6 to the protection transmission line 6d. FIG. 6 shows switching from the working side to the protection side when the transmission delay is small.

これらの図において、A〜Lは長さが等しい固定長セ
ルであり、斜線を引いたE〜Gのセルは空セルである。
第3図および第4図において、(a)は現用伝送路5dの
情報列、(b)は予備用伝送路6の情報列について、セ
ル位相を一致させた後の位置関係を示す。
In these figures, A to L are fixed-length cells having the same length, and hatched cells E to G are empty cells.
3 and 4, (a) shows the information sequence of the working transmission line 5d, and (b) shows the positional relationship of the information sequence of the protection transmission line 6 after the cell phases are matched.

第3図の(a)において、現用伝送路側での、現用と
予備側伝送路間の伝送遅延差は、図では3セル分となっ
ており、この3セル分の連続する空セルを検出したと
き、その検出直後にセルの区切りで現用伝送路5dから予
備用伝送路6に切り替える。この場合空セルが重複して
伝送されることなるが、空セルは主情報のないセルであ
り、伝送路切替スイッチ38の後に続くクロスコネクトス
イッチ40で除外されるため、セル多重伝送路では問題は
生じない。
In FIG. 3 (a), the transmission delay difference between the working and protection transmission lines on the working transmission line side is 3 cells in the figure, and continuous empty cells of the 3 cells were detected. At this time, immediately after the detection, the active transmission line 5d is switched to the protection transmission line 6 at the cell break. In this case, empty cells will be transmitted redundantly, but empty cells are cells without main information and are excluded by the cross-connect switch 40 following the transmission path switch 38. Does not occur.

また、第4図では、予備用伝送路での伝送遅延差が小
さい場合であり、この時は、予備用伝送路6で両伝送路
の間の伝送遅延差分すなわち図においては3セル分の連
続する空セルを検出したときに、その検出直後に、セル
の区切りで現用伝送路5dから予備用伝送路6に切り替え
るように制御する。この場合、第3図とは異なって空セ
ルがなくなるが、第3図と同様に伝送情報には問題は生
じない。
Further, FIG. 4 shows a case where the transmission delay difference on the protection transmission line is small. At this time, the transmission delay difference between the two transmission lines on the protection transmission line 6, ie, the continuous When an empty cell to be detected is detected, immediately after the detection, control is performed so that the active transmission line 5d is switched to the protection transmission line 6 at a cell break. In this case, unlike FIG. 3, there is no empty cell, but no problem occurs in the transmission information as in FIG.

上記実施例では、伝送路の情報列の中に連続する空セ
ルが存在する必要がある。そこで、主情報を含む主情報
セルの発生確率がポアソン分布に従うとした場合の連続
空セルの発生する時間間隔を求めたものを表に示す。こ
の表は、伝送路の伝送速度150Mb/s、セル符号長500ビッ
トの場合における伝送路の平均主情報セル占有率が0.
2、0.5、0.8の場合の平均連続空セル発生間隔を示した
ものである。この表では、空セル連続数nをそれに対応
する伝送路切替えが可能となる現用と予備用の伝送路長
差も示している。なお、伝送路遅延時間は5ns/mを用い
ている。この表に示すように伝送路の平均主情報セル占
有率が小さく、両伝送路の伝送路差が比較的小さい場合
に本発明の伝送路切替方式を適用できることが理解でき
る。
In the above embodiment, continuous empty cells need to exist in the information sequence of the transmission path. Therefore, the table shows the time intervals at which continuous empty cells occur when the probability of occurrence of the main information cell including the main information follows the Poisson distribution. This table shows that the average main information cell occupancy of the transmission line is 0 when the transmission speed of the transmission line is 150 Mb / s and the cell code length is 500 bits.
It shows the average continuous empty cell generation interval in the case of 2, 0.5, and 0.8. This table also shows the difference between the active and standby transmission path lengths that enables the transmission path switching corresponding to the number n of consecutive empty cells. The transmission path delay time is 5 ns / m. As shown in this table, it can be understood that the transmission line switching method of the present invention can be applied when the average main information cell occupancy of the transmission lines is small and the transmission line difference between the two transmission lines is relatively small.

第5図は本発明第二実施例ディジタル伝送装置のブロ
ック構成図である。
FIG. 5 is a block diagram of a digital transmission apparatus according to a second embodiment of the present invention.

この実施例は、伝送遅延差が大きい場合等のように連
続的に長い空セルが必要な場合の送信側装置1において
連続的に空セルを発生送信するための構成を示すもので
ある。
This embodiment shows a configuration for continuously generating and transmitting empty cells in the transmitting apparatus 1 when continuously long empty cells are required, such as when the transmission delay difference is large.

この第二実施例では、クロスコネクトスイッチ10と、
セル同期パタン挿入回路11との間に、一定容量を持つバ
ッファメモリ41と、空セル発生回路42と、バッファメモ
リ41と空セル発生回路42の出力が入力され、両者を選択
するセレクタ43を設けたところに特徴があり、その他の
回路は第1図と同様であり、また、受信側装置7の構成
も第1図と同様であるため、省略してある。
In the second embodiment, a cross-connect switch 10,
Between the cell synchronization pattern insertion circuit 11, a buffer memory 41 having a fixed capacity, an empty cell generation circuit 42, and a selector 43 which receives the outputs of the buffer memory 41 and the empty cell generation circuit 42 and selects both are provided. The other circuits are the same as those in FIG. 1, and the configuration of the receiving device 7 is the same as that in FIG.

次にこの第二実施例の動作を説明する。 Next, the operation of the second embodiment will be described.

バッファメモリ41には、クロスコネクトスイッチ10の
出力の空セルを除いた主情報セルのみが書き込まれる。
バッファメモリ41が主情報セルでいっぱいになると、そ
れ以後バッファメモリ41が空になるまで連続的に主情報
セルが読み出される。空セル発生回路42は、常に空セル
を出力しており、その出力しているセル位相はバッファ
メモリ41より読出されるセル位相と一致している。セレ
クタ43は、バッファメモリ41からの制御信号44によりバ
ッファメモリ41からの主情報セルが読み出されている間
は、バッファメモリ41からの主情報セルを通過させ、そ
れ以外の時間は空セル発生回路42からの空セルを通過さ
せる。その後、この空セルにはセル同期パタン挿入回路
11により同期セルに置換されて受信側装置7に伝送され
る。
Only the main information cells excluding the empty cells of the output of the cross connect switch 10 are written in the buffer memory 41.
When the buffer memory 41 is full of main information cells, the main information cells are continuously read until the buffer memory 41 becomes empty. The empty cell generation circuit 42 always outputs empty cells, and the output cell phase matches the cell phase read from the buffer memory 41. The selector 43 passes the main information cell from the buffer memory 41 while the main information cell from the buffer memory 41 is being read by the control signal 44 from the buffer memory 41, and generates an empty cell at other times. The empty cells from circuit 42 are passed. Then, a cell synchronization pattern insertion circuit is inserted into this empty cell.
The cell is replaced by a synchronization cell by 11 and transmitted to the receiving device 7.

この結果、受信側装置7には、空セルが長い時間連続
して受信される。特に、上述の表に示した伝送路の平均
主情報占有率が小さいときに、空セルの連続する区間が
長い傾向は顕著に表れる。このため、第一実施例よりさ
らに長い伝送路長差の関係にある現用伝送路と予備用伝
送路間との間の伝送路切替が可能となる。なお、上述の
ように、送信側装置1の空セル発生回路42で発生し、セ
レクタ43によって選択された連続的な空セルはセル同期
パタン挿入回路11により同期セルに置換されるが、受信
側装置7の連続空セル検出回路34は、同期セルも空セル
と判定するため、同期セルが伝送されてきても、現用伝
送路5と予備用伝送路6との間の切替時点の判定には問
題は生じない。
As a result, the receiving side device 7 continuously receives empty cells for a long time. In particular, when the average main information occupation rate of the transmission path shown in the above table is small, the tendency that a continuous section of empty cells is long is remarkable. For this reason, transmission line switching between the working transmission line and the protection transmission line having a longer transmission line length difference than in the first embodiment becomes possible. As described above, the continuous empty cells generated by the empty cell generating circuit 42 of the transmitting apparatus 1 and selected by the selector 43 are replaced by the synchronous cells by the cell synchronization pattern inserting circuit 11, but Since the continuous empty cell detection circuit 34 of the device 7 determines that the synchronization cell is also an empty cell, even if a synchronization cell is transmitted, the continuous empty cell detection circuit 34 determines the switching time point between the working transmission line 5 and the protection transmission line 6. No problem.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明の伝送路切替方式は、伝
送路上に連続的に現れる空セルを利用し、そのまま現用
伝送路から予備用伝送路に切り替えるとセルの重複が生
じる場合にはその分の連続する空セルの区切りで現用伝
送路から予備用伝送路に切り替えて情報に欠落が生じな
いようにする。これにより、現用伝送路から予備用伝送
路に無瞬断で伝送路を切り替えることができる。したが
って、瞬断による伝送品質の劣化を防止できる効果があ
る。
As described above, the transmission line switching method of the present invention utilizes empty cells that continuously appear on the transmission line, and when switching from the current transmission line to the protection transmission line as it is, when cell overlap occurs, Is switched from the working transmission line to the protection transmission line at the break of the continuous empty cell to prevent the loss of information. Thus, the transmission path can be switched from the working transmission path to the protection transmission path without any instantaneous interruption. Therefore, there is an effect that transmission quality can be prevented from deteriorating due to an instantaneous interruption.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明第一実施例ディジタル伝送装置のブロッ
ク構成図。 第2図は情報列のフォーマットを示す図。 第3図は動作原理を示す図。 第4図は動作原理を示す図。 第5図は本発明第二実施例ディジタル伝送装置のブロッ
ク構成図。 第6図は従来例ディジタル伝送装置のブロック構成図。 1……送信側装置、7……受信側装置、10、40……クロ
スコネクトスイッチ、11……セル同期パタン挿入回路、
12、38……伝送路切替スイッチ、14、16……インタフェ
ース回路、13、32、33……制御回路、15……データリン
ク、19……セル同期回路、22……エラスティックストア
メモリ、25……局クロック源、26……切替スイッチ、28
……可変遅延回路、31……排他的論理和回路、34……空
セル判定回路、37……固定遅延回路、41……バッファメ
モリ、42……空セル発生回路、43……セレクタ、2……
多重化変換装置、9……多重分離装置。
FIG. 1 is a block diagram of a digital transmission apparatus according to a first embodiment of the present invention. FIG. 2 is a diagram showing a format of an information sequence. FIG. 3 is a diagram showing an operation principle. FIG. 4 is a diagram showing the principle of operation. FIG. 5 is a block diagram of a digital transmission apparatus according to a second embodiment of the present invention. FIG. 6 is a block diagram of a conventional digital transmission apparatus. 1 ... transmitting side device, 7 ... receiving side device, 10, 40 ... cross connect switch, 11 ... cell synchronization pattern insertion circuit,
12, 38 ... transmission line switch, 14, 16 ... interface circuit, 13, 32, 33 ... control circuit, 15 ... data link, 19 ... cell synchronous circuit, 22 ... elastic store memory, 25 …… Station clock source, 26 …… Changeover switch, 28
... Variable delay circuit, 31 exclusive OR circuit, 34 empty cell determination circuit, 37 fixed delay circuit, 41 buffer memory, 42 empty cell generation circuit, 43 selector, 2 ......
Multiplexing conversion device, 9: Multiplexing / demultiplexing device.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一定長のディジタル情報にその宛先を表示
するビットが付加されたセルを単位とする情報列をそれ
ぞれ伝送する現用伝送路および予備用伝送路の切替手段
を備えた伝送路切替方式において、 送信側装置に、上記現用伝送路の情報列を分岐して上記
予備用伝送路に並列伝送させる手段を備え、 受信側装置に、 上記予備用伝送路から受信した情報列のセル位相を上記
現用伝送路から受信した情報列のセル位相に一致させる
エラスティックストアメモリを含むセル位相同期手段
と、 このセル位相同期手段の出力する二つの情報列の内容を
比較し、これらの情報列の遅延差をセル単位で測定する
手段と、 この測定する手段の出力が上記予備用伝送路の遅延量が
上記現用伝送路の遅延量より大きいことを示していると
きに、上記現用伝送路から受信した情報列の遅延差に相
当する個数の連続する空セルをカウントする手段と、 上記測定する手段の出力が上記予備用伝送路の遅延量が
上記現用伝送路の遅延量より小さいことを示していると
きに、上記予備用伝送路から受信した情報列をセル単位
で遅延差に相当する個数の連続する空セルをカウントす
る手段と を備え、 上記送信側装置と上記受信側装置との双方に、上記現用
伝送路の情報列から上記空セルを除いた部分の内容が上
記予備伝送路に切り替えたときに欠落も重複もしない状
態を検出してから上記現用伝送路を切り離す手段を備え
た ことを特徴とする伝送路切替方式。
1. A transmission line switching method comprising: means for switching between an active transmission line and a protection transmission line for transmitting an information sequence in units of cells in which bits indicating a destination are added to digital information of a fixed length. In the transmitting device, there is provided means for branching the information sequence of the working transmission line and transmitting the information sequence in parallel to the protection transmission line, and the receiving device detects the cell phase of the information sequence received from the protection transmission line. A cell phase synchronizing means including an elastic store memory for matching the cell phase of the information sequence received from the working transmission line with the cell phase synchronizing means, and comparing the contents of the two information sequences output by the cell phase synchronizing means, Means for measuring the delay difference in cell units; and when the output of the measuring means indicates that the delay amount of the protection transmission line is larger than the delay amount of the working transmission line, Means for counting the number of consecutive empty cells corresponding to the delay difference of the information sequence received from the path, and that the output of the measuring means is such that the delay amount of the protection transmission path is smaller than the delay amount of the working transmission path. Means for counting the number of consecutive empty cells corresponding to the delay difference in the information sequence received from the protection transmission line in units of cells when the transmission side device and the reception side device Means for disconnecting the working transmission line after detecting a state in which the content of the part excluding the empty cell from the information sequence of the working transmission line excluding the empty cell does not drop or overlap when switching to the protection transmission line. A transmission line switching method characterized by comprising:
JP11620788A 1988-05-13 1988-05-13 Transmission line switching method Expired - Fee Related JP2611805B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11620788A JP2611805B2 (en) 1988-05-13 1988-05-13 Transmission line switching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11620788A JP2611805B2 (en) 1988-05-13 1988-05-13 Transmission line switching method

Publications (2)

Publication Number Publication Date
JPH01286645A JPH01286645A (en) 1989-11-17
JP2611805B2 true JP2611805B2 (en) 1997-05-21

Family

ID=14681492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11620788A Expired - Fee Related JP2611805B2 (en) 1988-05-13 1988-05-13 Transmission line switching method

Country Status (1)

Country Link
JP (1) JP2611805B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868609B2 (en) * 1990-11-09 1999-03-10 富士通株式会社 Route switching method in communication network
JPH04286242A (en) * 1991-03-15 1992-10-12 Fujitsu Ltd Device and method for hit-free switching
JP2671699B2 (en) * 1991-11-15 1997-10-29 三菱電機株式会社 Cell exchange device
US5398235A (en) * 1991-11-15 1995-03-14 Mitsubishi Denki Kabushiki Kaisha Cell exchanging apparatus
WO1993014574A1 (en) * 1992-01-10 1993-07-22 Fujitsu Limited Optical transmission system
DE69327415T2 (en) * 1992-02-24 2000-05-11 Mitsubishi Electric Corp Cell switch
JPH07177151A (en) * 1993-12-20 1995-07-14 Nec Corp Atm exchange

Also Published As

Publication number Publication date
JPH01286645A (en) 1989-11-17

Similar Documents

Publication Publication Date Title
US5103447A (en) High-speed ring LAN system
US5051979A (en) Method and apparatus for errorless switching
US5561661A (en) Method for synchronizing redundantly transmitted message cell streams
JP2000092065A (en) Transmission route switch device
JPH02226926A (en) System for transmitting hdlc frame on multi-channel pcm type ring
JP2611805B2 (en) Transmission line switching method
EP0503663B1 (en) Apparatus and method for non-stop switching in asynchronous transfer mode
US6535479B1 (en) Hitless switching system of ATM switch apparatus in which discard priority control is stopped
WO2000067519A1 (en) Buffer management method and apparatus
US6633537B1 (en) Hitless path switching ring network, hitless path switching transmission system, node device for a hitless path switching ring network, and failure occurrence-time hitless path switching transmission method in a ring network
CA2185411C (en) Atm cell flow control apparatus
JPH01263566A (en) System for measuring transmission delay difference
JPH01264427A (en) System for switching transmission line
JP3202286B2 (en) Transmission line switching system in SDH optical transmission system
JP2594132B2 (en) Line switching method
JP3310495B2 (en) Instantaneous interruption virtual path switching system
JPH01270427A (en) Transmission line switching system
JP2802400B2 (en) Line switching method
JPH01264426A (en) System for switching transmission line
JP3257756B2 (en) Virtual path switching method
JP3679214B2 (en) Propagation phase difference absorption method and apparatus in redundant configuration system
JP4231598B2 (en) VC path non-instantaneous switching method and apparatus
JPH02200038A (en) Circuit switching system
JPH0728285B2 (en) Line switching method
JPH01270431A (en) High-speed packet exchange switch

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees