JP2607058Y2 - Multilayer chip inductor - Google Patents

Multilayer chip inductor

Info

Publication number
JP2607058Y2
JP2607058Y2 JP1992019037U JP1903792U JP2607058Y2 JP 2607058 Y2 JP2607058 Y2 JP 2607058Y2 JP 1992019037 U JP1992019037 U JP 1992019037U JP 1903792 U JP1903792 U JP 1903792U JP 2607058 Y2 JP2607058 Y2 JP 2607058Y2
Authority
JP
Japan
Prior art keywords
coil
chip inductor
multilayer chip
sheet
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992019037U
Other languages
Japanese (ja)
Other versions
JPH0569915U (en
Inventor
紀明 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1992019037U priority Critical patent/JP2607058Y2/en
Publication of JPH0569915U publication Critical patent/JPH0569915U/en
Application granted granted Critical
Publication of JP2607058Y2 publication Critical patent/JP2607058Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、閉磁路構造を取る積層
チップインダクタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor having a closed magnetic circuit structure.

【0002】[0002]

【従来の技術】従来の積層チップインダクタは、一般に
図4および図5に示すように、磁性体1の内部にらせん
状のコイル4が内設され、このコイルとチップ端面に形
成された外部端子電極3とが、コイルを構成するらせん
状の周回パターンと連続的に設けられた引き出し部2
(コイル導体4´と同一の導体によって形成される)に
よって接続されており、このような積層チップインダク
タは、図6に示すように、コイルを構成するコイル各部
導体パターン(コイル導体4´)が形成された磁性体グ
リーンシート6の上下に、引き出し部2が形成されたシ
ート6を積層することにより製造される。なお、図4お
よび図5における矢印は、磁束のモデルである。
2. Description of the Related Art As shown in FIGS. 4 and 5, a conventional multilayer chip inductor generally has a helical coil 4 provided inside a magnetic body 1 and an external terminal formed on the end face of the coil. An electrode 3 is provided with a lead portion 2 provided continuously with a spiral winding pattern constituting a coil.
(Formed by the same conductor as the coil conductor 4 ′), and in such a multilayer chip inductor, as shown in FIG. 6, a coil conductor pattern (coil conductor 4 ′) constituting a coil is formed. It is manufactured by laminating the sheet 6 on which the lead portion 2 is formed on the upper and lower sides of the formed magnetic green sheet 6. The arrows in FIGS. 4 and 5 are magnetic flux models.

【0003】上記のような構成からなる積層チップイン
ダクタは、インダクタ素体内に磁束を集中させる閉磁路
構造を取る場合、内設されたコイルの回りに一定のマー
ジンを設けることにより、チップ内に磁路が確保され
る。
[0003] When a laminated chip inductor having the above-described configuration has a closed magnetic circuit structure for concentrating a magnetic flux in the inductor element, a fixed margin is provided around an internally provided coil to provide a magnetic field in the chip. Road is secured.

【0004】[0004]

【考案が解決しようとする課題】しかしながら、上述従
来の閉磁路構造を取る積層チップインダクタにおいて
は、外部端子電極形成端面側の実質的なマージンが図5
のMで示される部分(コイルから外部端子電極形成端面
までの部分から引き出し部の幅を引いた部分)であるた
め、チップの外形寸法が有効に使われていなかった。す
なわち、導体からなる引き出し部によってコイルの磁束
が遮断されると、うず電流が発生してインダクタンス値
が低下するという問題点があったのである。
However, in the above-mentioned conventional multilayer chip inductor having a closed magnetic circuit structure, the substantial margin on the end face side on which the external terminal electrode is formed is reduced as shown in FIG.
(M) (the part obtained by subtracting the width of the lead-out part from the part from the coil to the end face of the external terminal electrode formation), the external dimensions of the chip were not effectively used. That is, when the magnetic flux of the coil is cut off by the lead portion made of a conductor, there is a problem that an eddy current is generated and the inductance value is reduced.

【0005】そこで本考案は、上述従来の技術の問題点
を解決し、同じ外径寸法でインダクタンス値を上げるこ
とのできる積層チップインダクタを提供することを目的
とする。
Accordingly, an object of the present invention is to solve the above-mentioned problems of the prior art and to provide a multilayer chip inductor capable of increasing the inductance value with the same outer diameter.

【0006】[0006]

【課題を解決するための手段】本考案者は、上記目的を
達成すべく鋭意研究の結果、引き出し部をコイルから積
層方向に離れたチップの上下表面付近に設け、この引き
出し部とコイル始端および終端とをスルーホール接続に
よって電気的に接続することにより、上記課題が解決さ
れることを見い出し、本考案に到達した。
Means for Solving the Problems As a result of intensive studies to achieve the above object, the present inventor has provided lead portions near the upper and lower surfaces of a chip separated from the coil in the stacking direction, and has provided the lead portion with the coil start end and The inventors have found that the above problems can be solved by electrically connecting the terminal to the terminal by through-hole connection, and arrived at the present invention.

【0007】 すなわち、本考案は、磁性体に周回パタ
ーンにより構成されたらせん状のコイルを内設する積層
チップインダクタにおいて、コイルとチップ端面に形成
された入出力用外部端子電極とを接続する引き出し部
が、複数枚のスルーホールのみが形成された磁性体シー
トのスルーホールを介して前記周回パターンに導電接続
され、磁性体シートの積層方向に前記周回パターンと十
分に離間されたチップの上下表面付近に内設されると共
に、前記引き出し部は前記スルーホールによる接続部位
を除いて前記周回パターンに重畳することなく設けら
れ、コイルにおける磁束が前記引き出し部によって実質
的に遮断されないことを特徴とする積層チップインダク
タを提供するものである。
That is, the present invention provides a multilayer chip inductor in which a spiral coil composed of a circulating pattern is provided inside a magnetic material, and a drawer for connecting the coil to an input / output external terminal electrode formed on a chip end face. The upper and lower surfaces of the chip are electrically conductively connected to the circling pattern through through holes in the magnetic sheet in which only a plurality of through holes are formed, and are sufficiently separated from the circulating pattern in the lamination direction of the magnetic sheets. In addition to being provided in the vicinity, the lead-out portion is provided without overlapping with the circulating pattern except for the connection portion by the through-hole, and the magnetic flux in the coil is not substantially blocked by the lead-out portion. A multilayer chip inductor is provided.

【0008】[0008]

【作用】本考案の積層チップインダクタは、積層してス
ルーホール接続することによりらせん状のコイルが構成
されるコイル各部導体パターンが形成された磁性体シー
ト(シートAとする)、主面間を貫通するスルーホール
が形成された磁性体シート(シートBとする)、および
外部電極端子とコイルとを導電接続する引き出し部が形
成された磁性体シート(シートCとする)からなり、こ
れらのシートを以下のように積層し、得られた積層体を
焼成し、引き出し部が露出した端面に外部端子電極を形
成することにより製造される。
The laminated chip inductor according to the present invention is a magnetic sheet (hereinafter referred to as a sheet A) on which a conductor pattern of each coil is formed by laminating and connecting through holes to form a helical coil. These sheets are composed of a magnetic sheet (sheet B) having a through hole formed therethrough and a magnetic sheet (sheet C) having a lead portion for electrically connecting the external electrode terminals and the coil. Are laminated as follows, and the obtained laminate is fired to form an external terminal electrode on the end face where the lead portion is exposed.

【0009】まず、シートCの上にシートBを複数枚積
層し、その上にシートAをらせん状のコイルが構成され
るように所定の順序で積層し、再びシートBを複数枚積
層し、その上にシートCを積層する。次いで、このよう
に積層したシートの上下に、最外層として導体およびス
ルーホールが形成されていないグリーンシートを積層す
る。なお、シートBにおけるスルーホールは、上記のよ
うに積層した際に引き出し部端部とコイル始端および終
端とが結ばれる位置に形成されており、その内部には導
体が充填される。
First, a plurality of sheets B are stacked on a sheet C, and a sheet A is stacked thereon in a predetermined order so as to form a helical coil, and a plurality of sheets B are stacked again. The sheet C is laminated thereon. Next, a green sheet in which a conductor and a through-hole are not formed as outermost layers is laminated on the upper and lower sides of the laminated sheet. The through hole in the sheet B is formed at a position where the end of the lead portion and the beginning and end of the coil are connected when they are stacked as described above, and the inside is filled with a conductor.

【0010】上記のようにして得られる本考案の積層チ
ップインダクタは、図1に示すように、コイル4と外部
端子電極3とを導電接続する引き出し部2が、磁性体1
の内部におけるコイル4から積層方向に離れたチップの
上下表面付近に内設されており、これら引き出し部2と
コイル始端および終端とは、内部に導体を充填したスル
ーホール5によって電気的に接続されている。
In the multilayer chip inductor of the present invention obtained as described above, as shown in FIG. 1, the lead portion 2 for electrically connecting the coil 4 and the external terminal electrode 3 is made of a magnetic material 1.
The lead portion 2 and the beginning and end of the coil are electrically connected to each other by through-holes 5 filled with a conductor therein. ing.

【0011】このような位置に引き出し部を内設するこ
とにより、コイルから外部端子電極形成端面までの間に
おいて必要なマージンに、引き出し部の面積を加えなく
ともコイルにおける磁束(図中矢印)が引き出し部によ
って遮断されることがほとんどなくなる。そのため、従
来の積層チップインダクタと同じ外形寸法、コイルター
ン数、導体の太さ、焼成温度および材質で構成されてい
ながら、インダクタンス値を上昇させることができるの
である。
By providing the lead portion at such a position, the magnetic flux (arrow in the drawing) in the coil can be obtained without adding the area of the lead portion to a necessary margin between the coil and the end face of the external terminal electrode. Almost no blockage by the drawer. Therefore, the inductance value can be increased while being configured with the same external dimensions, number of coil turns, conductor thickness, firing temperature, and material as the conventional multilayer chip inductor.

【0012】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
Hereinafter, the present invention will be described in more detail with reference to embodiments. However, the scope of the present invention is not limited by the following embodiments.

【0013】[0013]

【実施例】本考案の積層チップインダクタは、例えば次
のようにして製造することができる。まず、従来の積層
チップインダクタと同様の材料を用い、磁性体グリーン
シート6を作製し、該シートの上に、積層してスルーホ
ール接続することによってらせん状のコイルが構成され
るコイル各部導体パターンを形成する。次いで、これら
のシートを図3に示すように積層する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The multilayer chip inductor of the present invention can be manufactured, for example, as follows. First, a magnetic green sheet 6 is manufactured using the same material as that of a conventional multilayer chip inductor, and a coil-shaped conductor pattern in which a helical coil is formed by laminating and connecting through holes on the sheet. To form Next, these sheets are laminated as shown in FIG.

【0014】すなわち、コイル導体4´およびスルーホ
ール5が形成されていないグリーンシート6の上に、引
き出し部2が形成されたシート6を積層し、この上にス
ルーホール5のみが形成されたシート6を複数枚積層し
た後、コイル導体4´が形成されたシート6を所定の順
で積層し、再びスルーホール5のみが形成されたシート
6を複数枚積層した後、引き出し部2が形成されたシー
ト6を積層し、最後にコイル導体4´およびスルーホー
ル5が形成されていないグリーンシート6を積層する。
That is, the sheet 6 on which the lead portion 2 is formed is laminated on the green sheet 6 on which the coil conductor 4 'and the through hole 5 are not formed, and the sheet 6 on which only the through hole 5 is formed. After laminating a plurality of sheets 6, the sheets 6 on which the coil conductors 4 ′ are formed are laminated in a predetermined order, and a plurality of sheets 6 on which only the through holes 5 are formed are laminated again. Finally, the green sheet 6 in which the coil conductor 4 ′ and the through hole 5 are not formed is stacked.

【0015】次に、得られた積層体を圧着した後 900℃
で焼成し、引き出し部2が露出した端面に外部端子電極
3を形成し、磁性体1の内部にらせん状のコイル4が内
設された積層チップインダクタを得る(図1、図2)。
なお、本実施例で作製した積層チップインダクタの外形
寸法は、長さ 3.2×幅 1.6×厚さ 0.7mmであり、コイル
巻数は12ターンである。
Next, after the obtained laminate is pressed, 900 ° C.
The external terminal electrode 3 is formed on the end face where the lead portion 2 is exposed, and a multilayer chip inductor having a spiral coil 4 provided inside the magnetic body 1 is obtained (FIGS. 1 and 2).
The external dimensions of the multilayer chip inductor manufactured in this example are length 3.2 × width 1.6 × thickness 0.7 mm, and the number of coil turns is 12 turns.

【0016】上記のようにして本考案の積層チップイン
ダクタを多数製造し、その中から無作為に30個を選び、
L値およびQ値の測定を行った。
As described above, a large number of multilayer chip inductors of the present invention are manufactured, and 30 are randomly selected from among them.
L value and Q value were measured.

【0017】一方、本考案の積層チップインダクタとの
比較のため、コイル始端および終端が形成されたシート
の上下に、引き出し部が形成されたシートを積層したこ
と以外は上記と同様にして、図4に示すような従来の積
層チップインダクタを多数作製し(チップの外形寸法、
コイル巻き数、焼成温度、材質、引き出し部の面積等が
上記本考案のチップと同じである)、その中から無作為
に30個を選び、L値およびQ値の測定を行った。
On the other hand, for comparison with the multilayer chip inductor of the present invention, the drawing is performed in the same manner as described above, except that a sheet having a lead portion is formed above and below a sheet on which the coil start and end are formed. A number of conventional multilayer chip inductors as shown in FIG.
The number of coil turns, the firing temperature, the material, the area of the lead portion, etc. are the same as those of the chip of the present invention described above), and 30 pieces were randomly selected from them, and the L value and the Q value were measured.

【0018】その結果、本考案の積層チップインダクタ
は、L値が32.1μH、Q値が50.2であったのに対し、従
来の積層チップインダクタは、L値が28.3μH、Q値が
45.5であり、L値、Q値ともに著しく低下していた。
As a result, the multilayer chip inductor of the present invention had an L value of 32.1 μH and a Q value of 50.2, whereas the conventional multilayer chip inductor had an L value of 28.3 μH and a Q value of 50.2.
45.5, and both the L value and the Q value were significantly reduced.

【0019】[0019]

【考案の効果】本考案の積層チップインダクタは、従来
の積層チップインダクタと同じ外形寸法、コイルターン
数、導体の太さ、焼成温度および材質で構成されていな
がら、L値やQ値を上昇させることができる。
The multilayer chip inductor of the present invention has the same outer dimensions, number of coil turns, conductor thickness, firing temperature and material as the conventional multilayer chip inductor, but increases the L and Q values. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の積層チップインダクタを示す図であっ
て、(a)は外部端子電極を結ぶ積層方向にチップを切
断した側断面図であり、(b)は(a)の側断面図を部
分的に拡大した図である。
1A and 1B are views showing a multilayer chip inductor of the present invention, wherein FIG. 1A is a side sectional view of a chip cut in a stacking direction connecting external terminal electrodes, and FIG. 1B is a side sectional view of FIG. FIG. 4 is a partially enlarged view of FIG.

【図2】本考案の積層チップインダクタを、積層方向と
直交する水平方向に切断した断面図である。
FIG. 2 is a cross-sectional view of the multilayer chip inductor according to the present invention, which is cut in a horizontal direction orthogonal to a stacking direction.

【図3】本考案の積層チップインダクタの製造工程にお
けるシート積層態様を示す斜視図である。
FIG. 3 is a perspective view showing a sheet laminating mode in a manufacturing process of the multilayer chip inductor of the present invention.

【図4】従来の積層チップインダクタを、外部端子電極
を結ぶ積層方向に切断した側断面図である。
FIG. 4 is a sectional side view of a conventional multilayer chip inductor cut in a lamination direction connecting external terminal electrodes.

【図5】従来の積層チップインダクタの上方マージン部
を、積層方向と直交する水平方向に切断した断面図であ
る。
FIG. 5 is a cross-sectional view of an upper margin portion of a conventional multilayer chip inductor cut in a horizontal direction orthogonal to a stacking direction.

【図6】従来の積層チップインダクタの製造工程におけ
るシート積層態様を示す斜視図である。
FIG. 6 is a perspective view showing a sheet laminating mode in a manufacturing process of a conventional multilayer chip inductor.

【符号の説明】[Explanation of symbols]

1‥‥‥磁性体 2‥‥‥引き出し部 3‥‥‥外部端子電極 4‥‥‥コイル 4´‥‥コイル導体 5‥‥‥スルーホール 6‥‥‥磁性体グリーンシート M‥‥‥実質的なマージン 1 magnetic substance 2 lead part 3 external terminal electrode 4 coil 4 'coil conductor 5 through hole 6 magnetic green sheet M substantially Good margin

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−54808(JP,A) 特開 昭62−61305(JP,A) 特開 平3−219609(JP,A) 実開 平3−88309(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01F 17/00,17/06 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-54808 (JP, A) JP-A-62-61305 (JP, A) JP-A-3-219609 (JP, A) 88309 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01F 17/00, 17/06

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 磁性体に周回パターンにより構成された
らせん状のコイルを内設する積層チップインダクタにお
いて、コイルとチップ端面に形成された入出力用外部端
子電極とを接続する引き出し部が、複数枚のスルーホー
ルのみが形成された磁性体シートのスルーホールを介し
て前記周回パターンに導電接続され、磁性体シートの積
層方向に前記周回パターンと十分に離間されたチップの
上下表面付近に内設されると共に、前記引き出し部は前
記スルーホールによる接続部位を除いて前記周回パター
ンに重畳することなく設けられ、コイルにおける磁束が
前記引き出し部によって実質的に遮断されないことを特
徴とする積層チップインダクタ。
1. A magnetic material formed by a circular pattern.
A multilayer chip inductor with a spiral coil inside
External ends for input and output formed on the coil and chip end faces
The lead-out section for connecting to the
Through the through holes in the magnetic sheet with only
The conductive pattern is electrically connected to the circuit pattern to
Of the chip sufficiently separated from the circling pattern in the layer direction
It is installed near the upper and lower surfaces, and the drawer is
Except for the connection part by the through hole,
And the magnetic flux in the coil is
It is noted that it is not substantially blocked by the drawer.
Multilayer chip inductor.
JP1992019037U 1992-02-27 1992-02-27 Multilayer chip inductor Expired - Fee Related JP2607058Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992019037U JP2607058Y2 (en) 1992-02-27 1992-02-27 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992019037U JP2607058Y2 (en) 1992-02-27 1992-02-27 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH0569915U JPH0569915U (en) 1993-09-21
JP2607058Y2 true JP2607058Y2 (en) 2001-03-19

Family

ID=11988243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992019037U Expired - Fee Related JP2607058Y2 (en) 1992-02-27 1992-02-27 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JP2607058Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162737A (en) * 1997-11-25 1999-06-18 Taiyo Yuden Co Ltd Laminated chip electronic part
JP3575280B2 (en) * 1998-06-09 2004-10-13 Fdk株式会社 Multilayer inductor
JP2001313212A (en) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd Laminated coil and its manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261305A (en) * 1985-09-11 1987-03-18 Murata Mfg Co Ltd Laminated chip coil
JPH02310905A (en) * 1989-05-26 1990-12-26 Murata Mfg Co Ltd Inductor
JPH0354808A (en) * 1989-07-21 1991-03-08 Murata Mfg Co Ltd Laminated inductance component
JPH03219609A (en) * 1990-01-24 1991-09-27 Murata Mfg Co Ltd Laminated-type common-mode choke coil
JP3088309U (en) * 2002-03-01 2002-09-06 邦夫 鈴木 Squid fishing shape memory wire hook

Also Published As

Publication number Publication date
JPH0569915U (en) 1993-09-21

Similar Documents

Publication Publication Date Title
JP3686908B2 (en) Multilayer coil component and manufacturing method thereof
JP3362764B2 (en) Manufacturing method of multilayer chip inductor
JP3039538B1 (en) Multilayer inductor
JP4140061B2 (en) Chip inductor and manufacturing method thereof
US6498553B1 (en) Laminated type inductor
JP2949244B2 (en) Multilayer transformer
JP3549286B2 (en) Multilayer noise suppression components
JP3250629B2 (en) Multilayer electronic components
JP2655657B2 (en) Structure of laminated application parts
JPH07161517A (en) Multilayer coil and its manufacture
JP2607058Y2 (en) Multilayer chip inductor
JPH1197256A (en) Laminated chip inductor
JP2682829B2 (en) Structure of laminated application parts
JP2003217935A (en) Layered inductor array
JPH0622173B2 (en) Transformer / inductor with integrated capacitor using soft ferrites
JPS6222244B2 (en)
JPH023605Y2 (en)
JPH0529147A (en) Laminated chip transformer
JP3233306B2 (en) Multilayer noise absorbing element composite
JPH05347215A (en) Chip type common mode choke coil and manufacture thereof
JPH0777175B2 (en) Laminated transformer
JP3220981B2 (en) Structure of hybrid integrated circuit components
JPS5943690Y2 (en) Stacked transformer
JPH10215134A (en) Laminated emi filter
JPH0227533Y2 (en)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990119

LAPS Cancellation because of no payment of annual fees