JP2606635Y2 - Voltage resonant converter - Google Patents

Voltage resonant converter

Info

Publication number
JP2606635Y2
JP2606635Y2 JP1993044649U JP4464993U JP2606635Y2 JP 2606635 Y2 JP2606635 Y2 JP 2606635Y2 JP 1993044649 U JP1993044649 U JP 1993044649U JP 4464993 U JP4464993 U JP 4464993U JP 2606635 Y2 JP2606635 Y2 JP 2606635Y2
Authority
JP
Japan
Prior art keywords
circuit
switch element
voltage
inductor
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993044649U
Other languages
Japanese (ja)
Other versions
JPH0711894U (en
Inventor
匡彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1993044649U priority Critical patent/JP2606635Y2/en
Publication of JPH0711894U publication Critical patent/JPH0711894U/en
Application granted granted Critical
Publication of JP2606635Y2 publication Critical patent/JP2606635Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、スイッチング電源等に
用いられる電圧共振コンバータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage resonance converter used for a switching power supply or the like.

【0002】[0002]

【従来の技術】図8には電圧共振コンバータとして一般
的に知られているインダクタンス転流側コンバータと呼
ばれている回路が示されている。この回路は、入力回路
の入力電源Vinと入力側グランドGND間にMOS F
ETからなる第1のスイッチ素子Q1と第2のスイッチ
素子Q2の直列回路が介設されている。そして、これら
のスイッチ素子Q1,Q2にはそれぞれ逆向きのダイオ
ードD1,D2が並列に接続されている。また、第1の
スイッチ素子Q1には並列に第1のコンデンサC11が接
続されており、この第1のコンデンサC11の両端間に第
1のインダクタL11と第2のコンデンサC12の直列回路
が接続されている。さらに、この直列回路の両端間には
第2のインダクタL12と第3のコンデンサC13との直列
回路が接続されている。この第3のコンデンサC13の一
端側はグランドGND側に接続されており、他端側は出
力端VOUT となっている。
2. Description of the Related Art FIG. 8 shows a circuit called an inductance commutation-side converter generally known as a voltage resonance converter. This circuit, MOS F between the input power supply V in the input circuit input-side ground GND
A series circuit of a first switch element Q1 made of ET and a second switch element Q2 is interposed. Opposite diodes D1 and D2 are connected in parallel to these switch elements Q1 and Q2, respectively. Further, a first capacitor C11 is connected in parallel to the first switch element Q1, and a series circuit of a first inductor L11 and a second capacitor C12 is connected between both ends of the first capacitor C11. ing. Further, a series circuit of a second inductor L12 and a third capacitor C13 is connected between both ends of the series circuit. One end of the third capacitor C13 is connected to the ground GND, and the other end is an output terminal V OUT .

【0003】制御回路14は出力端VOUT から取り出され
る出力電圧が一定となるよう第1および第2のスイッチ
素子Q1,Q2のオン・オフのタイミングおよびパルス
幅を制御するものである。
The control circuit 14 controls the on / off timing and pulse width of the first and second switch elements Q1 and Q2 so that the output voltage taken out from the output terminal V OUT becomes constant.

【0004】この種の電圧共振コンバータは、スイッチ
素子Q1,Q2が共に零電圧スイッチング(印加電圧が
零電圧の状態でオン・オフスイッチチング動作を行うこ
と)が可能で、スイッチング損失が解消されており、前
記スイッチ素子Q1,Q2の制御を固定周波数で行え
る。さらに、前記スイッチ素子Q1,Q2は入力電源V
inとグランドGND間に直列に接続されているので、各
スイッチ素子Q1,Q2に加わるピーク電圧が入力電源
inの入力電圧となり、スイッチ素子Q1,Q2をMO
S FET(電界効果トランジスタ)で構成した場合、
スイッチ素子Q1,Q2の耐圧を大きくしなくて済むの
で、スイッチのオン抵抗が小さくなり回路効率がよい。
In this type of voltage resonance converter, both the switching elements Q1 and Q2 can perform zero voltage switching (perform on / off switching operation when the applied voltage is zero voltage), and the switching loss is eliminated. Thus, the control of the switch elements Q1 and Q2 can be performed at a fixed frequency. Further, the switching elements Q1 and Q2 are connected to the input power supply V.
since they are connected in series between in and ground GND, and the peak voltage applied to the switch elements Q1, Q2 is used as the input voltage of the input power supply V in, the switching elements Q1, Q2 MO
When configured with an SFET (field effect transistor),
Since it is not necessary to increase the withstand voltage of the switch elements Q1 and Q2, the on-resistance of the switch is reduced and the circuit efficiency is improved.

【0005】[0005]

【考案が解決しようとする課題】しかしながら、上記構
成の電圧共振コンバータでは入力側と出力側との間でA
C絶縁を行うというスイッチング電源に対する一般的要
求事項に対して対応できないという問題点があった。
However, in the voltage-resonant converter having the above-described structure, the voltage A between the input side and the output side is high.
There was a problem that it was not possible to meet the general requirements for a switching power supply to perform C insulation.

【0006】本考案は、上記従来の課題を解決するため
になされたものであり、その目的は、入力側回路と出力
側回路との間でAC絶縁を行うことのできる高効率な電
圧共振コンバータを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a highly efficient voltage resonance converter capable of performing AC insulation between an input side circuit and an output side circuit. Is to provide.

【0007】[0007]

【課題を解決するための手段】本考案は上記目的を達成
するために、次のように構成されている。すなわち、ト
ランスの一次側を入力回路とし、トランスの二次側を出
力回路とし、入力回路の入力電源とグランド間には第1
のスイッチ素子と第2のスイッチ素子の直列回路が介設
されており、第1のスイッチ素子には第1のダイオード
が、第2のスイッチ素子には第2のダイオードがそれぞ
れ逆向き並列に接続され、また、第1のスイッチ素子に
は等価回路上で並列に第1のコンデンサが接続され、グ
ランドと入力電源のいずれか一方側と第1、第2のスイ
ッチ素子の接続部との間には前記トランスの一次コイル
と第2のコンデンサの直列回路が接続されており、出力
回路側では第3のダイオードの両端側に前記トランスの
二次コイルと第3のコンデンサの直列回路が接続される
とともに、第3のダイオードにはLC平滑回路が接続さ
れており、前記トランスの一次コイルと二次コイルの少
くとも一方側コイルには等価回路上で直列に第1のイン
ダクタが接続されていることを特徴としている。
The present invention is configured as follows to achieve the above object. That is, the primary side of the transformer is used as an input circuit, the secondary side of the transformer is used as an output circuit, and the first circuit is connected between the input power supply of the input circuit and the ground.
A series circuit of a switch element and a second switch element is interposed. A first diode is connected to the first switch element, and a second diode is connected to the second switch element in parallel in opposite directions. In addition, a first capacitor is connected in parallel on the equivalent circuit to the first switch element, and between the ground and either side of the input power supply and the connection portion of the first and second switch elements. Is connected to a series circuit of a primary coil of the transformer and a second capacitor. On the output circuit side, a series circuit of a secondary coil of the transformer and a third capacitor is connected to both ends of a third diode. At the same time, an LC smoothing circuit is connected to the third diode, and a first inductor is connected in series on an equivalent circuit to at least one of the primary coil and the secondary coil of the transformer. It is characterized in that there.

【0008】[0008]

【作用】本考案では、出力回路の出力電圧が低くなる
と、第2のスイッチ素子のオン期間が長く、第1のスイ
ッチ素子のオン期間が短くなるように制御される。この
スイッチ制御により、第2のスイッチ素子のオン期間に
LC平滑回路のインダクタに蓄積されるエネルギが大き
くなり、出力電圧の低下分は補われ、出力電圧の安定化
が図られる。
According to the present invention, when the output voltage of the output circuit decreases, the ON period of the second switch element is controlled to be long and the ON period of the first switch element is controlled to be short. By this switch control, the energy stored in the inductor of the LC smoothing circuit during the ON period of the second switch element increases, and the decrease in output voltage is compensated for, and the output voltage is stabilized.

【0009】これに対し、出力電圧が高くなったときに
は、その分、第2のスイッチ素子のオン期間が短くな
り、第1のスイッチ素子のオン期間が長くなる結果、第
2のスイッチ素子のオン期間にLC平滑回路のインダク
タに蓄積されるエネルギが小さくなって、出力電圧の上
昇分を相殺する方向に作用し、出力電圧の安定化が図ら
れる。
On the other hand, when the output voltage increases, the on-period of the second switch element becomes shorter, and the on-period of the first switch element becomes longer. The energy stored in the inductor of the LC smoothing circuit during the period decreases, and acts in a direction to offset the increase in the output voltage, thereby stabilizing the output voltage.

【0010】また、入力回路と出力回路の間にトランス
が介設されているので、入力回路と出力回路との間のA
C絶縁が完全に図られる。
Also, since a transformer is interposed between the input circuit and the output circuit, A
C insulation is completely achieved.

【0011】[0011]

【実施例】以下、本考案の実施例を図面に基づいて説明
する。図1には本考案に係る電圧共振コンバータの第1
の実施例が示されている。この図において、トランスT
1の一次側は入力回路となっており、同トランスT1の
二次側は出力回路となっている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the first embodiment of the voltage resonance converter according to the present invention.
Is shown. In this figure, the transformer T
The primary side of the transformer T1 is an input circuit, and the secondary side of the transformer T1 is an output circuit.

【0012】入力回路の入力電源Vinと入力側グランド
GND1間にはMOS FETからなる第1のスイッチ
素子Q1と第2のスイッチ素子Q2の直列回路が介設さ
れている。そして、これらのスイッチ素子Q1,Q2に
はそれぞれ逆向きのダイオードD1,D2が並列に接続
されている。また、第1のスイッチ素子Q1には並列に
第1のコンデンサC1が接続されており、この第1のコ
ンデンサC1の両端間、つまり、各スイッチ素子Q1,
Q2の接続部とグランドGND1間に第1のインダクタ
L1とトランスT1の一次コイルN1と第2のコンデン
サC2の直列回路が接続されている。この第2のコンデ
ンサC2の容量は前記第1のコンデンサC1よりも十分
大きなものを使用している。
[0012] Between the input side ground GND1 and the input power supply V in the input circuit and the first switching element Q1 consisting MOS FET series circuit of the second switching element Q2 is interposed. Opposite diodes D1 and D2 are connected in parallel to these switch elements Q1 and Q2, respectively. A first capacitor C1 is connected in parallel to the first switch element Q1, and both ends of the first capacitor C1, that is, each switch element Q1,
The series circuit of the first inductor L1, the primary coil N1 of the transformer T1, and the second capacitor C2 is connected between the connection point of Q2 and the ground GND1. The capacity of the second capacitor C2 is sufficiently larger than that of the first capacitor C1.

【0013】出力回路側では、トランスT1の二次コイ
ルN2と第3のコンデンサC3との直列回路が第3のダ
イオードD3の両端間に接続されており、さらに、この
第3のダイオードD3の両端間には、第2のインダクタ
L2と第4のコンデンサC4との直列回路からなるLC
平滑回路10が接続されている。このLC平滑回路10の出
力側には、前記第4のコンデンサC4の両端間、つま
り、出力回路の出力端VOUT と出力側グランドGND2
間に抵抗器R1,R2の直列回路が接続され、出力回路
の出力電圧が抵抗器R1,R2に抵抗分割され、その検
出電圧が制御回路14に加えられている。
On the output circuit side, a series circuit of the secondary coil N2 of the transformer T1 and the third capacitor C3 is connected between both ends of the third diode D3, and furthermore, both ends of the third diode D3. An LC formed between a series circuit of the second inductor L2 and the fourth capacitor C4
The smoothing circuit 10 is connected. The output side of the LC smoothing circuit 10 is connected between both ends of the fourth capacitor C4, that is, the output terminal V OUT of the output circuit and the output side ground GND2.
A series circuit of resistors R1 and R2 is connected therebetween, the output voltage of the output circuit is divided by the resistors R1 and R2, and the detection voltage is applied to the control circuit 14.

【0014】制御回路14の回路構成を示す一例が図2に
示されている。同図の三角波発生回路3は図3の(a)
に示すような三角波を発生出力する。この三角波には第
1のスイッチ素子Q1のドライブ電圧を作製するための
基準電圧Vref1と第2のスイッチ素子Q2のドライブ電
圧を作り出すための基準電圧Vref2が与えられており、
三角波の上に凸になる部分が基準電圧Vref2を越える幅
をパルス幅としてスイッチ素子Q2のドライブ電圧が作
製され、三角波が下に凸となる部分が基準電圧Vref1
下側に越える幅をパルス幅として第1のスイッチ素子Q
1のドライブ電圧が作製される。
FIG. 2 shows an example of a circuit configuration of the control circuit 14. As shown in FIG. The triangular wave generating circuit 3 shown in FIG.
A triangular wave is generated and output as shown in FIG. The triangular wave is provided with a reference voltage V ref1 for producing a drive voltage of the first switch element Q1 and a reference voltage V ref2 for producing a drive voltage of the second switch element Q2.
The drive voltage of the switch element Q2 is produced with a pulse width having a portion where the triangular wave is convex above the reference voltage V ref2, and a width where the triangular wave is convex below the reference voltage V ref1. The pulse width of the first switch element Q
One drive voltage is produced.

【0015】この制御回路14は次のように動作する。図
2において、出力回路の出力電圧Vout が大きくなる
と、抵抗器R3側からフォトカプラPC1に流れる電流
1 が大きくなり、抵抗器R4側から抵抗器R5を経て
フォトカプラPC1に流れる電流I2 が増加する。この
電流の増加により、抵抗器R4とR5の接続点の電圧V
s が減少する。この電圧Vs の減少により、三角波のレ
ベルが低下する。そうすると、三角波の上に凸の部分が
基準電圧Vref2を切る幅が狭くなる結果、スイッチ素子
Q2のドライブ電圧のパルス幅が狭くなる。その一方
で、三角波の下に凸となる部分が基準電圧Vref1を切る
幅が広くなるので、スイッチ素子Q1のドライブ電圧の
パルス幅が広くなる。
The control circuit 14 operates as follows. In FIG. 2, when the output voltage V out of the output circuit increases, the current I 1 flowing from the resistor R3 to the photocoupler PC1 increases, and the current I 2 flowing from the resistor R4 to the photocoupler PC1 via the resistor R5. Increase. This increase in current causes the voltage V at the junction of resistors R4 and R5 to
s decreases. This reduction in voltage V s, the level of the triangular wave is reduced. Then, as a result, the width at which the convex portion above the triangular wave cuts off the reference voltage V ref2 is reduced, so that the pulse width of the drive voltage of the switching element Q2 is reduced. On the other hand, the width of the portion that protrudes below the triangular wave cuts off the reference voltage Vref1 , so that the pulse width of the drive voltage of the switch element Q1 increases.

【0016】これとは逆に、出力回路側の電圧Vout
下がると、三角波のレベルが上がる結果、スイッチ素子
Q2のドライブ電圧のパルス幅が広くなり、スイッチ素
子Q1のドライブパルスのパルス幅が狭くなる。このよ
うに、制御回路14は出力電圧の増減変化に応じてスイッ
チ素子Q1,Q2のドライブパルスのパルス幅を可変制
御する。
Conversely, when the voltage Vout on the output circuit side decreases, the level of the triangular wave increases, so that the pulse width of the drive voltage of the switch element Q2 increases, and the pulse width of the drive pulse of the switch element Q1 decreases. Narrows. As described above, the control circuit 14 variably controls the pulse width of the drive pulse of the switch elements Q1 and Q2 according to the increase and decrease of the output voltage.

【0017】本実施例は上記のように構成されており、
次に、図5の等価回路と図4のタイムチャートに基づ
き、回路動作を説明する。なお、この等価回路は、回路
動作を簡単に説明するために、トランスT1の一次コイ
ルN1と二次コイルN2の巻き数比をN2/N1=1と
仮定し、かつ、第2、第3、第4のコンデンサC2,C
3,C4は、定常状態において一定電圧の電圧源と仮定
し、第2、第3、第4のコンデンサC2,C3,C4の
各電圧源およびその各電圧をVC2,VC3,VC4と
記している。また、トランスT1の一次コイルN1のイ
ンダクタンスLN1=∞と仮定している。なお、R0は
負荷抵抗である。
This embodiment is configured as described above.
Next, the circuit operation will be described based on the equivalent circuit of FIG. 5 and the time chart of FIG. Note that this equivalent circuit assumes that the winding ratio of the primary coil N1 and the secondary coil N2 of the transformer T1 is N2 / N1 = 1, and that the second, third, and Fourth capacitors C2 and C
3 and C4 are assumed to be constant voltage sources in the steady state, and the voltage sources of the second, third and fourth capacitors C2, C3 and C4 and their respective voltages are denoted as VC2, VC3 and VC4. . Further, it is assumed that the inductance LN1 of the primary coil N1 of the transformer T1 is ∞. R0 is a load resistance.

【0018】この等価回路で、t=t0 の初期状態で
は、第1のインダクタL1に流れる電流は零であり、第
1のスイッチ素子Q1はオン、第2のスイッチ素子Q2
はオフとなっている。また、第2と第3のコンデンサC
2,C3にはそれぞれVC2,VC3の電圧が印加され
ており、VC2>VC3となっている。また、図5の
(a)に示すt0 〜t1 の期間では、電圧源VC2,V
C3によって第1のインダクタL1から第1のスイッチ
素子Q1の方向(これを−方向とする)に電流IL1が
流れ、この電流は(VC2−VC3)/L1の直線的傾
きに従って増加し、第1のインダクタL1に電磁エネル
ギが蓄えられる。また、LC平滑回路10側には、第2の
インダクタL2に蓄えられている電磁エネルギのため
に、第3のダイオードD3から第2のインダクタL2の
方向に電流ID3が流れる。
In this equivalent circuit, in the initial state at t = t 0 , the current flowing through the first inductor L 1 is zero, the first switch element Q 1 is turned on, and the second switch element Q 2
Is off. Further, the second and third capacitors C
VC2 and VC3 are applied to VC2 and VC3, respectively, so that VC2> VC3. In the period from t 0 to t 1 shown in FIG. 5A, the voltage sources VC2 and V
C3 causes a current IL1 to flow from the first inductor L1 in the direction of the first switch element Q1 (this direction is referred to as a negative direction), and this current increases in accordance with the linear slope of (VC2-VC3) / L1. The electromagnetic energy is stored in the inductor L1. On the LC smoothing circuit 10 side, a current ID3 flows from the third diode D3 toward the second inductor L2 due to the electromagnetic energy stored in the second inductor L2.

【0019】次に、t=t1 において、第1のスイッチ
素子Q1がオフされると、第1のインダクタL1に蓄積
された電磁エネルギのために、第1のインダクタL1か
ら第2のダイオードD2、入力電源Vinと順に経る電流
IL1が流れ、t1 〜t2 期間中この電流IL1は、
(Vin+VC3−VC2)/L1の直線的傾きに従って
減少する。このIL1が流れている期間中に、第2のス
イッチ素子Q2をオンすることで、零クロススイッチン
グ(零電圧スイッチング)が達成される。
Next, in t = t 1, when the first switching element Q1 is turned off, for electromagnetic energy stored in the first inductor L1, the first inductor L1 and the second diode D2 go through the current IL1 flows sequentially to the input power supply V in, in t 1 ~t 2 period this current IL1 is
It decreases with a linear gradient of (V in + VC3-VC2) / L1. By turning on the second switch element Q2 while the IL1 is flowing, zero cross switching (zero voltage switching) is achieved.

【0020】次に、t=t2 において、電流IL1が零
となると、今度は入力電源Vinから第2のスイッチ素子
Q2、第1のインダクタL1、第2のインダクタL2と
経る方向(これを+方向とする)に電流が流れ始める。
2 〜t3 期間中の電流IL1は、(Vin+VC3−V
C2)/LIの直線的傾きに従って増加する。また、L
C平滑回路10の第2のインダクタL2に流れる電流は図
4の(g)に示すように、定常状態においてほぼ一定で
あるので、第3のダイオードD3から第2のインダクタ
L2に流れる電流ID3は、上記のように第1のインダ
クタL1から第2のインダクタL2に電流が流れる分だ
け減少する。
Next, in t = t 2, the current IL1 becomes zero, this time the input power source V in the second switching element Q2, the first inductor L1, the direction (which go through the second inductor L2 Current starts flowing in the positive direction).
current IL1 in t 2 ~t 3 period, (V in + VC3-V
C2) It increases according to the linear slope of / LI. Also, L
Since the current flowing through the second inductor L2 of the C smoothing circuit 10 is substantially constant in the steady state as shown in FIG. 4G, the current ID3 flowing from the third diode D3 to the second inductor L2 is As described above, the current is reduced by the amount of current flowing from the first inductor L1 to the second inductor L2.

【0021】次に、t=t3 において、電流ID3が零
となり、入力電源Vinから第2のスイッチ素子Q2、第
1のインダクタL1、第2のインダクタL2と経る方向
に電流IL1が流れ、t3 〜t4 期間中に第2のインダ
クタL2を流れる電流は、(Vin+VC3−VC2−V
C4)/(L1+L2)の直線的な傾きに従って僅かに
増加する。このt3 〜t4 期間中の電流IL1により第
1のインダクタL1と第2のインダクタL2にそれぞれ
電磁エネルギが蓄えられる。
Next, in t = t 3, the current ID3 becomes zero, the second switching element Q2 from the input power source V in, the first inductor L1, current IL1 in a direction passing through the second inductor L2 flows, t 3 ~t 4 current flowing through the second inductor L2 during period, (V in + VC3-VC2 -V
C4) / increases slightly according to the linear slope of (L1 + L2). The t 3 ~t 4 respectively electromagnetic energy by the current IL1 from the first inductor L1 to the second inductor L2 during the period is stored.

【0022】次に、t=t4 において、第2のスイッチ
素子Q2がオフされると、第1のインダクタL1に蓄え
られている電磁エネルギにより、第1のダイオードD1
から第1のインダクタL1方向に電流IL1が流れ、こ
の電流IL1はt4 〜t5 期間中において、(VC2−
VC3)/L1の直線的な傾きに従って減少する。IL
1の減少した分だけLC平滑回路10側には、第2のイン
ダクタL2に蓄積されたエネルギによって第3のダイオ
ードD3から第2のインダクタL2方向に電流ID3が
流れる。
Next, in t = t 4, when the second switching element Q2 is turned off, the electromagnetic energy stored in the first inductor L1, a first diode D1
From the current IL1 flows in the first inductor L1 direction, the current IL1 is during t 4 ~t 5 period, (VC2-
VC3) / L1. IL
The current ID3 flows from the third diode D3 toward the second inductor L2 due to the energy stored in the second inductor L2 on the side of the LC smoothing circuit 10 by an amount corresponding to the decrease of 1.

【0023】第1のダイオードD1から第1のインダク
タL1へと電流IL1が流れている間に、第1のスイッ
チ素子Q1をオンすることにとより、スイッチ素子Q1
の零クロススイッチングが達成される。
By turning on the first switch element Q1 while the current IL1 is flowing from the first diode D1 to the first inductor L1, the switch element Q1 is turned on.
Is achieved.

【0024】電流IL1が減少して零になると、最初の
初期状態に戻り、以下、図3の(a)から(e)の動作
を繰り返し行うことで回路動作が継続する。
When the current IL1 decreases and becomes zero, the circuit returns to the initial state, and the circuit operation is continued by repeating the operations (a) to (e) in FIG.

【0025】本実施例の回路によれば、出力回路の電圧
OUT が下がると、制御回路14は第2のスイッチ素子Q
2のオン期間を長く、第1のスイッチ素子Q1のオン期
間を短くするようにスイッチ素子Q1,Q2のドライブ
電圧のパルス幅を制御する。このように、第2のスイッ
チ素子Q2のオン期間が長くなる方向に制御されると、
第2のインダクタL2に電磁エネルギが蓄積される期間
が長くなるため、出力電圧が高くなる方向に制御され、
出力電圧の低下分が補われて出力電圧の安定化が図られ
る。
According to the circuit of this embodiment, when the voltage V OUT of the output circuit decreases, the control circuit 14
The pulse width of the drive voltage of the switching elements Q1 and Q2 is controlled so that the ON period of the switching element Q2 is made longer and the ON period of the first switching element Q1 is made shorter. As described above, when the ON period of the second switch element Q2 is controlled to be longer,
Since the period during which the electromagnetic energy is accumulated in the second inductor L2 becomes longer, the output voltage is controlled to increase,
The drop in the output voltage is compensated for, and the output voltage is stabilized.

【0026】その逆に、出力回路の出力電圧VOUT が高
くなると、制御回路14により、第2のスイッチ素子Q2
のオン期間を短く、第1のスイッチ素子Q1のオン期間
を長くする方向にスイッチ素子Q1,Q2のドライブ電
圧のパルス幅が制御される。このパルス幅制御により、
第2のインダクタL2に電磁エネルギが蓄積される期間
が減少するため、出力電圧が低くなる方向に制御され、
これにより、出力電圧の上昇分が差し引かれることで、
出力電圧が一定に制御される。
Conversely, when the output voltage V OUT of the output circuit increases, the control circuit 14 causes the second switch element Q2
The pulse width of the drive voltage of the switching elements Q1 and Q2 is controlled such that the ON period of the first switching element Q1 is shortened and the ON period of the first switching element Q1 is lengthened. With this pulse width control,
Since the period during which the electromagnetic energy is stored in the second inductor L2 decreases, the output voltage is controlled to decrease,
As a result, the rise of the output voltage is subtracted,
The output voltage is controlled to be constant.

【0027】本実施例では、これらの現象を利用するこ
とで、固定周波数でスイッチ素子Q1,Q2のパルス幅
制御が実現でき、また、スイッチ素子Q1,Q2の零電
圧スイッチング動作が可能となっており、スイッチング
損失が低減し、スイッチングノイズがほとんど発生しな
くなる。さらに、第1のスイッチ素子Q1と第2のスイ
ッチ素子Q2の直列回路が入力電源Vinと入力グランド
GND1間に介設されているので、スイッチ素子Q1、
Q2には入力電源Vin以上の電圧が印加されることがな
く、スイッチ素子Q1,Q2の耐圧を比較的小さくする
ことができる。したがって、スイッチ素子Q1,Q2を
MOS FETで構成しても、そのオン抵抗を小さくす
ることができることとなり、前記スイッチ素子Q1,Q
2の零電圧スイッチングと相俟って、回路効率を格段に
高めることが可能となってくる。
In this embodiment, by utilizing these phenomena, the pulse width control of the switching elements Q1 and Q2 can be realized at a fixed frequency, and the zero-voltage switching operation of the switching elements Q1 and Q2 becomes possible. As a result, switching loss is reduced and switching noise hardly occurs. Further, since the first switching element Q1 series circuit of the second switching element Q2 is interposed between the input power supply V in the input ground GND1, switching element Q1,
Without voltage higher than the input power supply V in is applied to the Q2, it can be relatively small breakdown voltage of the switching elements Q1, Q2. Therefore, even if the switch elements Q1 and Q2 are constituted by MOS FETs, the on-resistance can be reduced, and the switch elements Q1 and Q2 can be reduced.
In combination with the zero-voltage switching of 2, the circuit efficiency can be significantly increased.

【0028】さらに、本実施例では、入力回路と出力回
路との間にトランスT1を組み込んだ回路構成となって
いるので、入力回路と出力回路との間でAC絶縁が図ら
れる。
Further, in this embodiment, since the transformer T1 is incorporated between the input circuit and the output circuit, AC insulation is achieved between the input circuit and the output circuit.

【0029】図6には、本考案の第2の実施例が示され
ている。この実施例は、第1のインダクタL1をトラン
スT1の二次コイルN2に直列に接続した構成となって
おり、それ以外の構成は前記第1の実施例と同様であ
る。この実施例の回路も前記第1の実施例と近似した回
路動作を行い、前記第1の実施例と同様な効果を奏する
ことができる。
FIG. 6 shows a second embodiment of the present invention. This embodiment has a configuration in which a first inductor L1 is connected in series to a secondary coil N2 of a transformer T1, and other configurations are the same as those of the first embodiment. The circuit of this embodiment also performs a circuit operation similar to that of the first embodiment, and can provide the same effects as those of the first embodiment.

【0030】図7には、本考案の第3の実施例が示され
ている。この実施例が前記第1の実施例と異なること
は、トランスT1の二次コイルN2の巻き方向を逆にし
たものであり、それ以外の構成は前記第1の実施例と同
様である。この実施例では、第2のインダクタL2に電
磁エネルギが蓄積される期間は第2のスイッチ素子Q2
のオン期間ではなく、第1のスイッチ素子Q1のオン期
間となる。また、第1のインダクタL1に流れる電流波
形も第1の実施例の場合と正負対称になるが、その回路
動作の原理は殆ど第1の実施例の場合と同様である。な
お、この第3の実施例の構成の場合には、第1のスイッ
チ素子Q1のオン期間を長くし、かつ、第2のスイッチ
素子Q2のオン期間を短くするように制御すると、出力
電圧は高くなり、逆に、第1のスイッチ素子Q1のオン
期間を短くして、かつ、第2のスイッチ素子Q2のオン
期間を長くする用に制御することにより、出力電圧は低
くなる。
FIG. 7 shows a third embodiment of the present invention. The difference between this embodiment and the first embodiment is that the winding direction of the secondary coil N2 of the transformer T1 is reversed, and the other configuration is the same as that of the first embodiment. In this embodiment, the period when the electromagnetic energy is stored in the second inductor L2 is the second switch element Q2.
, The ON period of the first switch element Q1. Further, the waveform of the current flowing through the first inductor L1 is also positive / negative symmetric with the case of the first embodiment, but the principle of the circuit operation is almost the same as that of the first embodiment. In the case of the configuration of the third embodiment, if the on-period of the first switch element Q1 is controlled to be longer and the on-period of the second switch element Q2 is shortened, the output voltage becomes higher. On the contrary, the output voltage is lowered by controlling the on-period of the first switch element Q1 to be shorter and the on-period of the second switch element Q2 to be longer.

【0031】本考案は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例ではスイッチ素子Q1,Q2をMOS FETを用
いて構成したが、例えば、バイポーラトランジスタ等の
他のスイッチ素子を用いて構成してもよい。
The present invention is not limited to the above embodiments, but can take various embodiments. For example, in the above embodiments, the switch elements Q1 and Q2 are configured using MOS FETs, but may be configured using other switch elements such as bipolar transistors, for example.

【0032】また、第1のコンデンサC1を外付け回路
部品を用いて構成したが、これとは異なり、スイッチ素
子Q1,Q2をMOS FETで構成する場合には、M
OSFET自身が出力容量を保有しているので、この出
力容量を第1のコンデンサC1として利用してもよい。
この場合は等価回路上で、この出力容量C1がスイッチ
素子Q1に並列に接続された回路となる。
Although the first capacitor C1 is configured using external circuit components, the first capacitor C1 is different from the first capacitor C1 when the switching elements Q1 and Q2 are configured by MOS FETs.
Since the OSFET itself has an output capacitance, this output capacitance may be used as the first capacitor C1.
In this case, on an equivalent circuit, the output capacitance C1 is a circuit connected in parallel with the switch element Q1.

【0033】さらに、上記各実施例ではインダクタL1
を外付け部品により構成したが、トランスT1のリーケ
ージインダクタンスのみを用いて構成することもでき
る。この場合、等価回路上ではトランスT1の一次コイ
ルN1や二次コイルN2に直列にリーケージインダクタ
ンスのインダクタL1を接続したものとなる。
Further, in each of the above embodiments, the inductor L1
Is constituted by external components, but may be constituted by using only the leakage inductance of the transformer T1. In this case, on the equivalent circuit, an inductor L1 having leakage inductance is connected in series with the primary coil N1 and the secondary coil N2 of the transformer T1.

【0034】さらに、上記実施例では、第1のインダク
タL1とトランスT1の一次コイルと第2のコンデンサ
C2の直列回路をグランドGND1と第1、第2のスイ
ッチ素子Q1,Q2の接続部との間に接続したが、入力
電源Vinと第1、第2のスイッチ素子Q1,Q2の接続
部との間に接続してもよい。
Further, in the above embodiment, the series circuit of the first inductor L1, the primary coil of the transformer T1, and the second capacitor C2 is connected to the ground GND1 and the connection between the first and second switch elements Q1, Q2. was connected between the input supply V in the first, it may be connected between the connection portion of the second switching element Q1, Q2.

【0035】さらに、上記実施例では、トランスT1の
一次コイルN1または二次コイルN2の一方側に第1の
インダクタL1を等価回路上直列に接続させたが、一次
コイルN1と二次コイルN2の両方にインダクタを等価
回路上直列に接続させてもよい。
Further, in the above embodiment, the first inductor L1 is connected in series on an equivalent circuit to one side of the primary coil N1 or the secondary coil N2 of the transformer T1, but the first inductor L1 is connected in series with the secondary coil N2. An inductor may be connected to both in series on an equivalent circuit.

【0036】[0036]

【考案の効果】本考案の回路によれば、第1のスイッチ
素子と第2のスイッチ素子が共に零電圧スイッチングを
行うことができるため、スイッチング電力損失が低減
し、回路効率が高くなり、スイッチングノイズも発生し
なくなる。また、固定周波数で第1および第2のスイッ
チ素子のパルス幅を制御することができる。さらに、第
1および第2のスイッチ素子は直列に接続されて入力電
源とグランド間に介設されるので、各スイッチ素子に印
加されるピーク電圧は入力電源の電圧となり、したがっ
て、比較的スイッチ素子の耐圧を小さくすることがで
き、特に、スイッチ素子をMOS FETを用いて構成
した場合には、その耐圧が小さくなる分だけオン抵抗が
小さくなり、前記スイッチ素子の零電圧スイッチングが
可能となることと相俟って、回路動作の効率を格段に向
上することができる。
According to the circuit of the present invention, since both the first switch element and the second switch element can perform zero voltage switching, the switching power loss is reduced, the circuit efficiency is increased, and the switching efficiency is improved. No noise is generated. Further, the pulse width of the first and second switch elements can be controlled at a fixed frequency. Further, since the first and second switch elements are connected in series and provided between the input power supply and the ground, the peak voltage applied to each switch element is the voltage of the input power supply, and therefore, the switch elements are relatively relatively switched. In particular, when the switching element is configured using a MOS FET, the on-resistance is reduced by the reduced withstand voltage, and the zero-voltage switching of the switching element becomes possible. Together with this, the efficiency of the circuit operation can be significantly improved.

【0037】さらに、入力回路と出力回路の間にトラン
スを介設しているので、入力回路側と出力回路側のAC
絶縁が図られる。
Further, since a transformer is interposed between the input circuit and the output circuit, the AC circuit on the input circuit side and the output circuit side
Insulation is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の電圧共振コンバータに係る第1の実施
例を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of the voltage resonance converter of the present invention.

【図2】本実施例の電圧共振コンバータに用いられるス
イッチ制御回路の説明図である。
FIG. 2 is an explanatory diagram of a switch control circuit used in the voltage resonance converter of the present embodiment.

【図3】スイッチ制御回路の動作波形を示すタイムチャ
ートである。
FIG. 3 is a time chart showing operation waveforms of the switch control circuit.

【図4】同実施例における電圧共振コンバータの動作状
態を示す各部波形のタイムチャートである。
FIG. 4 is a time chart of waveforms of respective parts showing an operation state of the voltage resonance converter in the embodiment.

【図5】同実施例の各回路動作を等価回路を用いて示す
説明図である。
FIG. 5 is an explanatory diagram showing each circuit operation of the embodiment using an equivalent circuit.

【図6】本考案の第2の実施例を示す回路図である。FIG. 6 is a circuit diagram showing a second embodiment of the present invention.

【図7】本考案の第3の実施例を示す回路図である。FIG. 7 is a circuit diagram showing a third embodiment of the present invention.

【図8】従来の電圧共振コンバータを示す回路図であ
る。
FIG. 8 is a circuit diagram showing a conventional voltage resonance converter.

【符号の説明】[Explanation of symbols]

10 LC平滑回路 Q1 第1のスイッチ素子 Q2 第2のスイッチ素子 T1 トランス D1 第1のダイオード D2 第2のダイオード D3 第3のダイオード C1 第1のコンデンサ C2 第2のコンデンサ L1 第1のインダクタ 10 LC smoothing circuit Q1 First switch element Q2 Second switch element T1 Transformer D1 First diode D2 Second diode D3 Third diode C1 First capacitor C2 Second capacitor L1 First inductor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/335 H02M 3/28 H02M 7/48 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/335 H02M 3/28 H02M 7/48

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 トランスの一次側を入力回路とし、トラ
ンスの二次側を出力回路とし、入力回路の入力電源とグ
ランド間には第1のスイッチ素子と第2のスイッチ素子
の直列回路が介設されており、第1のスイッチ素子には
第1のダイオードが、第2のスイッチ素子には第2のダ
イオードがそれぞれ逆向き並列に接続され、また、第1
のスイッチ素子には等価回路上で並列に第1のコンデン
サが接続され、グランドと入力電源のいずれか一方側と
第1、第2のスイッチ素子の接続部との間には前記トラ
ンスの一次コイルと第2のコンデンサの直列回路が接続
されており、出力回路側では第3のダイオードの両端側
に前記トランスの二次コイルと第3のコンデンサの直列
回路が接続されるとともに、第3のダイオードにはLC
平滑回路が接続されており、前記トランスの一次コイル
と二次コイルの少くとも一方側コイルには等価回路上で
直列に第1のインダクタが接続されていることを特徴と
する電圧共振コンバータ。
1. A primary side of a transformer is an input circuit, a secondary side of the transformer is an output circuit, and a series circuit of a first switch element and a second switch element is interposed between an input power supply of the input circuit and ground. A first diode is connected to the first switch element, a second diode is connected to the second switch element in reverse parallel, and the first diode is connected to the first switch element.
A first capacitor is connected in parallel on the equivalent circuit to the switch element, and the primary coil of the transformer is connected between one of the ground and the input power supply and the connection between the first and second switch elements. And a series circuit of a second capacitor is connected. On the output circuit side, a series circuit of the secondary coil of the transformer and the third capacitor is connected to both ends of a third diode. LC
A voltage resonance converter to which a smoothing circuit is connected and a first inductor is connected in series on an equivalent circuit to at least one of the primary coil and the secondary coil of the transformer.
JP1993044649U 1993-07-22 1993-07-22 Voltage resonant converter Expired - Fee Related JP2606635Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993044649U JP2606635Y2 (en) 1993-07-22 1993-07-22 Voltage resonant converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993044649U JP2606635Y2 (en) 1993-07-22 1993-07-22 Voltage resonant converter

Publications (2)

Publication Number Publication Date
JPH0711894U JPH0711894U (en) 1995-02-21
JP2606635Y2 true JP2606635Y2 (en) 2000-12-18

Family

ID=12697295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993044649U Expired - Fee Related JP2606635Y2 (en) 1993-07-22 1993-07-22 Voltage resonant converter

Country Status (1)

Country Link
JP (1) JP2606635Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175371A (en) * 1985-01-28 1986-08-07 Fuji Electric Co Ltd Strainer for steam

Also Published As

Publication number Publication date
JPH0711894U (en) 1995-02-21

Similar Documents

Publication Publication Date Title
KR100691929B1 (en) General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate
KR100852550B1 (en) A method and circuit for self-driven synchronous rectification
US7596007B2 (en) Multiphase DC to DC converter
US4857822A (en) Zero-voltage-switched multi-resonant converters including the buck and forward type
JP3201324B2 (en) Switching power supply
US5132889A (en) Resonant-transition DC-to-DC converter
US4785387A (en) Resonant converters with secondary-side resonance
US4720667A (en) Zero-current switching quasi-resonant converters operating in a full-wave mode
US7525822B2 (en) DC converter including a tertiary winding for driving synchronous rectifiers
US5343383A (en) Rectifier for DC/DC converter
US7304868B2 (en) DC converter
US6434029B1 (en) Boost topology having an auxiliary winding on the snubber inductor
JP3199423B2 (en) Resonant type forward converter
US5870291A (en) Asymmetrical half-bridge converter having adjustable parasitic resistances to offset output voltage DC bias
US5801932A (en) Interleaved current-fed forward converter
JPH07322613A (en) Voltage resonance converter
KR20150047648A (en) ZVZCS Switching Converter Using Auto-Transformer
JP2606635Y2 (en) Voltage resonant converter
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
US5936853A (en) Power converter having a low-loss clamp and method of operation thereof
JP3022620B2 (en) DC-DC converter
JP2751961B2 (en) DC / DC converter
JP2002262567A (en) Switching power circuit
JPH0731143A (en) Voltage resonance converter
JPH11136940A (en) Resonant switching power source

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees