JP2605719Y2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2605719Y2 JP2605719Y2 JP1993027996U JP2799693U JP2605719Y2 JP 2605719 Y2 JP2605719 Y2 JP 2605719Y2 JP 1993027996 U JP1993027996 U JP 1993027996U JP 2799693 U JP2799693 U JP 2799693U JP 2605719 Y2 JP2605719 Y2 JP 2605719Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- rectifying
- winding
- mos fet
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、整流素子としてＭＯＳ
ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオン、オフ動
作をスイッチング素子のスイッチング動作と同期させた
スイッチング電源に関する。
ＦＥＴを使用し、そのＭＯＳ ＦＥＴのオン、オフ動
作をスイッチング素子のスイッチング動作と同期させた
スイッチング電源に関する。
【０００２】
【従来の技術】整流素子として一般的に使用されている
ダイオードには、順方向電圧降下が存在する事により電
力損失がある。整流素子における電力損失を低減する一
つの手段として、オン状態での電力損失の低いトランジ
スタ（ここではＭＯＳ ＦＥＴ）を整流素子として用い
ることが考えられる。しかし、ＭＯＳ ＦＥＴを整流素
子として用いる場合には、ＭＯＳ ＦＥＴの寄生ダイオ
ードの存在を考慮しなければならない。すなわち、その
理由は以下の三項目による。寄生ダイオードの導通時
には、順方向電圧降下により損失が増加する。寄生ダ
イオードが導通した後に逆電圧が印加されると、ダイオ
ードの逆回復特性によりサージ電流が発生する。寄生
ダイオードが導通すると、チャネル−ドレイン接合領域
にキャリアが存在するようになり、ＭＯＳ ＦＥＴのタ
ーンオン・オフのｄＶ／ｄｔ特性が悪くなる。以上のよ
うな現象は、スイッチング電源を駆動する上で好ましく
ないので、ＭＯＳ ＦＥＴの寄生ダイオードを導通させ
ない手段が必要となる。
ダイオードには、順方向電圧降下が存在する事により電
力損失がある。整流素子における電力損失を低減する一
つの手段として、オン状態での電力損失の低いトランジ
スタ（ここではＭＯＳ ＦＥＴ）を整流素子として用い
ることが考えられる。しかし、ＭＯＳ ＦＥＴを整流素
子として用いる場合には、ＭＯＳ ＦＥＴの寄生ダイオ
ードの存在を考慮しなければならない。すなわち、その
理由は以下の三項目による。寄生ダイオードの導通時
には、順方向電圧降下により損失が増加する。寄生ダ
イオードが導通した後に逆電圧が印加されると、ダイオ
ードの逆回復特性によりサージ電流が発生する。寄生
ダイオードが導通すると、チャネル−ドレイン接合領域
にキャリアが存在するようになり、ＭＯＳ ＦＥＴのタ
ーンオン・オフのｄＶ／ｄｔ特性が悪くなる。以上のよ
うな現象は、スイッチング電源を駆動する上で好ましく
ないので、ＭＯＳ ＦＥＴの寄生ダイオードを導通させ
ない手段が必要となる。
【０００３】整流素子にＭＯＳ ＦＥＴを使用し、その
寄生ダイオードを導通させないようにした従来のスイッ
チング電源の回路の一例を図２に示した。図２におい
て、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴ
であり、Ｍ２は転流時整流用の整流素子としてのＭＯＳ
ＦＥＴである。また、Ｔ２はコンバータトランスであ
り、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有
し、Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用
巻線、Ｎ４はバイアス用コンデンサＣ２の充電用巻線、
Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ
る。図２に示す回路の動作を、回路の各点の電圧波形を
示した図３を参照しながら以下に説明する。
寄生ダイオードを導通させないようにした従来のスイッ
チング電源の回路の一例を図２に示した。図２におい
て、Ｍ１は主整流用の整流素子としてのＭＯＳ ＦＥＴ
であり、Ｍ２は転流時整流用の整流素子としてのＭＯＳ
ＦＥＴである。また、Ｔ２はコンバータトランスであ
り、１次巻線Ｎ１、２次巻線Ｎ２の他に複数の巻線を有
し、Ｎ３は転流時整流用ＭＯＳ ＦＥＴ Ｍ２の駆動用
巻線、Ｎ４はバイアス用コンデンサＣ２の充電用巻線、
Ｎ５は整流用ＭＯＳ ＦＥＴ Ｍ１の駆動用巻線であ
る。図２に示す回路の動作を、回路の各点の電圧波形を
示した図３を参照しながら以下に説明する。
【０００４】いまスイッチングトランジスタＱ１がオン
状態である時、直流電源ＥによりコンバータトランスＴ
２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に
電圧が誘起される。この時、駆動用巻線Ｎ５に誘起され
た電圧Ｖt により、整流用ＭＯＳ ＦＥＴＭ１は正バイ
アスされてオン状態となる。整流用ＭＯＳ ＦＥＴ Ｍ
１がオン状態となることで２次巻線Ｎ２に誘起された電
圧Ｖt が負荷に直流電力を供給する。ここで、バイアス
用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ
C と駆動用巻線Ｎ３に発生した電圧Ｖ1 との関係がＶ1
＞ＶC とすると、電圧Ｖ1 により転流時整流用ＭＯＳ
ＦＥＴ Ｍ２は逆バイアスされてオフとなる。
状態である時、直流電源ＥによりコンバータトランスＴ
２の１次巻線Ｎ１に電流が流れ、Ｎ２〜Ｎ５の各巻線に
電圧が誘起される。この時、駆動用巻線Ｎ５に誘起され
た電圧Ｖt により、整流用ＭＯＳ ＦＥＴＭ１は正バイ
アスされてオン状態となる。整流用ＭＯＳ ＦＥＴ Ｍ
１がオン状態となることで２次巻線Ｎ２に誘起された電
圧Ｖt が負荷に直流電力を供給する。ここで、バイアス
用コンデンサＣ２は充電状態にあり、その端子間電圧Ｖ
C と駆動用巻線Ｎ３に発生した電圧Ｖ1 との関係がＶ1
＞ＶC とすると、電圧Ｖ1 により転流時整流用ＭＯＳ
ＦＥＴ Ｍ２は逆バイアスされてオフとなる。
【０００５】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、Ｎ２〜Ｎ５の各巻線には巻線のイン
ダクタンスにより、それまでとは逆方向の電圧が発生す
る。各巻線の電圧の極性が反転するため、今度は、整流
用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態と
なる。この時充電用巻線Ｎ４に発生した電圧は、逆流阻
止用のダイオードＤ１の順方向電圧となってバイアス用
コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用
コンデンサＣ２の端子間電圧ＶC が重畳した電圧により
正バイアスされ、オン状態となる。転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態となることで、チョークコイ
ルＬ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２
の主電流路を介して閉回路が形成され、チョークコイル
Ｌ１に発生したフライバック電圧により負荷に直流電力
が供給される。
状態に移行すると、Ｎ２〜Ｎ５の各巻線には巻線のイン
ダクタンスにより、それまでとは逆方向の電圧が発生す
る。各巻線の電圧の極性が反転するため、今度は、整流
用ＭＯＳ ＦＥＴ Ｍ１は逆バイアスされてオフ状態と
なる。この時充電用巻線Ｎ４に発生した電圧は、逆流阻
止用のダイオードＤ１の順方向電圧となってバイアス用
コンデンサＣ２を充電し、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、駆動用巻線Ｎ３に発生した電圧とバイアス用
コンデンサＣ２の端子間電圧ＶC が重畳した電圧により
正バイアスされ、オン状態となる。転流時整流用ＭＯＳ
ＦＥＴ Ｍ２がオン状態となることで、チョークコイ
ルＬ１の両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２
の主電流路を介して閉回路が形成され、チョークコイル
Ｌ１に発生したフライバック電圧により負荷に直流電力
が供給される。
【０００６】スイッチングトランジスタＱ１がオフ状態
にあり、しかもコンバータトランスＴ２は磁束リセット
状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零
となった時には、バイアス用コンデンサＣ２の端子間電
圧ＶC により転流時整流用ＭＯＳ ＦＥＴ Ｍ２はオン
状態を維持し続けることになる。以上のような動作を繰
り返すことにより図２に示すスイッチング電源は駆動さ
れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ
ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、
ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通するこ
とは無い。
にあり、しかもコンバータトランスＴ２は磁束リセット
状態となりＮ２〜Ｎ５の各巻線に発生していた電圧が零
となった時には、バイアス用コンデンサＣ２の端子間電
圧ＶC により転流時整流用ＭＯＳ ＦＥＴ Ｍ２はオン
状態を維持し続けることになる。以上のような動作を繰
り返すことにより図２に示すスイッチング電源は駆動さ
れ、整流用ＭＯＳ ＦＥＴ Ｍ１と転流時整流用ＭＯＳ
ＦＥＴ Ｍ２のどちらか一方は必ずオン状態となり、
ＭＯＳ ＦＥＴに存在する寄生ダイオードが導通するこ
とは無い。
【０００７】
【考案が解決しようとする課題】整流素子としてＭＯＳ
ＦＥＴを使用する場合には、ＭＯＳ ＦＥＴに存在す
る寄生ダイオードが導通しないようにすることが必要で
あることは前にも触れた。図２に示す回路においては、
寄生ダイオードが導通しないようにするために、コンバ
ータトランスＴ２には、１次巻線Ｎ１、２次巻線Ｎ２の
他に、駆動用巻線Ｎ３、充電用巻線Ｎ４、駆動用巻線Ｎ
５というように多数の巻線を設けなければならない。こ
のように一つのトランスに多数の巻線を設けることは、
巻線相互間の絶縁性、特に１次巻線と２次及びその他の
巻線の絶縁性について、また、巻線の発熱によるトラン
スの放熱対策及び装置の小型化に関して得策とは言えな
い。そこで本考案は、整流素子としてＭＯＳ ＦＥＴを
使用し、そのＭＯＳ ＦＥＴはスイッチング素子に同期
して駆動されるスイッチング電源において、コンバータ
トランスに設ける巻線数及び回路を構成する素子数を少
なくしたスイッチング電源を得ることを目的とする。
ＦＥＴを使用する場合には、ＭＯＳ ＦＥＴに存在す
る寄生ダイオードが導通しないようにすることが必要で
あることは前にも触れた。図２に示す回路においては、
寄生ダイオードが導通しないようにするために、コンバ
ータトランスＴ２には、１次巻線Ｎ１、２次巻線Ｎ２の
他に、駆動用巻線Ｎ３、充電用巻線Ｎ４、駆動用巻線Ｎ
５というように多数の巻線を設けなければならない。こ
のように一つのトランスに多数の巻線を設けることは、
巻線相互間の絶縁性、特に１次巻線と２次及びその他の
巻線の絶縁性について、また、巻線の発熱によるトラン
スの放熱対策及び装置の小型化に関して得策とは言えな
い。そこで本考案は、整流素子としてＭＯＳ ＦＥＴを
使用し、そのＭＯＳ ＦＥＴはスイッチング素子に同期
して駆動されるスイッチング電源において、コンバータ
トランスに設ける巻線数及び回路を構成する素子数を少
なくしたスイッチング電源を得ることを目的とする。
【０００８】
【課題を解決するための手段】本考案は、コンバータト
ランスに駆動用巻線を設け、その駆動用巻線の一端をス
イッチング電源の高電位側の出力端と接続し、他端を転
流時整流用のＭＯＳＦＥＴのゲートと接続したことを特
徴とするスイッチング電源である。
ランスに駆動用巻線を設け、その駆動用巻線の一端をス
イッチング電源の高電位側の出力端と接続し、他端を転
流時整流用のＭＯＳＦＥＴのゲートと接続したことを特
徴とするスイッチング電源である。
【０００９】
【実施例】コンバータトランスに設ける巻線数を少なく
した、本考案によるスイッチング電源の一実施例の回路
を図１に示す。なお、図１において、図２と同一部分に
ついては同じ符号を付与してある。図１において、直流
電源Ｅの両端間に、１次、２次及び駆動用巻線としての
３次巻線を有するコンバータトランスＴ１の１次巻線Ｎ
１とＮチャネル型ＭＯＳＦＥＴによるスイッチングトラ
ンジスタＱ１の主電流路を直列に接続する。 スイッチ
ングトランジスタＱ１のゲートには、図１においては図
示を省略してあるＰＷＭ制御回路の出力端が接続され
る。コンバータトランスＴ１の２次巻線Ｎ２の一端を、
チョークコイルＬ１及び平滑コンデンサＣ１を介してＮ
チャネル型ＭＯＳ ＦＥＴよりなる整流素子としての整
流用ＭＯＳ ＦＥＴ Ｍ１のソースに接続し、整流用Ｍ
ＯＳ ＦＥＴ Ｍ１のドレインを２次巻線Ｎ２の他端と
接続する。この時、コンバータトランスＴ１の２次巻線
Ｎ２のチョークコイルＬ１側の一端は、１次巻線Ｎ１の
直流電源Ｅの高電位側と接続される一端と同極とする。
した、本考案によるスイッチング電源の一実施例の回路
を図１に示す。なお、図１において、図２と同一部分に
ついては同じ符号を付与してある。図１において、直流
電源Ｅの両端間に、１次、２次及び駆動用巻線としての
３次巻線を有するコンバータトランスＴ１の１次巻線Ｎ
１とＮチャネル型ＭＯＳＦＥＴによるスイッチングトラ
ンジスタＱ１の主電流路を直列に接続する。 スイッチ
ングトランジスタＱ１のゲートには、図１においては図
示を省略してあるＰＷＭ制御回路の出力端が接続され
る。コンバータトランスＴ１の２次巻線Ｎ２の一端を、
チョークコイルＬ１及び平滑コンデンサＣ１を介してＮ
チャネル型ＭＯＳ ＦＥＴよりなる整流素子としての整
流用ＭＯＳ ＦＥＴ Ｍ１のソースに接続し、整流用Ｍ
ＯＳ ＦＥＴ Ｍ１のドレインを２次巻線Ｎ２の他端と
接続する。この時、コンバータトランスＴ１の２次巻線
Ｎ２のチョークコイルＬ１側の一端は、１次巻線Ｎ１の
直流電源Ｅの高電位側と接続される一端と同極とする。
【００１０】整流用ＭＯＳ ＦＥＴ Ｍ１のゲートは、
コンバータトランスＴ１の２次巻線Ｎ２とチョークコイ
ルＬ１の接続点と接続する。チョークコイルＬ１と平滑
コンデンサＣ１に対して並列となるように、Ｎチャネル
型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流
用ＭＯＳ ＦＥＴＭ２の主電流路を、平滑コンデンサＣ
１側をソースとして接続する。スイッチング電源の高電
位側の出力端、すなわち、平滑コンデンサＣ１のチョー
クコイルＬ１側の一端と、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のゲートとの間に、コンバータトランスＴ１の３
次巻線Ｎ３を接続する。この時、コンバータトランスＴ
１の３次巻線Ｎ３のチョークコイルＬ１側の一端と、２
次巻線Ｎ２のチョークコイルＬ１側の一端を同極とす
る。なお、平滑コンデンサＣ１の両端がスイッチング電
源の出力端となり、平滑コンデンサＣ１に対して並列に
負荷ＲL が接続される。
コンバータトランスＴ１の２次巻線Ｎ２とチョークコイ
ルＬ１の接続点と接続する。チョークコイルＬ１と平滑
コンデンサＣ１に対して並列となるように、Ｎチャネル
型ＭＯＳ ＦＥＴよりなる整流素子としての転流時整流
用ＭＯＳ ＦＥＴＭ２の主電流路を、平滑コンデンサＣ
１側をソースとして接続する。スイッチング電源の高電
位側の出力端、すなわち、平滑コンデンサＣ１のチョー
クコイルＬ１側の一端と、転流時整流用ＭＯＳ ＦＥＴ
Ｍ２のゲートとの間に、コンバータトランスＴ１の３
次巻線Ｎ３を接続する。この時、コンバータトランスＴ
１の３次巻線Ｎ３のチョークコイルＬ１側の一端と、２
次巻線Ｎ２のチョークコイルＬ１側の一端を同極とす
る。なお、平滑コンデンサＣ１の両端がスイッチング電
源の出力端となり、平滑コンデンサＣ１に対して並列に
負荷ＲL が接続される。
【００１１】以上のような回路構成とした、本考案によ
るスイッチング電源の動作を以下に説明する。スイッチ
ングトランジスタＱ１がオン状態の時、直流電源Ｅによ
りコンバータトランスＴ１の１次巻線Ｎ１に電流が流
れ、２次巻線Ｎ２及び３次巻線Ｎ３に電圧が誘起され
る。この時、２次巻線Ｎ２に誘起された電圧Ｖt によ
り、整流用ＭＯＳ ＦＥＴＭ１は正バイアスされてオン
状態となる。整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態と
なることで、２次巻線Ｎ２に誘起された電圧Ｖt により
負荷に直流電力が供給され、同時に平滑コンデンサＣ１
は充電されることになる。ここで、スイッチング電源の
出力電圧、すなわち、平滑コンデンサＣ１の端子間電圧
をＶO とし、３次巻線Ｎ３に発生した電圧Ｖ1 との関係
がＶ1 ＞ＶO とすると、電圧Ｖ1 により転流時整流用Ｍ
ＯＳ ＦＥＴ Ｍ２は逆バイアスされてオフ状態とな
る。
るスイッチング電源の動作を以下に説明する。スイッチ
ングトランジスタＱ１がオン状態の時、直流電源Ｅによ
りコンバータトランスＴ１の１次巻線Ｎ１に電流が流
れ、２次巻線Ｎ２及び３次巻線Ｎ３に電圧が誘起され
る。この時、２次巻線Ｎ２に誘起された電圧Ｖt によ
り、整流用ＭＯＳ ＦＥＴＭ１は正バイアスされてオン
状態となる。整流用ＭＯＳ ＦＥＴ Ｍ１がオン状態と
なることで、２次巻線Ｎ２に誘起された電圧Ｖt により
負荷に直流電力が供給され、同時に平滑コンデンサＣ１
は充電されることになる。ここで、スイッチング電源の
出力電圧、すなわち、平滑コンデンサＣ１の端子間電圧
をＶO とし、３次巻線Ｎ３に発生した電圧Ｖ1 との関係
がＶ1 ＞ＶO とすると、電圧Ｖ1 により転流時整流用Ｍ
ＯＳ ＦＥＴ Ｍ２は逆バイアスされてオフ状態とな
る。
【００１２】次にスイッチングトランジスタＱ１がオフ
状態に移行すると、コンバータトランスＴ１の２次巻線
Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスによ
り、それまでとは逆方向の電圧が発生する。コンバータ
トランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反
転するため、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアス
されてオフ状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ３に発生
した電圧と出力電圧ＶO が重畳した電圧により正バイア
スされてオン状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２がオン状態となることで、チョークコイルＬ１の
両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２の主電流
路を介して閉回路が形成され、チョークコイルＬ１に発
生したフライバック電圧により負荷に直流電力が供給さ
れる。
状態に移行すると、コンバータトランスＴ１の２次巻線
Ｎ２及び３次巻線Ｎ３には、巻線のインダクタンスによ
り、それまでとは逆方向の電圧が発生する。コンバータ
トランスＴ１の２次巻線Ｎ２の両端間の電圧の極性が反
転するため、整流用ＭＯＳ ＦＥＴ Ｍ１は逆バイアス
されてオフ状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２は、コンバータトランスＴ１の３次巻線Ｎ３に発生
した電圧と出力電圧ＶO が重畳した電圧により正バイア
スされてオン状態となる。転流時整流用ＭＯＳ ＦＥＴ
Ｍ２がオン状態となることで、チョークコイルＬ１の
両端間には転流時整流用ＭＯＳ ＦＥＴ Ｍ２の主電流
路を介して閉回路が形成され、チョークコイルＬ１に発
生したフライバック電圧により負荷に直流電力が供給さ
れる。
【００１３】スイッチングトランジスタＱ１がオフ状態
であり、しかもコンバータトランスＴ１は磁束リセット
状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生して
いた電圧が零となった時には、転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２は、出力電圧ＶOによりオン状態を維持し続
ける。以上のような動作により、常に整流用ＭＯＳ Ｆ
ＥＴ Ｍ１と転流時整流用ＭＯＳ ＦＥＴ Ｍ２のどち
らか一方は必ずオン状態となり、ＭＯＳ ＦＥＴに存在
する寄生ダイオードが導通することは無い。図２に示す
従来の回路におけるバイアス用コンデンサＣ２の端子間
電圧ＶC に相当するのは、本考案においては出力電圧Ｖ
O である。そのため、従来の回路に存在するバイアス用
コンデンサ及びそれを充電する充電用巻線が不要とな
り、コンバータトランスＴ１の巻線数及び回路の素子数
が少なくて済む。
であり、しかもコンバータトランスＴ１は磁束リセット
状態となり、２次巻線Ｎ２及び３次巻線Ｎ３に発生して
いた電圧が零となった時には、転流時整流用ＭＯＳ Ｆ
ＥＴ Ｍ２は、出力電圧ＶOによりオン状態を維持し続
ける。以上のような動作により、常に整流用ＭＯＳ Ｆ
ＥＴ Ｍ１と転流時整流用ＭＯＳ ＦＥＴ Ｍ２のどち
らか一方は必ずオン状態となり、ＭＯＳ ＦＥＴに存在
する寄生ダイオードが導通することは無い。図２に示す
従来の回路におけるバイアス用コンデンサＣ２の端子間
電圧ＶC に相当するのは、本考案においては出力電圧Ｖ
O である。そのため、従来の回路に存在するバイアス用
コンデンサ及びそれを充電する充電用巻線が不要とな
り、コンバータトランスＴ１の巻線数及び回路の素子数
が少なくて済む。
【００１４】なお、図１の本考案の回路において、ＭＯ
Ｓ ＦＥＴがターンオフする時のスパイクノイズを低減
するために、整流素子としてのＭＯＳ ＦＥＴに対して
並列に、ＭＯＳ ＦＥＴの寄生ダイオードより順方向電
圧降下の小さいショットキー障壁型のダイオードを設け
ることもある。
Ｓ ＦＥＴがターンオフする時のスパイクノイズを低減
するために、整流素子としてのＭＯＳ ＦＥＴに対して
並列に、ＭＯＳ ＦＥＴの寄生ダイオードより順方向電
圧降下の小さいショットキー障壁型のダイオードを設け
ることもある。
【００１５】
【考案の効果】以上に述べたように、本考案は、整流素
子としてＭＯＳ ＦＥＴを使用したスイッチング電源に
おいて、ＭＯＳ ＦＥＴに存在する寄生ダイオードを導
通させずにＭＯＳ ＦＥＴを駆動するのに必要な電圧
を、スイッチング電源の直流出力より得るようにしたも
のである。このことにより、コンバータトランスの巻線
数を少なくすることができ、巻線の絶縁や放熱対策が容
易になる。さらに、磁束リセット時に転流時整流用のＭ
ＯＳ ＦＥＴをオン状態としておくのに必要なバイアス
用コンデンサ及びそれを充電するための充電用巻線が不
要であるので回路の素子数が少なくて済む。
子としてＭＯＳ ＦＥＴを使用したスイッチング電源に
おいて、ＭＯＳ ＦＥＴに存在する寄生ダイオードを導
通させずにＭＯＳ ＦＥＴを駆動するのに必要な電圧
を、スイッチング電源の直流出力より得るようにしたも
のである。このことにより、コンバータトランスの巻線
数を少なくすることができ、巻線の絶縁や放熱対策が容
易になる。さらに、磁束リセット時に転流時整流用のＭ
ＯＳ ＦＥＴをオン状態としておくのに必要なバイアス
用コンデンサ及びそれを充電するための充電用巻線が不
要であるので回路の素子数が少なくて済む。
【図１】 本考案のスイッチング電源の実施例の回路
図。
図。
【図２】 従来のスイッチング電源の回路図。
【図３】 図２に示す回路の各点における電圧波形。
Ｅ 直流電源 Ｔ１ コンバータトランス Ｌ１ チョークコイル Ｍ１ 主整流用のＭＯＳ ＦＥＴ Ｍ２ 転流時整流用のＭＯＳ ＦＥＴ
Claims (2)
- 【請求項１】 コンバータトランスの１次巻線に接続さ
れたスイッチング素子がスイッチング動作を行うことに
より、コンバータトランスの２次巻線に接続した整流平
滑回路を介して安定化した直流出力を負荷に供給するス
イッチング電源において、整流平滑回路は、整流素子、
転流時用整流素子、チョークコイル及び平滑コンデンサ
より成り、該整流素子及び該転流時用整流素子としてＭ
ＯＳ ＦＥＴを使用し、また、コンバータトランスに駆
動用巻線を設け、該駆動用巻線の一端をスイッチング電
源の高電位側の出力端と接続し、他端を転流時整流用の
ＭＯＳ ＦＥＴのゲートと接続した回路構成を有し、該
スイッチング素子がオン状態の時には、該整流用のＭＯ
Ｓ ＦＥＴがオン状態、該転流時用のＭＯＳ ＦＥＴが
オフ状態となり、該スイッチング素子がオフ状態の時に
は、該整流用のＭＯＳ ＦＥＴがオフ状態、該転流時用
のＭＯＳ ＦＥＴがオン状態となるようにした同期整流
方式のスイッチング電源。 - 【請求項２】 請求項１のスイッチング電源において、
該整流用のＭＯＳ ＦＥＴのゲート駆動電圧は、コンバ
ータトランスの２次巻線に発生する電圧より得ることを
特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993027996U JP2605719Y2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993027996U JP2605719Y2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684794U JPH0684794U (ja) | 1994-12-02 |
| JP2605719Y2 true JP2605719Y2 (ja) | 2000-08-07 |
Family
ID=12236440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993027996U Expired - Lifetime JP2605719Y2 (ja) | 1993-04-28 | 1993-04-28 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605719Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795217B2 (ja) * | 1995-06-01 | 1998-09-10 | 日本電気株式会社 | 同期整流方式コンバータ |
-
1993
- 1993-04-28 JP JP1993027996U patent/JP2605719Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684794U (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6011703A (en) | Self-synchronized gate drive for power converter employing self-driven synchronous rectifier and method of operation thereof | |
| EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
| US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| KR100691929B1 (ko) | 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식 | |
| US7830684B2 (en) | Reverse biasing active snubber | |
| US6483724B1 (en) | DC/DC ZVS full bridge converter power supply method and apparatus | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US6104623A (en) | Multiple output converter having secondary regulator using self-driven synchronous rectifiers | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| EP1001516A2 (en) | Power supply employing circulating capacitor and method of operation thereof | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JPH0698540A (ja) | 同期整流回路 | |
| JP2605719Y2 (ja) | スイッチング電源 | |
| JP2999905B2 (ja) | スイッチング電源 | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP2599288Y2 (ja) | スイッチング電源 | |
| JP3063823B2 (ja) | 電源回路 | |
| JPH1118426A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |