JP2603869Y2 - Bus line equipment - Google Patents

Bus line equipment

Info

Publication number
JP2603869Y2
JP2603869Y2 JP1993017096U JP1709693U JP2603869Y2 JP 2603869 Y2 JP2603869 Y2 JP 2603869Y2 JP 1993017096 U JP1993017096 U JP 1993017096U JP 1709693 U JP1709693 U JP 1709693U JP 2603869 Y2 JP2603869 Y2 JP 2603869Y2
Authority
JP
Japan
Prior art keywords
bus line
circuit
package
terminal
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993017096U
Other languages
Japanese (ja)
Other versions
JPH0681022U (en
Inventor
憲一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1993017096U priority Critical patent/JP2603869Y2/en
Publication of JPH0681022U publication Critical patent/JPH0681022U/en
Application granted granted Critical
Publication of JP2603869Y2 publication Critical patent/JP2603869Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、電子式計算機や通信機
機内などにおいて信号の主たる伝送通路となるバスライ
ン(共通母線)に関し、特に活線状態で周辺回路を接続
することができる装置に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus line (common bus) serving as a main transmission path of a signal in an electronic computer or a communication device, and more particularly to an apparatus which can connect peripheral circuits in a live state. Related.

【0002】[0002]

【従来の技術】一般に、電子機器内には、複数の回路間
あるいは装置間で共通の伝送路を介して信号のやり取り
が行われる。この共通の伝送通路をバスラインという。
従来のバスラインを図3に示す。バスライン1は、一枚
のプリント基盤であるバックボード2上に設けられてお
り、周辺回路が実装された複数の回路パッケージ2,2
間に介在して両者をつなぐ。バスライン1の両端には終
端抵抗4,4が介在する。このバスライン1と回路パッ
ケージ2とは、回路パッケージ2内の周辺回路と共に設
けられたドライバ回路5、レシーバ回路6を介して信号
のやり取りが行われている。
2. Description of the Related Art Generally, in electronic equipment, signals are exchanged between a plurality of circuits or devices via a common transmission line. This common transmission path is called a bus line.
FIG. 3 shows a conventional bus line. The bus line 1 is provided on a back board 2 which is a single printed board, and includes a plurality of circuit packages 2 and 2 on which peripheral circuits are mounted.
The two are interposed and connected. Terminating resistors 4 and 4 are interposed at both ends of the bus line 1. Signals are exchanged between the bus line 1 and the circuit package 2 via a driver circuit 5 and a receiver circuit 6 provided together with peripheral circuits in the circuit package 2.

【0003】[0003]

【考案が解決しようとする課題】上記従来のバスライン
装置では、バスライン1が通電された状態で、そこに接
続されている回路パッケージ2を抜き取ったり、あるい
はバスライン1に新規に回路パッケージ2を差し込んだ
りする場合、バスライン上の信号が乱れるという問題が
ある。これは、信号が流れている状態で、回路パッケー
ジ2の抜き差しを行うことによって信号通路の電気的な
特性が変化することによるもので、特に新たな回路パッ
ケージ2を差し込む場合にその影響が顕著である。
In the conventional bus line device, while the bus line 1 is energized, the circuit package 2 connected to the bus line 1 is removed, or a new circuit package 2 is connected to the bus line 1. , There is a problem that the signal on the bus line is disturbed. This is because the electrical characteristics of the signal path are changed by inserting and removing the circuit package 2 in a state where a signal is flowing. The effect is particularly remarkable when a new circuit package 2 is inserted. is there.

【0004】新たな回路パッケージ2を差し込む場合、
図4に示すように、ドライバ回路やレシーバ回路にコン
デンサに相当する浮遊容量7を急に接続することと同じ
状態になり、回路パッケージ2が差し込まれた瞬間バス
ライン1は、コンデンサアース回路により短絡される。
このため、回路パッケージ2を差し込んだ瞬間にバスラ
イン1上に流れているデータに誤りが生ずる。このよう
に、従来のバスラインでは活線状態での回路パッケージ
2の抜き差しに耐えられるものは得られていない。
When a new circuit package 2 is inserted,
As shown in FIG. 4, the state becomes the same as the case where the stray capacitance 7 corresponding to a capacitor is suddenly connected to the driver circuit or the receiver circuit, and the moment the circuit package 2 is inserted, the bus line 1 is short-circuited by the capacitor ground circuit. Is done.
Therefore, an error occurs in the data flowing on the bus line 1 at the moment when the circuit package 2 is inserted. As described above, there is no conventional bus line that can withstand insertion and removal of the circuit package 2 in a live state.

【0005】そこで、本考案は、上記従来の問題を解決
し、活線状態での抜き差しに耐え得るバスライン装置を
提供することを課題としている。
Accordingly, an object of the present invention is to solve the above-mentioned conventional problems and to provide a bus line device which can withstand insertion and removal in a live state.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、本考案においては、回路間の信号のやり取りを共通
の伝送通路であるバスラインを介して行うバスライン装
置において、バスラインと、周辺回路側からの制御信号
により出力をオン、オフ及びオープンの状態とし、周辺
回路側からの信号を受けてバスラインへ送り込む複数の
ドライバ回路と、ドライバ回路の制御端子とアース間に
設けられる接地抵抗と、バスラインからの信号を受けて
周辺回路側へ送り込む複数のレシーバ回路と、周辺回路
が接続されるマザーボードに接続するためのコネクタと
が同一基盤上に設けられており、ドライバ回路およびレ
シーバ回路に接続する電源端子とアース端子を、コネク
タ内に有し、接地抵抗は、その一端子をドライバ回路の
制御端子に接続され、他の一端子をアース端子に接続さ
れ、コネクタを介してマザーボードより電源とアースを
供給されるバスライン装置を構成した。
In order to solve the above problems, in the present invention, the exchange of signals between circuits is common.
Bus line equipment that is connected via a bus line
Control signals from the bus lines and peripheral circuits
To turn the output on, off, and open.
Multiple signals received from the circuit side and sent to the bus line
Between the driver circuit and the control terminal of the driver circuit and ground
In response to the ground resistance provided and the signal from the bus line
Multiple receiver circuits for sending to peripheral circuits and peripheral circuits
With a connector to connect to the motherboard to be connected
Are provided on the same board, and the driver circuit and
Connect the power terminal and ground terminal to the
The grounding resistor has one terminal connected to the driver circuit.
Connected to the control terminal and the other terminal to the ground terminal.
Power and ground from the motherboard via the connector.
The supplied bus line device was configured.

【0007】[0007]

【作用】本考案のバスライン装置は、回路パッケージの
接続状態に関係なくバスラインが通電状態にあっても、
周辺回路がバスラインにバッファ回路に相当するドライ
バ回路及びレシーバ回路を介して接続されることによ
り、周辺回路の接続あるいは分離でバスライン上の信号
が乱されることがない。また、バスラインがコネクタを
介してマザーボードに接続されることによって、バスラ
インの故障時にも交換することができる。
According to the bus line device of the present invention, even if the bus line is energized regardless of the connection state of the circuit package,
Since the peripheral circuit is connected to the bus line via a driver circuit and a receiver circuit corresponding to a buffer circuit, signals on the bus line are not disturbed by connection or separation of the peripheral circuit. Further, since the bus line is connected to the motherboard via the connector, the bus line can be replaced even when the bus line fails.

【0008】[0008]

【実施例】本考案の実施例を図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings.

【0009】図1において、本実施例のバスライン装置
は、バスライン11と、バスライン11の両端に接続さ
れた終端抵抗12と、バスラインの途上に接続された複
数のドライバ回路13、ドライバ回路13の制御端子と
アース端子間に設けられた接地抵抗19、レシーバ回路
14(図では単一に示して他を省略したが、実際に等間
隔に複数の回路が接続されている)とから構成されてい
る。バスライン装置は、一枚のプリント基盤上に設けら
れ、バスラインパッケージ10を成している。
In FIG. 1, a bus line device according to this embodiment includes a bus line 11, a terminating resistor 12 connected to both ends of the bus line 11, a plurality of driver circuits 13 connected along the bus line, and a driver. The control terminal of the circuit 13
It comprises a ground resistor 19 provided between the ground terminals and a receiver circuit 14 (only one is shown in the figure and others are omitted, but a plurality of circuits are actually connected at equal intervals). The bus line device is provided on one print board, and forms a bus line package 10.

【0010】バスラインパッケージ10は、図2に示す
ように、その一端側にコネクタ10aに接続されるプラ
グを有し、このコネクタ10aによりマザーボードBと
接続される。バスラインパッケージ10には、電源S
と、アース線Eと、各ドライバ回路13及びレシーバ回
路14の入出力端子A〜Dとを有する。
As shown in FIG. 2, the bus line package 10 has a plug connected to a connector 10a at one end thereof, and is connected to the motherboard B by the connector 10a. The bus line package 10 includes a power supply S
, A ground line E, and input / output terminals A to D of each driver circuit 13 and receiver circuit 14.

【0011】このバスラインパッケージ10が装置本体
のマザーボードBに実装された状態を図2に示す。ここ
では、マザーボードBにバスラインパッケージ10及び
各回路パッケージ15が実装されて装置が構成されてい
る。バスラインパッケージ10はマザーボードBに対し
て各回路パッケージ15の反対側に配置され、かつ各回
路パッケージ15のコネクタ15aのピン15bが存在
しない部位にバスラインパッケージ用コネクタ10aを
介して接続されている。
FIG. 2 shows a state in which the bus line package 10 is mounted on the motherboard B of the apparatus main body. Here, the bus line package 10 and each circuit package 15 are mounted on the motherboard B to constitute the device. The bus line package 10 is disposed on the opposite side of each circuit package 15 with respect to the motherboard B, and is connected to a portion of each circuit package 15 where the pin 15b of the connector 15a does not exist via the bus line package connector 10a. .

【0012】本実施例のバスラインパッケージ10は、
図2に示すようにマザーボードBに実装された場合、各
回路パッケージ15の接続状態に関係なく通電状態にな
り、従ってドライバ回路13、レシーバ回路14も通電
状態になる。レシーバ回路14は、その入力インピーダ
ンスが常に高い状態になっている。ドライバ回路13の
出力は、オン、オフ、及びオープンの三つの状態を有す
る。そして、端子Cにハイレベルの信号電圧が印加され
ていなければ、ドライバ回路13の出力はオープン状態
になっている。バスラインパッケージ10をマザーボー
ドBに実装した時点で、ドライバ回路13の制御端子は
接地抵抗を介して接地されるので、ドライバ回路13の
出力はオープン状態となる。この状態の各ドライバ回路
13、レシーバ回路14は、バスラインパケージ用コネ
クタ10a、マザーボードB、回路パッケージ用コネク
タ15aを介して回路パッケージ15内の各周辺回路に
接続されている。
The bus line package 10 of this embodiment is
When mounted on the motherboard B as shown in FIG. 2, the driver circuit 13 and the receiver circuit 14 are also energized regardless of the connection state of each circuit package 15. The input impedance of the receiver circuit 14 is always high. The output of the driver circuit 13 has three states: on, off, and open. When the high-level signal voltage is not applied to the terminal C, the output of the driver circuit 13 is in an open state. Motherboard the bus line package 10
At the time of mounting on the driver B, the control terminal of the driver circuit 13
Since the driver circuit 13 is grounded via the ground resistor,
The output is open. The driver circuit 13 and the receiver circuit 14 in this state are connected to the peripheral circuits in the circuit package 15 via the bus line package connector 10a, the motherboard B, and the circuit package connector 15a.

【0013】各周辺回路がバスライン11を介して他の
周辺回路に信号を送る場合、バスラインパッケージ10
の端子Cをハイレベルに設定すれば、これと同時に端子
A,Bから信号を送り込む。各周辺回路は、バスライン
11からの信号をレシーバ回路14の出力端子Dを介し
て受け取る。
When each peripheral circuit sends a signal to another peripheral circuit via the bus line 11, the bus line package 10
Is set to a high level, a signal is sent from the terminals A and B at the same time. Each peripheral circuit receives a signal from the bus line 11 via an output terminal D of the receiver circuit 14.

【0014】このように、本考案では、回路パッケージ
15内の回路とバスライン11がドライバ回路13、レ
シーバ回路14を介して接続されるのでバッファとして
作用することになる。それゆえ、回路パッケージ15の
回路の状態がパッケージの抜き差しを含めて、バスライ
ンの動作に直接影響することがない。
As described above, in the present invention, since the circuit in the circuit package 15 and the bus line 11 are connected via the driver circuit 13 and the receiver circuit 14, they function as a buffer. Therefore, the state of the circuit of the circuit package 15 does not directly affect the operation of the bus line, including the insertion and removal of the package.

【0015】なお、マザーボードBに回路パッケージ1
5のコネクタ15aを差し込んだ直後のように回路パッ
ケージ15内の回路の状態が不安定な場合には、端子
A,B,Cにランダムな信号電圧が印加される可能性が
ある。しかし、回路パッケージ15が差し込まれてから
一定時間この信号の状態を固定維持する機能を有するパ
ワーオンクリヤ等の周知の回路を回路パッケージ15内
に適宜設ければこれを防ぐことができる。
The motherboard B has a circuit package 1
When the state of the circuit in the circuit package 15 is unstable, for example, immediately after the connector 15a of No. 5 is inserted, a random signal voltage may be applied to the terminals A, B, and C. However, this problem can be prevented by appropriately providing a well-known circuit such as a power-on clear having a function of maintaining the state of this signal for a certain period of time after the circuit package 15 is inserted therein.

【0016】[0016]

【考案の効果】以上のように、本考案は、バスライン
と、これに信号を送り込むドライバ回路と、バスライン
から信号を受けるレシーバ回路とを一体的に基盤上に設
け、回路パッケージの状態に関係なく通電状態になるよ
うにしてあるので、周辺回路がバッファ回路に相当する
ドライバ回路及びレシーバ回路を介してバスラインに接
続されることになり、活線状態におけるパッケージの抜
き差しによてバスライン上の信号に影響を与えることが
ない。さらに、バスラインパッケージをコネクタを介し
てマザーボードに接続することによって、バスラインパ
ッケージの障害時にも容易に交換することができ、活線
状態での周辺回路の接続分離を頻繁に行う伝送装置等に
好都合であるという効果が得られる。
As described above, according to the present invention, a bus line, a driver circuit for sending a signal to the bus line, and a receiver circuit for receiving a signal from the bus line are integrally provided on a base, and a circuit package is provided. The peripheral circuit is connected to the bus line via a driver circuit and a receiver circuit corresponding to a buffer circuit, and the bus line is inserted and removed in a live state. It does not affect the above signal. Furthermore, by connecting the bus line package to the motherboard via a connector, the bus line package can be easily replaced even in the event of a failure, and is frequently used in transmission equipment that frequently disconnects and separates peripheral circuits in the live state. An advantageous effect is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の実施例に係るバスライン装置の回路図
である。
FIG. 1 is a circuit diagram of a bus line device according to an embodiment of the present invention.

【図2】バスライン装置を実装した装置の斜視図であ
る。
FIG. 2 is a perspective view of a device on which a bus line device is mounted.

【図3】従来のバスライン装置の回路図である。FIG. 3 is a circuit diagram of a conventional bus line device.

【図4】周辺回路の等価回路の回路図である。FIG. 4 is a circuit diagram of an equivalent circuit of a peripheral circuit.

【符号の説明】[Explanation of symbols]

10 バスラインパッケージ 10a コネクタ 11 バスライン 13 ドライバ回路 14 レシーバ回路 15 回路パッケージ B マザーボード19 接地抵抗 DESCRIPTION OF SYMBOLS 10 Bus line package 10a Connector 11 Bus line 13 Driver circuit 14 Receiver circuit 15 Circuit package B Motherboard 19 Grounding resistance

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 回路間の信号のやり取りを共通の伝送通
路であるバスラインを介して行うバスライン装置におい
て、 前記バスラインと、 周辺回路側からの信号を受けてバスラインへ送り込む複
数のドライバ回路と、前記ドライバ回路の制御端子とアース間に設けられる接
地抵抗と、 前記 バスラインからの信号を受けて周辺回路側へ送り込
む複数のレシーバ回路と、前記 周辺回路が接続されるマザーボードに接続するため
のコネクタとが同一基盤上に設けられており、 前記ドライバ回路およびレシーバ回路に接続する電源端
子とアース端子を、前記コネクタ内に有し、前記接地抵
抗は、その一端子を前記ドライバ回路の制御端子に接続
され、他の一端子を前記アース端子に接続され、前記コ
ネクタを介して前記マザーボードより電源とアースを供
給される ことを特徴とするバスライン装置。
1. A bus line device for exchanging signals between circuits via a bus line serving as a common transmission path, comprising: a plurality of drivers for receiving a signal from a peripheral circuit side and sending the signal to the bus line. Circuit and a connection provided between a control terminal of the driver circuit and ground.
And the earth resistance, said plurality of receiver circuits for feeding to the peripheral circuit side in response to a signal from the bus line, and a connector for connection to a mother board in which the peripheral circuit is connected is provided on the same foundation, the Power supply terminal connected to driver circuit and receiver circuit
And a ground terminal in the connector.
The resistor has one terminal connected to the control terminal of the driver circuit.
The other terminal is connected to the ground terminal,
Power and ground from the motherboard via the connector
A bus line device characterized by being supplied .
JP1993017096U 1993-04-06 1993-04-06 Bus line equipment Expired - Fee Related JP2603869Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993017096U JP2603869Y2 (en) 1993-04-06 1993-04-06 Bus line equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993017096U JP2603869Y2 (en) 1993-04-06 1993-04-06 Bus line equipment

Publications (2)

Publication Number Publication Date
JPH0681022U JPH0681022U (en) 1994-11-15
JP2603869Y2 true JP2603869Y2 (en) 2000-03-27

Family

ID=11934479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993017096U Expired - Fee Related JP2603869Y2 (en) 1993-04-06 1993-04-06 Bus line equipment

Country Status (1)

Country Link
JP (1) JP2603869Y2 (en)

Also Published As

Publication number Publication date
JPH0681022U (en) 1994-11-15

Similar Documents

Publication Publication Date Title
US7312628B2 (en) Method and apparatus for CAN bus auto-termination
US5734208A (en) Dynamic termination for signal buses going to a connector
JPH04315281A (en) Hot-plug circuit
US5570037A (en) Switchable differential terminator
WO2000073891A1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
JP2603869Y2 (en) Bus line equipment
US6651177B1 (en) Circuit and method of providing power to an external peripheral
EP0645716A1 (en) Termination circuits for SCSI host bus adapter
KR100945283B1 (en) Printed Circuit board
EP1262877A3 (en) Backplate apparatus
JP3250264B2 (en) Termination resistor circuit
JP2621766B2 (en) Universal burn-in board for semiconductor device testing
JPS6347022B2 (en)
CN221101384U (en) PCIe communication module based on DP interface
JP3081685B2 (en) Extended circuit board
JP2884666B2 (en) Hot-swap method
JPH0546291A (en) Mounting/dismounting method for terminating resistor
JPH05341892A (en) Information processor
JP2833310B2 (en) Terminating resistor circuit and attaching / detaching method of terminating resistor
JP2833009B2 (en) Terminating resistor mounting method and bus extension method for common bus
JP2001100872A (en) Live wire insertion/extraction protecting circuit for package
CN117851324A (en) PCIe communication module based on DP interface
JPH098851A (en) Signal transmitting system and signal terminal circuit
JPH01237783A (en) Connecting system for electronic equipment
JP3089803B2 (en) Terminating resistor circuit and attaching / detaching method of terminating resistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

LAPS Cancellation because of no payment of annual fees