JP2600372B2 - LCD drive circuit - Google Patents

LCD drive circuit

Info

Publication number
JP2600372B2
JP2600372B2 JP1116304A JP11630489A JP2600372B2 JP 2600372 B2 JP2600372 B2 JP 2600372B2 JP 1116304 A JP1116304 A JP 1116304A JP 11630489 A JP11630489 A JP 11630489A JP 2600372 B2 JP2600372 B2 JP 2600372B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
input
stage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1116304A
Other languages
Japanese (ja)
Other versions
JPH02293894A (en
Inventor
正 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1116304A priority Critical patent/JP2600372B2/en
Publication of JPH02293894A publication Critical patent/JPH02293894A/en
Priority to US07/888,811 priority patent/US5266936A/en
Application granted granted Critical
Publication of JP2600372B2 publication Critical patent/JP2600372B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶駆動回路に関する。The present invention relates to a liquid crystal drive circuit.

〔従来の技術〕[Conventional technology]

アクティブマトリックス液晶パネルは、ディジタル画
像信号を入力する駆動回路によって表示制御される。
The display of the active matrix liquid crystal panel is controlled by a drive circuit that inputs a digital image signal.

第5図は従来の液晶駆動回路の一例のブロック図であ
る。
FIG. 5 is a block diagram of an example of a conventional liquid crystal drive circuit.

m階調のディジタル画像信号v3は信号入力端子群T3
ら入力され、クロックパルス入力端子T4に加わったクロ
ックパルスv4により、n段のシフトレジスタ10a〜10n
転送され、また、ラッチパルス入力端子T7に加わったラ
ッチパルスv7により対応する段a〜nのラッチ回路11a
〜11nにそれぞれ転送される。
The digital image signal v 3 of m gradation is inputted from the signal input terminal group T 3, by the clock pulse v 4 which joined the clock pulse input terminal T 4, is transferred shift register 10 a to 10 n of the n stages, also , the latch circuit corresponding stage a~n by the latch pulse v 7 which joined the latch pulse input terminal T 7 11 a
Each of which is transferred to to 11 n.

それぞれラッチされた保持信号vLa〜vLnはそれぞれ対
応するa〜n段のセレクタ23a〜23nにより選択されて、
各々の液晶駆動電圧出力端子T18a〜T18nに接続されてい
る出力トランジスタQ11〜Qm1段からQ1n〜Qmn段までの各
段につきmケのトランジスタのどれか一つづつをオン状
態にさせ電源電圧端子T21〜T2mのうちの希望する電源電
圧V1〜Vmの一つづつをm階調の電圧として液晶ディスプ
レイに与えている。
The latched holding signals v La to v Ln are respectively selected by the corresponding a to n- stage selectors 23 a to 23 n ,
Which one by one the on state of the transistor in each stage per m Ke from the output transistor Q 11 to Q m1 stage connected to each of the liquid crystal driving voltage output terminal T 18a through T 18n to Q 1n to Q mn stage giving the LCD display one by one of the power supply voltage V 1 ~V m desired one of the power supply voltage terminal T 21 through T 2m as the voltage of m gray scale is to.

一般に階調mの数は16、段数nの数は100程度であ
る。
Generally, the number of gradations m is 16, and the number of steps n is about 100.

従って出力トランジスタQ11〜Qmnは1600個となる。Therefore, the output transistor Q 11 ~Q mn will be 1600.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の駆動回路では、階調数mが多いと出力
トランジスタ数が増えるため、集積回路を構成する場合
には出力トランジスタでチップ面積の約半分を占めチッ
プサイズが大きくなり、コスト高となる。
In the above-described conventional driving circuit, when the number of gradations m is large, the number of output transistors increases, so that when forming an integrated circuit, the output transistors occupy about half of the chip area, the chip size increases, and the cost increases. .

特に液晶パネルの画面が増大すれば、出力トランジス
タの駆動能力をさらに高くする必要があるため、さらに
出力トランジスタのチップサイズが大きくなり、集積回
路に適さないという欠点があった。
In particular, when the screen of the liquid crystal panel increases, it is necessary to further increase the driving capability of the output transistor. Therefore, the chip size of the output transistor further increases, which is not suitable for an integrated circuit.

また、それぞれが階調数m分だけの駆動電力容量を有
する電圧電源が必要だった。
Further, voltage power supplies each having a driving power capacity corresponding to the number of gradations of m were required.

本発明の目的は、高集積化された集積回路で、かつ階
調数の大い液晶駆動回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal drive circuit which is a highly integrated circuit and has a large number of gradations.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の液晶駆動回路は、 (A) 入力した画像信号を転送するために複数個がカ
スケードに接続されたシフトレジスタと、該シフトレジ
スタのそれぞれから転送された前記画像信号を保持して
保持信号を出力する複数のラッチ回路とを有するセレク
タ駆動部、 (B) 入力する複数の基準電圧から、前記保持信号に
よって対応する基準電圧を選択してそれぞれ選択基準電
圧を出力する複数のセレクタ、 (C) 時間に比例して変化するランプ電圧を入力し、
サンプルスイッチによりサンプルホールドするサンプリ
ング回路、 (D) 前記サンプリング回路のそれぞれのホールド電
圧を入力して液晶駆動電圧を出力する複数のソースホロ
ワ回路、 (E) 前記液晶駆動電圧とそれぞれに対応する前記選
択基準電圧を入力して比較し一致した時点で対応する前
記サンプルスイッチを駆動する複数のコンパレータ、 を含んで構成されている。
The liquid crystal driving circuit according to the present invention comprises: (A) a plurality of cascaded shift registers for transferring an input image signal, and a holding signal for holding the image signals transferred from each of the shift registers. (B) a plurality of selectors each of which selects a corresponding reference voltage from the plurality of input reference voltages according to the holding signal and outputs a selected reference voltage; Enter a ramp voltage that changes in proportion to time,
(D) a plurality of source follower circuits for inputting the respective hold voltages of the sampling circuits and outputting a liquid crystal drive voltage; (E) the selection criteria corresponding to the liquid crystal drive voltages, respectively. And a plurality of comparators that drive the corresponding sample switches when the voltages are input, compared, and matched.

〔実施例〕〔Example〕

第1図は本発明の第1の実施例のブロック図、第2図
は第1図のブロックの各部信号の波形図、第3図(a)
及び(b)は第1図のコンパレータ及びセレクタ回路図
である。
FIG. 1 is a block diagram of a first embodiment of the present invention, FIG. 2 is a waveform diagram of signals of respective parts of the block of FIG. 1, and FIG.
And (b) is a circuit diagram of the comparator and selector of FIG.

液晶駆動回路は、第5図に示した従来のセレクタ駆動
回路1とn段のラッチ回路11a〜11nにラッチされた保持
信号vLa〜vLnに対応して基準電源端子T11〜T1mから基準
電圧V11〜V1mの一つを選択基準電圧として選択するため
のセレクタ12a〜12nと、ランプ電圧v1を入力として各段
a〜nのサンプリングコンデンサCa〜Cnとサンプリング
スイッチ14a〜14nから成るサンプリング回路3a〜3nと、
各段1ケの出力トランジスタQa〜Qnと定電流源Ia〜In
ら成るn段のソースホロワ回路2a〜2nと、各ソースホロ
ワ回路2a〜2nの出力する液晶駆動電圧v18a〜v18nを一方
に入力し他方に選択基準電圧v12a〜v12nを対応して比較
し、そのコンパレータ出力電圧v13a〜v13nにより、各段
の対応するサンプリングスイッチ14a〜14nを開閉するコ
ンパレータ13a〜13nとから構成される。
The liquid crystal driving circuit includes a conventional selector driving circuit 1 shown in FIG. 5 and reference power supply terminals T 11 to T L corresponding to holding signals v La to v Ln latched by n-stage latch circuits 11 a to 11 n. a selector 12 a to 12 n for selecting one of the reference voltage V 11 ~V 1 m as a selection reference voltages from 1 m, and the sampling capacitor C a -C n of each stage a~n as input a ramp voltage v 1 a sampling circuit 3 a to 3 n consisting of sampling switches 14 a to 14 n,
Output transistor Q a to Q n and a constant current source I a ~I and source follower circuit 2 a to 2 n of the n stages consisting n, the liquid crystal drive voltage output of the source follower circuit 2 a to 2 n v of each stage 1 pc enter the 18a to v 18n to one compared to corresponding selected reference voltage v 12a to v 12n on the other, by the comparator output voltage v 13a to v 13n, the corresponding sampling switches 14 a to 14 n in each stage composed of the opening and closing to the comparator 13 a to 13 n.

第2図に示すように、画像信号v3は入力端子T3から入
力されて、クロックパルスv6により各段のシフトレジス
タ10a〜10nを転送され、ラッチ回路11a〜11bに入力する
ラッチパルスv7により次の1水平期間の間のデータが保
持されている。
As shown in FIG. 2, the image signal v 3 is input from the input terminal T 3, is transferred to the shift register 10 a to 10 n in each stage by clock pulses v 6, input to the latch circuit 11 a to 11 b data during the next one horizontal period is held by the latch pulse v 7 to.

各段a〜nのセレクタ12a〜12nは、保持信号vLa〜vLn
の信号に対応した基準電圧V1〜Vmの一つを選択し、各段
のコンパレータ13a〜13nの各入力端子に入力する。
The selectors 12 a to 12 n of the stages a to n output the holding signals v La to v Ln
Reference voltages V 1 corresponding to the signal to select one of ~V m, input to each input terminal of the comparator 13 a to 13 n in each stage.

最初、各段のサンプリングコンデンサCa〜Cnの充電電
位はすべてゼロであり、各々の液晶駆動電圧出力端子T
18a〜T18nの出力電圧V18a〜V18nはほぼグランド電位に
あるとする。
Initially, the charging potentials of the sampling capacitors C a to C n of each stage are all zero, and each of the liquid crystal drive voltage output terminals T
18a through T 18n of the output voltage V 18a ~V 18n is referred to as being substantially ground potential.

次に、時間を比例して上昇していくランプ電圧v1が入
力端子T1から入力される。
Then, the lamp voltage v 1 which rises in proportion to time is inputted from the input terminal T 1.

各段のコンパレータにクロックパルスv6を入力開始す
る。
To input start the clock pulse v 6 to the comparator of each stage.

各段のコンパレータ13a〜13nは、各段の液晶駆動出力
電圧v18a〜v18nの電圧値とそれぞれ対応する段のセレク
タ12a〜12nの一つで選択された選択基準電圧v12a〜v12n
の一つとの比較を行なう。
The comparators 13 a to 13 n of each stage are connected to the selected reference voltage v 12 a selected by one of the selectors 12 a to 12 n of the stage corresponding to the liquid crystal drive output voltage v 18 a to v 18 n of each stage. ~ V 12n
Compare with one of

最初に選択された基準電圧viは、ランプ電圧viよりも
高く、各段a〜nのコンパレータ13a〜13nの出力電圧v
13a〜v13nは各時点t0サンプリングスイッチ14a…14n
閉じ、各段のサンプリングコンデンサCa〜Cnをランプ電
圧v1で充電し、各段の定電流源Ia〜Inと、各段の出力ト
ランジスタQa〜Qnで構成されるソースホロワ回路2a〜2n
の出力端子T18a〜T18nに出力される。
First selected reference voltage v i, the lamp voltage v higher than i, the output voltage v of the comparator 13 a to 13 n in each stage a~n
13a to v 13n closes each time point t 0 sampling switches 14 a ... 14 n, the sampling capacitor C a -C n in each stage was charged with lamp voltage v 1, the constant current source I a ~I n in each stage , Source follower circuits 2 a to 2 n composed of output transistors Q a to Q n at each stage.
It is output to the output terminal T 18a through T 18n.

時間が経過しランプ電圧v1が上昇し、各段の出力電圧
v18a〜v18nもv1に比例して上昇し、基準電圧V1〜Vmの1
つをそれぞれ選択したセレクタ電圧、例えばVi,Vjを越
える。
Time ramp voltage v 1 rises elapsed, the output voltage of each stage
v 18a to v 18n also increase in proportion to v 1, and 1 of the reference voltages V 1 to V m
One of exceeding respectively selected selector voltage, for example V i, the V j.

その時点ti,tjで各段a〜nのコンパレータ出力電圧v
13a〜v13nは反転し、各段のサンプリングスイッチ14a
14nを開かせる。
At that time t i , t j , the comparator output voltage v
13a to v 13n is reversed, the sampling switches 14 a ~ of each stage
14 Make n open.

その結果、各段の駆動出力電圧v18a〜v18nは、各段の
ラッチ11a〜11nにそれぞれ保持された信号に対応した
値、ここではvi及びvjを得る。
As a result, driving the output voltage v 18a to v 18n of each stage, the values corresponding to each held signal to the latch 11 a to 11 n of each stage, to obtain a v i and v j here.

第1図の回路の出力トランジスタQa〜Qnは、各段a〜
nにつき1ケであり、第3図(a)に示すようにコンパ
レータ13a〜13nも三ケのスイッチと1ケのコンデンサ及
び1ケのNOT回路で簡単に構成でき、第3図(b)に示
すようにセレクタ12a〜12nもデコーダ4とmケのチップ
面積に影響の少ない小信号用のトランスファーゲートTG
で構成出来る。そして本実施例では、従来はチップ面積
の約半分を占めていた出力トランジスタQ11〜Qmnの各m
×n個が必要だったのが本実施例ではQa〜Qnのn個に減
り、例えばmが16の場合は集積回路のチップの占有面積
は約60%に減少するので、駆動回路を小形の集積回路に
できる効果がある。
Output transistor Q a to Q n of the circuit of FIG. 1, each stage a~
a one month to n, Figure 3 also comparators 13 a to 13 n as shown in (a) can be easily configured by the NOT circuit of the three hair switches and 1 pc capacitor and 1 Ke, FIG. 3 (b selector as shown in) 12 a to 12 n is also the transfer gate TG for small small-signal influence on the chip area of the decoder 4 and m Ke
Can be configured. In this embodiment, each of the output transistors Q 11 to Q mn occupies about half of the chip area.
In the present embodiment, the number x × n is required is reduced to n of Q a to Q n . For example, when m is 16, the area occupied by the chip of the integrated circuit is reduced to about 60%. This has the effect that a small integrated circuit can be achieved.

第4図は本発明の第2の実施例のランプ電圧の波形図
である。
FIG. 4 is a waveform diagram of a lamp voltage according to a second embodiment of the present invention.

一般にアクティブマトリックスの液晶の駆動において
は、透過率が大きく変化する電圧範囲は小さい。
Generally, in driving an active matrix liquid crystal, the voltage range in which the transmittance greatly changes is small.

本実施例ではその電圧範囲であるΔVL1,ΔVL2に対応
する時間的分解能(コンパレータクロックパルスv6の
数)を高めるために、ランプ電圧v1として低い上昇率時
間τL1L2を有する非線型電圧vNLを与えている。
In the present embodiment, in order to increase the temporal resolution (the number of comparator clock pulses v6) corresponding to the voltage ranges ΔV L1 and ΔV L2 , the ramp voltage v 1 has a low rise rate time τ L1 and τ L2. A linear voltage v NL is given.

これにより、液晶に正確な駆動電圧を供給する液晶駆
動回路を得ることができる。
This makes it possible to obtain a liquid crystal drive circuit that supplies an accurate drive voltage to the liquid crystal.

〔発明の効果〕 以上説明したように本発明は、複数段の出力に対して
サンプリング回路とソースホロワ回路とコンパレータ回
路を設けて、各段に同時に入力されたランプ電圧を、各
段ごとに転送されたデータ信号値に対応して選択された
基準電圧まで充電して液晶駆動電圧を出力することによ
り、従来、チップ面積を大きく占めていた階調数分の出
力トランジスタ数を必要とせず、各段にソースホロワだ
けの出力トランジスタ1個で済むことができICの高集積
化が可能となる。
[Effects of the Invention] As described above, the present invention provides a sampling circuit, a source follower circuit, and a comparator circuit for outputs of a plurality of stages, and transfers a ramp voltage input simultaneously to each stage to each stage. By outputting the liquid crystal drive voltage by charging up to the reference voltage selected according to the data signal value, the number of output transistors corresponding to the number of gradations, which conventionally occupied a large chip area, is not required. In addition, only one output transistor having only a source follower is required, and high integration of the IC is possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例のブロック図、第2図は
第1図のブロックの各部信号の波形図、第3図(a)及
び(b)は第1図のコンパレータ及びセレクタの回路
図、第4図は本発明の第2の実施例のランプ電圧の波形
図、第5図は従来の液晶駆動回路の一例のブロック図で
ある。 1……セレクタ駆動部、2a〜2n……ソースホロワ回路、
3a〜3n……サンプリング回路、10a〜10n……シフトレジ
スタ、11a〜11n……ラッチ回路、12a〜12n……セレク
タ、13a〜13n……コンパレータ、14a〜14n……サンプリ
ングスイッチ、Ca〜Cn……サンプリングコンデンサ、Qa
〜Qn……出力トランジスタ、T2……基準電圧端子、T18a
〜T18n……液晶駆動電圧出力端子、V1〜Vm……基準電
圧、v1……ランプ電圧、v3……画像信号、v4……クロッ
クパルス、v6……コンパレータクロックパルス、v7……
ラッチパルス、v12a……選択基準電圧、v13a……コンパ
レータ出力信号、v18a〜v18n……液晶駆動電圧、vLa
…保持信号。
FIG. 1 is a block diagram of a first embodiment of the present invention, FIG. 2 is a waveform diagram of each part of the block of FIG. 1, and FIGS. 3 (a) and (b) are comparators and selectors of FIG. FIG. 4 is a waveform diagram of a lamp voltage according to a second embodiment of the present invention, and FIG. 5 is a block diagram of an example of a conventional liquid crystal drive circuit. 1... Selector drive unit, 2 a to 2 n ... Source follower circuit,
3 a to 3 n ... sampling circuit, 10 a to 10 n ... shift register, 11 a to 11 n ... latch circuit, 12 a to 12 n ... selector, 13 a to 13 n ... comparator, 14 a ~ 14 n ...... Sampling switch, C a ~ C n ...... Sampling capacitor, Q a
~ Q n …… Output transistor, T 2 …… Reference voltage terminal, T 18a
~T 18n ...... liquid crystal driving voltage output terminal, V 1 ~V m ...... reference voltage, v 1 ...... ramp voltage, v 3 ...... image signal, v 4 ...... clock pulse, v 6 ...... comparator clock pulses, v 7 ……
Latch pulse, v 12a ...... selected reference voltage, v 13a ...... comparator output signal, v 18a ~v 18n ...... liquid crystal driving voltage, v La ...
... Hold signal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(A)入力した画像信号を転送するために
水平画素電極数に対応するn段がカスケードに接続され
たシフトレジスタと、該シフトレジスタのそれぞれから
転送された前記画像信号を保持して保持信号を出力する
n個のラッチ回路とを有するセレクタ駆動部、 (B)階調数に対応するm個の基準電圧を入力してその
中から、前記保持信号によって階調信号に対応する基準
電圧を選択して、それぞれ選択基準電圧を出力するn個
のセレクタ、 (C)時間に比例して上昇するランプ電圧を共通に入力
し、n個のサンプリングスイッチにより対応するn個の
サンプリングコンデンサにサンプルホールドするn個の
サンプリング回路、 (D)前記サンプリング回路のそれぞれのホールド電圧
を入力して、それぞれ対応する液晶駆動電圧を出力する
n個のソースホロワ回路、 (E)前記液晶駆動電圧とそれぞれに対応する前記選択
基準電圧を入力して比較し、一致した時点で対応する前
記サンプリングスイッチを駆動するn個のコンパレー
タ、 を含むことを特徴とする液晶駆動回路。
1. A shift register in which n stages corresponding to the number of horizontal pixel electrodes are connected in cascade to transfer an input image signal, and the image signal transferred from each of the shift registers is held. A selector driving unit having n latch circuits for outputting a holding signal, and (B) inputting m reference voltages corresponding to the number of gradations, and from among the m reference voltages, the holding signal corresponds to the gradation signal by the holding signal. N selectors for selecting a reference voltage to be output and outputting a selected reference voltage, respectively. (C) Commonly input a ramp voltage rising in proportion to time, and corresponding n samplings by n sampling switches (D) input each hold voltage of the sampling circuit and input a corresponding liquid crystal drive voltage (E) n comparators for inputting and comparing the liquid crystal drive voltage and the corresponding selection reference voltage, and driving the corresponding sampling switch when they match. A liquid crystal driving circuit characterized by the above.
JP1116304A 1989-05-09 1989-05-09 LCD drive circuit Expired - Fee Related JP2600372B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1116304A JP2600372B2 (en) 1989-05-09 1989-05-09 LCD drive circuit
US07/888,811 US5266936A (en) 1989-05-09 1992-05-04 Driving circuit for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1116304A JP2600372B2 (en) 1989-05-09 1989-05-09 LCD drive circuit

Publications (2)

Publication Number Publication Date
JPH02293894A JPH02293894A (en) 1990-12-05
JP2600372B2 true JP2600372B2 (en) 1997-04-16

Family

ID=14683701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1116304A Expired - Fee Related JP2600372B2 (en) 1989-05-09 1989-05-09 LCD drive circuit

Country Status (1)

Country Link
JP (1) JP2600372B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608970B2 (en) 1999-03-16 2005-01-12 富士通株式会社 Logic circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116833A (en) * 1978-03-02 1979-09-11 Seiko Epson Corp Liquid crystal driver circuit
JPS6337394A (en) * 1986-08-01 1988-02-18 株式会社日立製作所 Matrix display device

Also Published As

Publication number Publication date
JPH02293894A (en) 1990-12-05

Similar Documents

Publication Publication Date Title
US5266936A (en) Driving circuit for liquid crystal display
US6064713A (en) Shift register using "MIS" transistors of like polarity
EP0821490B1 (en) Potential generating device
US5252957A (en) Sample-and-hold circuit and liquid crystal display apparatus
US6243066B1 (en) Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits
US6535192B1 (en) Data driving circuit for liquid crystal display
KR101096693B1 (en) Shift Register and Liquid Crystal Display Device using the same
JP2646523B2 (en) Image display device
KR101169052B1 (en) Analog Sampling Apparatus For Liquid Crystal Display
CN110599941A (en) Display panel, driving method and display device
JPH06175616A (en) Liquid crystal driving circuit
KR100860243B1 (en) Liquid crystal display device
US6169508B1 (en) Digital to analogue converter and method of operating the same
JP2006127751A (en) Improvement in shift register using mis transistors having same polarity
KR100296203B1 (en) Active matrix type image display apparatus and driving method thereof
JPH10260661A (en) Driving circuit for display device
KR100328537B1 (en) Voltage level converters
JP2714161B2 (en) Liquid crystal display device
JP2719224B2 (en) Display device drive circuit
JP3661324B2 (en) Image display device, image display method, display drive device, and electronic apparatus using the same
US6049320A (en) Data driver for use in liquid crystal display
JP2600372B2 (en) LCD drive circuit
JP2899681B2 (en) Demultiplexer and three-state gate used therein
US6429844B1 (en) Data driving circuit for liquid crystal panel
WO2017117855A1 (en) Gate driver on array circuit and liquid crystal display using same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees