JP2595702B2 - I / O control method - Google Patents
I / O control methodInfo
- Publication number
- JP2595702B2 JP2595702B2 JP63319191A JP31919188A JP2595702B2 JP 2595702 B2 JP2595702 B2 JP 2595702B2 JP 63319191 A JP63319191 A JP 63319191A JP 31919188 A JP31919188 A JP 31919188A JP 2595702 B2 JP2595702 B2 JP 2595702B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- command
- control device
- system reset
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明はデータ処理装置の入出力制御方式に関し、 システムリセットの発生により実行中のコマンドを強
制終了させた入出力制御装置において、コマンド再入力
時に強制終了時の実行状態からのコマンド実行を可能と
することを目的とし、 中央処理装置、主記憶装置及びチャネル制御装置より
構成される主制御部と、該チャネル制御装置と入出力バ
ス7を介して入出力装置のインタフェース制御を実行す
る入出力制御装置よりなるデータ処理システムにおい
て、 前記チャネル制御装置と入出力制御装置の間に前記主
制御部よりのシステムリセット信号を伝送するシステム
リセット信号バス、入出力制御装置内に該システムリセ
ット信号の入力を表示するシステムリセット入力表示部
を設け、かつ前記入出力制御装置内に、前記システムリ
セット入力表示部によりシステムリセット信号の入力を
認識して該入出力制御装置がコマンド実行中であるか否
かを識別する手段と、該入出力制御装置がコマンド実行
中である場合にシステムリセット直前まで実行していた
コマンドの実行状態を該入出力制御装置内に記憶したの
ち前記コマンドの実行を強制終了させ該入出力制御装置
を初期設定する手段と、前記システムリセット信号が除
かれた後に前記強制終了させたコマンドが再入力された
場合に前記強制終了時点のコマンド実行状態より該コマ
ンドの実行を開始可能とする手段を備えるように構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to an input / output control method for a data processing device, and in an input / output control device in which a command being executed is forcibly terminated by the occurrence of a system reset, the command is forcibly terminated when a command is re-input. A main control unit including a central processing unit, a main storage device, and a channel control device, and an input / output device via the input / output bus 7 for the purpose of enabling command execution from the execution state at the time. In a data processing system comprising an input / output control device for performing interface control of an output device, a system reset signal bus for transmitting a system reset signal from the main control unit between the channel control device and the input / output control device; A system reset input display unit for displaying an input of the system reset signal in a control device; Means for recognizing an input of a system reset signal by the system reset input display unit to identify whether or not the input / output control device is executing a command in the control device; Means for storing, in the input / output control device, the execution state of the command executed immediately before the system reset, forcibly terminating the execution of the command, and initializing the input / output control device; When the command that has been forcibly terminated is re-entered after the signal is removed, means for enabling execution of the command to be started from the command execution state at the time of the forcible termination is provided.
本発明は、データ処理装置の入出力制御方式に関す
る。The present invention relates to an input / output control method for a data processing device.
近年、データ処理装置における入出力装置の処理能力
及び記憶容量は著しく増大しており、例えばハードディ
スク装置など、その記憶容量は極めて大きなものとなっ
ている。これに伴ってデータ処理装置の中央処理装置、
主記憶装置、チャネル制御装置などからなる主制御部か
ら入出力制御装置を介して入出力装置にコマンドを送っ
た場合、入出力制御装置における実行時間が極めて大き
くなるものも少なくない。特に入出力制御装置がハード
ディスク装置に対して全面読出し/書込み試験を実行す
る場合などは、長時間の試験となることが多い。ところ
が、このような長時間の動作中には主制御部よりコマン
ドの実行とは非同期にシステムリセット信号が入出力制
御装置に入力される可能性も少なくない。2. Description of the Related Art In recent years, the processing capacity and storage capacity of an input / output device in a data processing apparatus have been remarkably increased, and the storage capacity of a hard disk drive or the like has become extremely large. Along with this, the central processing unit of the data processing device,
When a command is sent from a main control unit including a main storage device and a channel control device to an input / output device via the input / output control device, the execution time of the input / output control device often becomes extremely long. In particular, when the input / output control device performs a full-scale read / write test on the hard disk device, the test often takes a long time. However, during such a long operation, there is a high possibility that a system reset signal is input from the main control unit to the input / output control device asynchronously with execution of the command.
システムリセット信号が入力されると実行中のコマン
ドは強制終了され、入出力制御装置は初期設定されるた
め、システムリセット状態が解除され、再度コマンドを
実行させるときには、主制御部は入出力制御装置を起動
し、改めて始めからコマンドを実行させる必要がある。
このため、システムリセットが行なわれた場合に、コマ
ンドを実行中の入出力制御装置の実行状態を記憶し、コ
マンドを再開するときにシステムリセットによる強制終
了時点の実行状態からコマンドの実行を再開できるよう
な入出力制御方式が必要となってきている。When the system reset signal is input, the command being executed is forcibly terminated, and the input / output control device is initialized, so that the system reset state is released, and when the command is executed again, the main control unit returns to the input / output control device. It is necessary to start and execute the command from the beginning again.
Therefore, when the system reset is performed, the execution state of the input / output control device that is executing the command is stored, and when the command is restarted, the command execution can be resumed from the execution state at the time of the forced termination due to the system reset. Such an input / output control method is required.
第3図は従来のデータ処理装置における入出力制御方
式の一実施例の構成図である。FIG. 3 is a configuration diagram of an embodiment of an input / output control method in a conventional data processing device.
図において、11はデータ処理装置の主制御部、12は中
央処理装置、13は主記憶装置、14はチャネル制御装置、
15は入出力制御装置、15a〜15fは入出力制御装置15内の
構成部分で、15aはマイクロプロセッサ(MPU)、15bは
制御レジスタ、15cは入出力バスインタフェース制御
部、15dは読出し専用メモリ(ROM)、15eはランダムア
クセス・メモリ(RAM)、15fはハードディスク制御装
置、16aはハードディスク装置、17は入出力バス、であ
る。In the figure, 11 is the main control unit of the data processing device, 12 is the central processing unit, 13 is the main storage device, 14 is the channel control device,
15 is an input / output control device, 15a to 15f are components in the input / output control device 15, 15a is a microprocessor (MPU), 15b is a control register, 15c is an input / output bus interface control unit, and 15d is a read-only memory ( ROM), 15e is a random access memory (RAM), 15f is a hard disk control device, 16a is a hard disk device, and 17 is an input / output bus.
第3図において、例えばハードディスクの全面読出し
/書込み試験を実行する場合、主制御部11より入出力バ
ス17を通し入出力制御装置15に対してコマンドを送る。
該コマンドは入出力制御装置15内の入出力バスインタフ
ェース制御部15cを介して入出力制御装置15内において
主制御部11との間のソフトウェアインタフェースの役割
を持つ制御レジスタ15bに受入られ、マイクロプロセッ
サ15aに伝えられる。マイクロプロセッサ15aは読出し専
用メモリ15dに記憶されている入出力制御プログラムな
どを用いて内部制御を行い、前記コマンド、この場合は
ハードディスク16aの全面読出し/書込み試験を実行す
る。In FIG. 3, for example, when performing an entire-surface read / write test of the hard disk, a command is sent from the main control unit 11 to the input / output control device 15 through the input / output bus 17.
The command is received by a control register 15b having a role of a software interface with the main control unit 11 in the input / output control device 15 via the input / output bus interface control unit 15c in the input / output control device 15, and 15a. The microprocessor 15a performs internal control using an input / output control program or the like stored in the read-only memory 15d, and executes the above-mentioned command, in this case, the entire read / write test of the hard disk 16a.
今、上記の如くコマンドを実行中に、主制御部11より
入出力バス17を通してシステムリセット信号が入力され
ると、該信号は入出力バスインタフェース制御部15cな
どを介してマイクロプロセッサ15aに伝えられ、マイク
ロプロセッサ15aは上記のコマンドの実行を強制終了さ
せ、読出専用メモリ15d内に記憶されている初期設定プ
ログラムを実行する。このため、制御レジスタ15b内及
びランダムアクセス・メモリ15e内に記憶されている実
行中の情報等は全部クリアされ、入出力制御装置15は初
期設定状態となる。Now, when a system reset signal is input from the main control unit 11 through the input / output bus 17 during execution of the command as described above, the signal is transmitted to the microprocessor 15a via the input / output bus interface control unit 15c and the like. Then, the microprocessor 15a forcibly terminates the execution of the above command, and executes the initialization program stored in the read-only memory 15d. For this reason, all the running information and the like stored in the control register 15b and the random access memory 15e are cleared, and the input / output control device 15 is set to the initial setting state.
前記システムリセットは、通常主制御部11の管理下で
実行されるが、システム障害の発生時等においてはシス
テムを再構成するために、実行処理とは非同期でハード
的に入出力制御装置15等のシステム構成装置類を強制的
に初期設定する。このため、入出力制御装置15がシステ
ムリセットに入る直前にどこまで入出力制御装置15がコ
マンドを実行したかは入出力制御装置15内にも主制御部
11内にも記憶されていない状態となる。The system reset is usually performed under the control of the main control unit 11.However, in the event of a system failure or the like, in order to reconfigure the system, the input / output control device 15 or the like is asynchronously executed with the execution process and hardware. Forcibly initialize the system components of. Therefore, the extent to which the input / output control device 15 has executed a command immediately before the input / output control device 15 enters a system reset is also determined by the main control unit in the input / output control device 15.
The state is not stored even in 11.
システムリセットの状態が解除されると、主制御部11
は先に実行していたコマンドを改めて入出力制御装置15
に送る。しかしながら、前記の如く先のコマンドがどこ
まで実行されていたかの記録はどこにも残されていない
ため、再度投入されるコマンドは全く新規のコマンドと
して投入され、入出力制御装置15は該コマンドを始めか
ら実行することとなる。従って、システムリセット前に
長時間にわたってハードディスクの読出し/書込み試験
が実行されていたとしても再度始めから試験することと
なり、コマンドの実行時間が徒に増大する結果となって
いる。When the system reset state is released, the main controller 11
Replaces the previously executed command with the I / O controller 15
Send to However, as described above, since the record of how far the previous command has been executed is not stored anywhere, the command to be input again is input as a completely new command, and the input / output control device 15 executes the command from the beginning. Will be done. Therefore, even if the read / write test of the hard disk is performed for a long time before the system reset, the test is performed again from the beginning, and the execution time of the command is unnecessarily increased.
以上の如く、従来の入出力制御方式においてはコマン
ド実行中にシステムリセットが入力されると、実行中の
コマンドは強制終了され、入出力制御装置が初期設定さ
れるため、システムリセット状態が解消した後,前記コ
マンドを始めから実行しなければならないと言う問題が
あった。As described above, in the conventional input / output control method, when a system reset is input during command execution, the command being executed is forcibly terminated and the input / output control device is initialized, so that the system reset state is resolved. Later, there was a problem that the command had to be executed from the beginning.
本発明は、システムリセットの発生により実行中のコ
マンドを強制終了させた入出力制御装置において、コマ
ンド再入力時に強制終了時の実行状態からのコマンド実
行を可能とすることを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to enable a command to be executed from the execution state at the time of forced termination when re-inputting a command in an input / output control device in which a command being executed is forcibly terminated by the occurrence of a system reset.
第1図は本発明の原理説明図である。 FIG. 1 is a diagram illustrating the principle of the present invention.
図において、1はデータ処理装置の主制御部で、中央
処理装置(CPU)2、主記憶装置(MM)3及びチャネル
制御装置(CHC)4からなる。5は前記チャネル制御装
置4と入出力装置6の間のインタフェース制御を実行す
る入出力制御装置、5aは図示省略された機器類を含め入
出力制御装置15の内部制御を行なうマイクロプロセッサ
(MPU)、15bは入出力制御装置5において前記主制御部
1と入出力制御装置5の間で処理情報授受の役割を持つ
制御レジスタ、6は入出力装置、7はチャネル制御装置
4と入出力制御装置5間の情報転送を行なう入出力バ
ス、8は主制御部1よりのシステムリセット信号を受信
して記憶するシステムリセット入力表示部、9は前記入
出力バス7の一部として設けられシステムリセット信号
を伝送するシステムリセット信号バスである。In the figure, reference numeral 1 denotes a main control unit of the data processing device, which comprises a central processing unit (CPU) 2, a main storage device (MM) 3, and a channel control device (CHC) 4. Reference numeral 5 denotes an input / output control device for executing interface control between the channel control device 4 and the input / output device 6, and reference numeral 5a denotes a microprocessor (MPU) for performing internal control of the input / output control device 15 including equipment not shown. , 15b are control registers having a role of transferring processing information between the main controller 1 and the input / output control device 5 in the input / output control device 5, 6 are input / output devices, 7 is a channel control device 4 and an input / output control device. An input / output bus for transferring information between the input and output terminals, a system reset input display unit for receiving and storing a system reset signal from the main control unit, and a system reset signal provided as a part of the input / output bus Is a system reset signal bus for transmitting the data.
本発明は、上記の構成とともに以下の如き手段を有し
ている。即ち、入出力制御装置5がコマンド実行中に、
主制御部1においてシステムリセット状態が発生した時
は、主制御部1よりシステムリセット信号バス9を通し
て入出力制御装置5にシステムリセット信号が送られ、
システムリセット入力表示部8においてこれを記憶す
る。システムリセット信号は同時にマイクロプロセッサ
5aにも伝えるため、マイクロプロセッサ5aは初期設定の
処理に入るが、その際に前記システムリセット入力表示
部8にシステムリセット信号の表示の有無を確認する。
該システムリセット信号が表示されていることを認識し
た時は、電源投入時の如き無条件の初期設定と区別し、
コマンド実行中か否かの識別に入る。もしコマンド実行
中であればコマンドの実行状態を制御レジスタ5bに保存
し、しかるのちにコマンドを強制終了させて入出力制御
装置5を初期設定する。The present invention has the following means in addition to the above configuration. That is, while the input / output control device 5 is executing the command,
When a system reset state occurs in the main control unit 1, a system reset signal is sent from the main control unit 1 to the input / output control device 5 through the system reset signal bus 9,
This is stored in the system reset input display section 8. The system reset signal is sent to the microprocessor
The microprocessor 5a enters an initial setting process in order to transmit the information to 5a. At this time, the microprocessor 5a checks whether or not a system reset signal is displayed on the system reset input display unit 8.
When recognizing that the system reset signal is displayed, it is distinguished from an unconditional initial setting such as when the power is turned on,
It begins to identify whether a command is being executed or not. If the command is being executed, the execution state of the command is stored in the control register 5b, and then the command is forcibly terminated and the input / output control device 5 is initialized.
システムリセットの状態が解除され、先に実行してい
たコマンドが主制御部1より再入力されたときには、マ
イクロプロセッサ5a及び制御レジスタ5bにより前回のコ
マンドの実行状態を調べ、システムリセットによる強制
終了以前に実行済みの部分を除いてコマンドを実行させ
る。When the state of the system reset is released and the previously executed command is re-input from the main control unit 1, the microprocessor 5a and the control register 5b check the execution state of the previous command, and before the forced termination by the system reset. To execute the command except for the part that has already been executed.
第1図において、入出力装置を動作させる場合、主制
御部1より入出力バス7を通し入出力制御装置5に対し
てコマンドを送る。該コマンドは入出力制御装置5内の
制御レジスタ5bを介してマイクロプロセッサ5aに伝えら
れ、該マイクロプロセッサ5aが図示省略された入出力制
御装置5内の関連回路等を含めて内部制御を行い該コマ
ンドを実行する。In FIG. 1, when operating the input / output device, a command is sent from the main control unit 1 to the input / output control device 5 through the input / output bus 7. The command is transmitted to the microprocessor 5a via the control register 5b in the input / output control device 5, and the microprocessor 5a performs internal control including related circuits in the input / output control device 5 not shown in the drawing. Execute a command.
上記コマンド実行中に、主制御部1においてシステム
リセットの状態が発生すると、主制御部1はシステムリ
セット信号バス9を通じて入出力制御装置5に対してシ
ステムリセット信号を送る。入出力制御装置5は該信号
をシステムリセット入力表示部8に記憶すると同時に、
該システムリセット信号をマイクロプロセッサ5a及び制
御レジスタ5bにも伝える。マイクロプロセッサ5aはこれ
により初期設定動作に入るが、先ず前記システムリセッ
ト入力表示部8にアクセスし、システムリセット入力の
表示の有無を調べる。システムリセット入力の表示があ
れば、図示省略したメモリ内のコマンドの実行状態を確
認し、制御レジスタ5b内に保存する。以上の終了によ
り、マイクロプロセッサ5aは実行中のコマンドの実行を
強制終了させ、入出力制御装置5を初期設定する。When a system reset state occurs in the main control unit 1 during execution of the command, the main control unit 1 sends a system reset signal to the input / output control device 5 through the system reset signal bus 9. The input / output control device 5 stores the signal in the system reset input display unit 8, and
The system reset signal is also transmitted to the microprocessor 5a and the control register 5b. The microprocessor 5a enters the initial setting operation by this. First, the microprocessor 5a accesses the system reset input display section 8 to check whether the system reset input is displayed. If there is a display of the system reset input, the execution state of the command in the memory not shown is confirmed and stored in the control register 5b. With the above termination, the microprocessor 5a forcibly terminates the execution of the command being executed, and initializes the input / output control device 5.
システムリセットの状態が解除された後、先に実行中
断したコマンドを再度実行させる場合、主制御部1はコ
マンドを改めて入出力制御装置5に送る。制御レジスタ
5bはこのコマンドを受信すると保存してある前回のコマ
ンドの実行状態を調べて主制御部1に送り、該主制御部
1から再開個所の指示を得、入出力制御装置5はこれに
より、システムリセット以前に実行済みの部分を除いて
コマンドの実行を再開することができる。After the system reset state is released, the main control unit 1 sends the command to the input / output control device 5 again to execute the previously interrupted command again. Control register
5b, upon receiving this command, checks the execution state of the previous command stored and sends it to the main control unit 1, and obtains an instruction of a restart point from the main control unit 1, and the input / output control unit 5 Command execution can be resumed except for the part that has been executed before the reset.
第2図は本発明の一実施例の構成図であり、入出力装
置としてハードディスク装置を使用している例を示して
いる。FIG. 2 is a configuration diagram of one embodiment of the present invention, and shows an example in which a hard disk device is used as an input / output device.
図において、第1図と同じものは同一の記号を用い、
1はデータ処理装置の主制御部、2は中央処理装置、3
は主記憶装置、4はチャネル制御装置、5は入出力制御
装置、5a〜5fは入出力制御装置5内の構成部分で、5aは
マイクロプロセッサ、5bは制御レジスタ、5cは入出力バ
スインタフェース制御部、5dは読出し専用メモリ(RO
M)、5eはランダムアクセス・メモリ(RAM)、5fはハー
ドディスク制御装置(HDC)である。また、6aはハード
ディスク装置(HDD)、7は入出力バスである。8はシ
ステムリセット入力表示部でフリップ・フロップ回路に
より構成される。また、9はシステムリセット信号バス
である。In the drawing, the same components as those in FIG. 1 use the same symbols,
1 is a main control unit of the data processing device, 2 is a central processing unit, 3
Is a main storage device, 4 is a channel control device, 5 is an input / output control device, 5a to 5f are components in the input / output control device 5, 5a is a microprocessor, 5b is a control register, and 5c is an input / output bus interface control. Section, 5d is a read-only memory (RO
M) and 5e are random access memories (RAM) and 5f is a hard disk controller (HDC). 6a is a hard disk drive (HDD), and 7 is an input / output bus. Reference numeral 8 denotes a system reset input display section which is constituted by a flip-flop circuit. Reference numeral 9 denotes a system reset signal bus.
第2図において、入出力装置を動作させる場合、主制
御部1は入出力バス7を通し入出力制御装置5に対して
コマンドを送る。該コマンドは入出力制御装置5内の入
出力バスインタフェース制御部5c及び制御レジスタ5bを
介してマイクロプロセッサ5aに伝えられ、該マイクロプ
ロセッサ5aは入出力制御装置5内部において、処理プロ
グラムを記憶している読出し専用メモリ5a、ランダムア
クセス・メモリ5e、制御レジスタ5b、ハードディスク制
御装置5f等を制御して前記コマンドを実行する。In FIG. 2, when operating the input / output device, the main control unit 1 sends a command to the input / output control device 5 through the input / output bus 7. The command is transmitted to the microprocessor 5a via the input / output bus interface control unit 5c and the control register 5b in the input / output control device 5, and the microprocessor 5a stores a processing program inside the input / output control device 5. The read only memory 5a, the random access memory 5e, the control register 5b, the hard disk controller 5f, and the like are controlled to execute the command.
上記コマンド実行中に、主制御部1において該コマン
ドの実行とは非同期にシステムリセットの状態が発生す
ると、主制御部1はシステムリセット信号バス9を通じ
て入出力制御装置5に対してシステムリセット信号を送
る。入出力制御装置5においては該システムリセット信
号によりシステムリセット入力表示部8のフリップ・フ
ロップ回路がセットされ、また、マイクロプロセッサ5a
及び制御レジスタ5bにも該システムリセット信号が伝え
られる。マイクロプロセッサ5aは該信号を図示省略され
ているリセット端子に受け、初期設定動作に入る。初期
設定動作の中で該マイクロプロセッサ5aは先ず入出力制
御装置5内のバスを通し、前記システムリセット入力表
示部8にアクセスし、システムリセット入力の表示の有
無を調べる。システムリセット入力の表示があれば、マ
イクロプロセッサ5aはランダムアクセス・メモリ5e内の
コマンドの実行状態を調べ、その内容を制御レジスタ5b
に送り、該実行状態を保存させる。以上の終了により、
マイクロプロセッサ5aは制御レジスタ5b及びランダムア
クセス・メモリ5e等に記憶されている実行中のコマンド
に関する情報をクリアし、該コマンドの実行を強制終了
させ、入出力制御装置5を初期設定状態とする。If a system reset state occurs in the main control unit 1 asynchronously with the execution of the command during the execution of the command, the main control unit 1 sends a system reset signal to the input / output control device 5 through the system reset signal bus 9. send. In the input / output control unit 5, the flip-flop circuit of the system reset input display unit 8 is set by the system reset signal, and the microprocessor 5a
The system reset signal is also transmitted to the control register 5b. The microprocessor 5a receives the signal at a reset terminal (not shown) and starts an initial setting operation. In the initial setting operation, the microprocessor 5a first accesses the system reset input display section 8 through the bus in the input / output control device 5 and checks whether or not the system reset input is displayed. If there is an indication of the system reset input, the microprocessor 5a checks the execution state of the command in the random access memory 5e, and checks the content thereof in the control register 5b.
To save the execution state. By the end above,
The microprocessor 5a clears information on the command being executed, which is stored in the control register 5b and the random access memory 5e, forcibly terminates the execution of the command, and sets the input / output control device 5 to the initial setting state.
システムリセットの状態が解除されると、主制御部1
はシステムリセット信号バスに送出していたシステムリ
セット信号を停止するので、システムリセット入力表示
部のフリップ・フロップはマイクロプロセッサ5により
リセットされる。この後に、先に実行していたコマンド
を再度実行する場合、主制御部1は制御レジスタ5bに保
存されている該コマンド実行状態の内容を直接入出力バ
スインタフェース制御部5c及び入出力バス7を介して読
み出し、その実行状態を調べてコマンドの再開個所を判
断し、入出力制御装置5に指示する。入出力制御装置5
はこれにより、システムリセット以前に実行済みの部分
以降についてコマンドの実行を再開する。なお、主制御
部1がコマンドの実行を最初から行なうことを判断した
場合は最初から改めて実行する。When the system reset state is released, the main control unit 1
Stops the system reset signal sent to the system reset signal bus, so that the flip-flop of the system reset input display section is reset by the microprocessor 5. Thereafter, when the previously executed command is executed again, the main control unit 1 transmits the contents of the command execution state stored in the control register 5b directly to the input / output bus interface control unit 5c and the input / output bus 7. The command is read through the CPU, the execution state of the command is checked, and the restart position of the command is determined. I / O controller 5
As a result, the execution of the command is resumed from the part already executed before the system reset. If the main control unit 1 determines that the command is to be executed from the beginning, the command is executed again from the beginning.
以上により、入出力制御装置5はコマンド実行中にシ
ステムリセット信号を受信してコマンドの実行を中止し
ても、システムリセット状態解消後、再度コマンドを受
信したときは、始めから実行し直す必要がなく、コマン
ド実行時間が短縮される。As described above, even if the input / output control device 5 receives the system reset signal during the execution of the command and suspends the execution of the command, when the command is received again after the system reset state is resolved, it is necessary to execute the command again from the beginning. And the command execution time is reduced.
以上説明したように、本発明によれば、入出力制御装
置が実行時間の長いコマンドの実行中に主制御部より非
同期にシステムリセット信号を受信した場合に、システ
ムリセット解除後のコマンド再入力時に前回のコマンド
の実行状態が入出力制御装置内に設定されているため、
コマンドを始めから実行する必要がなくなり、コマンド
実行時間が短縮され、システムのスループットが向上す
る。As described above, according to the present invention, when the input / output control device receives a system reset signal asynchronously from the main control unit during execution of a command having a long execution time, the input / output control device performs Because the execution status of the previous command is set in the I / O controller,
This eliminates the need to execute the command from the beginning, shortens the command execution time, and improves the system throughput.
第1図は本発明の原理説明図、第2図は本発明の一実施
例の構成図、第3図は従来の一実施例構成図を示す。 図において、 1,11……主制御部 2,12……中央処理装置 3,13……主記憶装置 4,14……チャネル制御装置 5,15……入出力制御装置 5a,15a……マイクロプロセッサ 5b,15b……制御レジスタ 5c,15c……入出力バス装置インタフェース制御部 5d,15d……読出し専用メモリ 5e,15e……ランダムアクセス・メモリ 5f,15f……ハードディスク制御装置 6……入出力装置 6a,16a……ハードディスク装置 7,17……入出力バス 8……システムリセット入力表示部 9……システムリセット信号バス である。FIG. 1 is a view for explaining the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a block diagram of a conventional embodiment. In the figure, 1,11 ... Main control unit 2,12 ... Central processing unit 3,13 ... Main storage unit 4,14 ... Channel control unit 5,15 ... I / O control unit 5a, 15a ... Micro Processor 5b, 15b Control register 5c, 15c Input / output bus device interface control unit 5d, 15d Read-only memory 5e, 15e Random access memory 5f, 15f Hard disk controller 6 Input / output Devices 6a, 16a Hard disk drive 7, 17 Input / output bus 8 System reset input display unit 9 System reset signal bus
Claims (1)
びチャネル制御装置(4)より構成される主制御部
(1)と、該チャネル制御装置(4)と入出力バス7を
介して入出力装置(6)のインタフェース制御を実行す
る入出力制御装置(5)よりなるデータ処理システムに
おいて、 前記チャネル制御装置(4)と入出力制御装置(5)の
間に前記主制御部(1)よりのシステムリセット信号を
伝送するシステムリセット信号バス(9)、入出力制御
装置(5)内に該システムリセット信号の入力を表示す
るシステムリセット入力表示部(8)を設け、かつ前記
入出力制御装置(5)内に、前記システムリセット入力
表示部(8)によりシステムリセット信号の入力を認識
して該入出力制御装置(5)がコマンド実行中であるか
否かを識別する手段と、該入出力制御装置(5)がコマ
ンド実行中である場合にシステムリセット直前まで実行
していたコマンドの実行状態を該入出力制御装置(5)
内に記憶したのち前記コマンドの実行を強制終了させ該
入出力制御装置(5)を初期設定する手段と、前記シス
テムリセット信号が除かれた後に前記強制終了させたコ
マンドが再入力された場合に前記強制終了時点のコマン
ド実行状態より該コマンドの実行を開始可能とする手段
を備えたことを特徴とする入出力制御方式。A main control unit (1) comprising a central processing unit (2), a main storage device (3) and a channel control device (4), and the channel control device (4) and an input / output bus 7 A data processing system comprising an input / output control device (5) for executing interface control of the input / output device (6) through the main control unit between the channel control device (4) and the input / output control device (5) A system reset signal bus (9) for transmitting the system reset signal from (1), a system reset input display section (8) for displaying the input of the system reset signal in the input / output control device (5), and In the entry output control device (5), the system reset input display unit (8) recognizes the input of the system reset signal and identifies whether the input / output control device (5) is executing a command. Means for executing the command executed immediately before the system reset when the input / output control device (5) is executing the command.
Means for forcibly terminating the execution of the command after being stored therein, and for initializing the input / output control device (5); and means for re-inputting the forcibly terminated command after the system reset signal is removed. An input / output control method comprising means for enabling execution of the command from the command execution state at the time of the forced termination.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63319191A JP2595702B2 (en) | 1988-12-16 | 1988-12-16 | I / O control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63319191A JP2595702B2 (en) | 1988-12-16 | 1988-12-16 | I / O control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02163855A JPH02163855A (en) | 1990-06-25 |
JP2595702B2 true JP2595702B2 (en) | 1997-04-02 |
Family
ID=18107428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63319191A Expired - Lifetime JP2595702B2 (en) | 1988-12-16 | 1988-12-16 | I / O control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2595702B2 (en) |
-
1988
- 1988-12-16 JP JP63319191A patent/JP2595702B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02163855A (en) | 1990-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9004349B2 (en) | IC card and IC card system having suspend/resume functions | |
US5784595A (en) | DMA emulation for non-DMA capable interface cards | |
EP0437550B1 (en) | Information processing system emulation apparatus and method | |
US20060190637A1 (en) | Control apparatus, information processing apparatus, and data transferring method | |
JPH0212363A (en) | Initialization method and apparatus for computer system | |
US20060206652A1 (en) | Machine state storage apparatus and method | |
US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
JP2595702B2 (en) | I / O control method | |
TWI295011B (en) | ||
CN100361106C (en) | Interrupt recovering method and apparatus under continuous access environment | |
JPH10326205A (en) | System call issuing method | |
JP2002082808A (en) | Method for controlling program | |
JPH10283172A (en) | Flash rom data rewrite system | |
EP0661632A1 (en) | Booting of operating systems in computers | |
JP2517370B2 (en) | Control method of intelligent measurement card | |
JPH0410654B2 (en) | ||
JPS6386090A (en) | Portable memory medium reader/writer | |
JPH03244045A (en) | Microcomputer circuit | |
JP2501393B2 (en) | Direct memory access device | |
JP2603856B2 (en) | Interface restoration method | |
JPS60229141A (en) | Preserving system of register data | |
JPH0426913Y2 (en) | ||
JPH0816405A (en) | System initializing device | |
JPH11161521A (en) | Computer with function for saving execution progress in off-line mode and storage medium | |
JPH01292451A (en) | Information processor |