JP2594702B2 - Silicon oxide film and semiconductor device having the same - Google Patents

Silicon oxide film and semiconductor device having the same

Info

Publication number
JP2594702B2
JP2594702B2 JP50670090A JP50670090A JP2594702B2 JP 2594702 B2 JP2594702 B2 JP 2594702B2 JP 50670090 A JP50670090 A JP 50670090A JP 50670090 A JP50670090 A JP 50670090A JP 2594702 B2 JP2594702 B2 JP 2594702B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon
region
oxygen
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50670090A
Other languages
Japanese (ja)
Inventor
忠弘 大見
瑞穂 森田
Original Assignee
忠弘 大見
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26452820&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2594702(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 忠弘 大見 filed Critical 忠弘 大見
Priority to JP50670090A priority Critical patent/JP2594702B2/en
Application granted granted Critical
Publication of JP2594702B2 publication Critical patent/JP2594702B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 技術分野 本発明はシリコン酸化膜及びそれを備えた半導体装置
に係り、より詳細には、酸素との結合エネルギーが大き
なシリコン酸化膜及びそれを備えた半導体装置に関す
る。
Description: TECHNICAL FIELD The present invention relates to a silicon oxide film and a semiconductor device having the same, and more particularly, to a silicon oxide film having a large binding energy with oxygen and a semiconductor device having the same.

背景技術 従来、半導体装置としては、その絶縁膜を熱酸化法に
より形成したものが知られている。この方法は、乾燥し
た酸素等、微量の塩化水素を混合した乾燥した酸素等あ
るいは水分を含む酸素等をシリコン基板に高温(例えば
600℃以上の温度)で接触させることにより酸化膜を形
成する方法である。しかし、この方法は、酸化膜を形成
するための温度が高く、低温プロセスが実現できないと
いう欠点があった。
BACKGROUND ART Conventionally, as a semiconductor device, a device in which an insulating film is formed by a thermal oxidation method is known. In this method, a dry oxygen or the like mixed with a trace amount of hydrogen chloride, a dry oxygen or a water-containing oxygen, or the like is applied to a silicon substrate at a high temperature (for example,
This is a method of forming an oxide film by contacting at a temperature of 600 ° C. or higher. However, this method has a drawback that the temperature for forming an oxide film is high and a low-temperature process cannot be realized.

以下にMOSLSIの酸化膜の形成を例にとって、低温プロ
セスの重要性を述べる。
The importance of the low-temperature process will be described below by taking the formation of an oxide film of a MOS LSI as an example.

LSI技術の進歩発展はきわめて急速であり、1Mbit以上
のDRAMがすでに実用化されている。こうした高性能電子
デバイス、すなわち微細で超高集積度のデバイスを製造
するためには、当然のことながら不確定要素に影響され
ることの少ない、より制御性のよい高性能な製造プロセ
スが必要となる。高性能な製造プロセスとして、低温プ
ロセスが挙げられる。
The progress of LSI technology is extremely rapid, and DRAMs of 1 Mbit or more are already in practical use. In order to manufacture such high-performance electronic devices, that is, fine and ultra-high-density devices, it is naturally necessary to have a more controllable and higher-performance manufacturing process that is less affected by uncertain factors. Become. As a high-performance manufacturing process, there is a low-temperature process.

たとえば、酸化膜の形成温度の低温化は、反応系を構
成する材料から放出される不純物量を少なくして不純物
に起因する酸化膜中および酸化膜とシリコン界面のトラ
ップ密度を低減し、電気的に安定な半導体デバイスを実
現するために必要である。
For example, lowering the temperature at which an oxide film is formed reduces the amount of impurities released from the material constituting the reaction system, reduces the trap density in the oxide film due to the impurities and at the interface between the oxide film and the silicon, and increases the electrical conductivity. It is necessary to realize a highly stable semiconductor device.

また、プロセスの低温化は、シリコン基板のそり、半
導体デバイス構成の材料中のひずみおよび欠陥密度を低
減するためにも有効である。
Also, lowering the temperature of the process is effective for reducing the warpage of the silicon substrate, the strain and the defect density in the material of the semiconductor device configuration.

さらに、酸化膜の形成温度が600℃程度以下であれ
ば、融点の低い金属あるいは合金(たとえばアルミニウ
ム金属)を形成した後に、酸化膜を形成することも可能
となり、種々の機能を有する半導体デバイスを実現でき
る。特に500℃以下であれば、アルミニウム薄膜にヒロ
ックが形成されないため特に有効である。
Furthermore, if the formation temperature of the oxide film is about 600 ° C. or less, it is possible to form the oxide film after forming a metal or alloy (for example, aluminum metal) having a low melting point. realizable. In particular, when the temperature is 500 ° C. or lower, hillocks are not formed on the aluminum thin film, which is particularly effective.

以上述べたように、酸化膜の形成温度の低温化は、超
微細化LSIの実現に不可欠である。
As described above, lowering the formation temperature of the oxide film is indispensable for realizing an ultra-miniaturized LSI.

しかるに、従来の技術は、高温プロセスであるため超
微細化LSIひいては高性能半導体装置は実現されていな
かった。
However, since the conventional technology is a high-temperature process, an ultra-miniaturized LSI and thus a high-performance semiconductor device have not been realized.

本発明の目的は、絶縁特性に優れた酸化膜を提供し、
また高いコンダクタンスを有し、短チャネルである高速
性能の半導体装置を提供することにある。
An object of the present invention is to provide an oxide film having excellent insulating properties,
Another object of the present invention is to provide a high-speed semiconductor device having high conductance and a short channel.

発明の開示 上記目的は、X線光電子分光スペクトルにおいて、酸
素と結合するシリコンのSi2Pのピークの結合エネルギー
が、シリコンと結合するシリコンのSi2P3/2ピークの結
合エネルギーより4.1eV以上大きいシリコン酸化膜及び
それを備えた半導体装置によって達成される。
DISCLOSURE OF THE INVENTION The object of the present invention is to provide a silicon oxide having a bonding energy at the Si 2P peak of silicon bonded to oxygen which is 4.1 eV or more larger than the bonding energy of the Si 2P3 / 2 peak of silicon bonded to silicon in the X-ray photoelectron spectroscopy spectrum. This is achieved by a film and a semiconductor device including the film.

図面の簡単な説明 第1図は、超純水中でシリコン表面に形成される酸化
膜の厚さの時間変化を示すグラフである。第2図は本発
明の実施例の半導体装置の断面構造図である。第3図は
本発明の半導体装置の製造工程を示す断面図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a graph showing a temporal change in the thickness of an oxide film formed on a silicon surface in ultrapure water. FIG. 2 is a sectional structural view of a semiconductor device according to an embodiment of the present invention. FIG. 3 is a sectional view showing a manufacturing process of the semiconductor device of the present invention.

11は基板裏面の電極、12はp+基板、13はn+埋め込み領
域、14は高抵抗領域、15は高抵抗率n-領域、16は絶縁分
離領域、17,18はn+領域、19,20はp+領域、21,22,23,24
は金属シリサイド、25,26はシリコン酸化膜(ゲート絶
縁膜)、27,28はゲート電極、29,30,31は金属電極、32,
33,34は金属フッ化物(AlF3)、35はPSG膜、窒化膜であ
る。
11 substrate back surface of the electrode, the p + substrate 12, the n + buried region 13, the high-resistance regions 14, 15 high-resistivity n - region, 16 denotes an insulating isolation region, 17 and 18 n + region, 19 , 20 is the p + region, 21,22,23,24
Is a metal silicide, 25 and 26 are silicon oxide films (gate insulating films), 27 and 28 are gate electrodes, 29, 30, 31 are metal electrodes, 32,
33 and 34 are metal fluorides (AlF 3 ), and 35 is a PSG film and a nitride film.

発明を実施するための最良の形態 以下、本発明の実施例を図面に基づき説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings.

本発明に係る半導体装置の酸化膜の形成は、例えば次
の方法により行えばよい。
The oxide film of the semiconductor device according to the present invention may be formed, for example, by the following method.

すなわち、酸素および/または酸素を含む分子を含有
する不純物濃度1ppm以下の水溶液を、酸化膜を形成しよ
うとする基体の表面に接触させて該基体の表面に酸化膜
を形成する第1工程、 酸素、酸素を含む分子もしくは不活性ガスまたはこれ
らのうちの2種類以上の混合物の気相中において、前記
酸化膜を20〜600℃の温度で熱処理することにより前記
酸化膜中の基体表面を構成する原子と酸素の結合を強く
する第2工程、 とを少なくとも備えたことを特徴とする酸化膜の形成
方法によってである(同日提出の特許出願)。
That is, a first step in which an aqueous solution containing oxygen and / or a molecule containing oxygen and having an impurity concentration of 1 ppm or less is brought into contact with the surface of a substrate on which an oxide film is to be formed to form an oxide film on the surface of the substrate; Forming a substrate surface in the oxide film by heat-treating the oxide film at a temperature of 20 to 600 ° C. in a gas phase of an oxygen-containing molecule or an inert gas or a mixture of two or more thereof. A second step of strengthening the bond between atoms and oxygen, and a method of forming an oxide film, which is characterized by at least the following (a patent application filed on the same day).

まず、この方法について説明する。 First, this method will be described.

第1図は、9容積ppmの酸素が溶存している超純水中
にシリコン基板を浸漬した場合におけるシリコン表面に
形成される酸化膜の厚さの時間変化を示すグラフであ
る。酸化膜の厚さはESCA装置とエリプソメータを用いて
測定した。第1図中の横軸は23℃の超純水中にシリコン
基板を浸した時間を表し、縦軸はシリコン基板の表面に
形成された酸化膜の厚さを表す。第1図中の上部の数値
は超純水中の酸素の溶存量を表す。
FIG. 1 is a graph showing a temporal change in the thickness of an oxide film formed on a silicon surface when a silicon substrate is immersed in ultrapure water in which 9 ppm by volume of oxygen is dissolved. The thickness of the oxide film was measured using an ESCA device and an ellipsometer. The horizontal axis in FIG. 1 represents the time of immersing the silicon substrate in ultrapure water at 23 ° C., and the vertical axis represents the thickness of the oxide film formed on the surface of the silicon substrate. The upper numerical value in FIG. 1 represents the dissolved amount of oxygen in ultrapure water.

第1図に示すように、たとえば、溶存酸素量9ppmの超
純水中に、室温で46日間シリコンウェハを保持すること
により4.2nmの厚さの酸化膜を形成することができる。
As shown in FIG. 1, for example, an oxide film having a thickness of 4.2 nm can be formed by holding a silicon wafer in ultrapure water having a dissolved oxygen content of 9 ppm at room temperature for 46 days.

第1表は、上記超純水中で形成した酸化膜(膜厚4.2n
m)を、酸素ガス中もしくは酸素ガス中で500℃に1時間
加熱したときの酸化膜の厚さおよび酸化膜中のシリコン
と酸素の結合15エネルギーの変化に関するデータであ
る。
Table 1 shows the oxide film formed in the ultrapure water (film thickness 4.2n).
m) is heated in an oxygen gas or an oxygen gas at 500 ° C. for 1 hour, and is a data on a change in a thickness of an oxide film and a 15 energy of a bond between silicon and oxygen in the oxide film.

第1表の結合エネルギーの値は、X線光電子分光スペ
クトルにおいて、酸素と結合するシリコンのSi2Pピーク
の結合エネルギーと、シリコンと結合するシリコンのSi
2P3/2ピークの結合エネルギーとの差を示している。
The binding energy values in Table 1 show the binding energy of the Si 2P peak of silicon bonded to oxygen and the Si energy of silicon bonded to silicon in the X-ray photoelectron spectroscopy spectrum.
The difference from the binding energy of the 2P3 / 2 peak is shown.

酸素ガス中で熱処理(アニール)したときの酸化膜の
厚さは4.9nmに増大している。窒素ガス中で熱処理した
ときの酸化膜の厚さは3.98nmとわずかに減少している。
酸化膜の結合エネルギーは酸素ガス中および窒素ガス中
いずれの場合も熱処理によって増加している。このよう
に熱処理した酸化膜の結合エネルギーは、シリコン表面
を乾燥酸素中で800℃に加熱して形成される酸化膜の結
合エネルギーの値より大きい。したがって、該方法で
は、例えば、シリコン基板を溶存酸素量が9容積ppmの
超純水中に浸し、その後酸素ガス中もしくは窒素ガス中
で加熱すると、3nm以上の厚さを有しかつシリコンと酸
素の結合が強い酸化膜が低温で形成できることが明らか
になった。
The thickness of the oxide film when heat-treated (annealed) in oxygen gas has increased to 4.9 nm. The thickness of the oxide film when heat-treated in nitrogen gas is slightly reduced to 3.98 nm.
The binding energy of the oxide film is increased by the heat treatment in both the oxygen gas and the nitrogen gas. The binding energy of the oxide film thus heat-treated is larger than the binding energy of the oxide film formed by heating the silicon surface to 800 ° C. in dry oxygen. Therefore, in this method, for example, when a silicon substrate is immersed in ultrapure water having a dissolved oxygen content of 9 vol ppm and then heated in an oxygen gas or a nitrogen gas, the silicon substrate has a thickness of 3 nm or more and has a thickness of 3 nm or more. It was clarified that an oxide film with a strong bond can be formed at a low temperature.

従来の熱酸化では、3nm以上で結合エネルギーが大き
い酸化膜を600℃以下の温度で形成することはできな
い。ただ、水分、二酸化炭素等の不純物を除去した超清
浄雰囲気(不純物濃度数十ppb以下、より好ましくは数p
pb以下)において、800℃×20分で4.81nmの酸化膜が形
成され、結合エネルギーが4.64eVの酸化膜が形成し得る
ことを本発明者は別途知見している。しかし、この酸化
膜は、後に述べる第2図に示す半導体装置において電極
領域29,30,31がAlの場合は使用できない。領域29,30,31
がMo,W,Ta,Ti,Pbもしくはこれら金属のシリサイドのよ
うな高融点材料からなる場合に使用可能となる。しかる
に、本方法では、領域29,30,31が上記高融点材料からな
る場合はもちろん、Alからなる場合においても使用可能
であり、さらに、係合エネルギーを4.64eVより大きくす
ることも可能である。
In conventional thermal oxidation, an oxide film having a large binding energy of 3 nm or more cannot be formed at a temperature of 600 ° C. or less. However, an ultra-clean atmosphere from which impurities such as moisture and carbon dioxide have been removed (impurity concentration of several tens ppb or less, more preferably several p
The present inventors have separately found that at 800 ° C. for 20 minutes, an oxide film of 4.81 nm can be formed and an oxide film having a binding energy of 4.64 eV can be formed at 800 ° C. × 20 minutes. However, this oxide film cannot be used when the electrode regions 29, 30, 31 are Al in the semiconductor device shown in FIG. 2 described later. Regions 29, 30, 31
Can be used when it is made of a high melting point material such as Mo, W, Ta, Ti, Pb or a silicide of these metals. However, in the present method, the regions 29, 30, and 31 can be used not only when the high melting point material is used, but also when Al is used, and further, the engagement energy can be made larger than 4.64 eV. .

該方法の第1工程において酸素および/または酸素を
含む分子を含有する水溶液とは、たとえば酸素が溶存す
る水溶液、オゾンが溶存する水溶液、過酸化水素水、硫
酸・過酸化水素水溶液、塩酸・過酸化水素水溶液、アン
モニア・過酸化水素水溶液等が挙げられる。なお、たと
えば、過酸化水素水に酸素をさらに溶存せしめた水溶液
であってもよい。
The aqueous solution containing oxygen and / or a molecule containing oxygen in the first step of the method includes, for example, an aqueous solution in which oxygen is dissolved, an aqueous solution in which ozone is dissolved, an aqueous solution of hydrogen peroxide, an aqueous solution of sulfuric acid / hydrogen peroxide, an aqueous solution of hydrochloric acid / hydrogen peroxide. Hydrogen oxide aqueous solution, ammonia / hydrogen peroxide aqueous solution and the like can be mentioned. In addition, for example, an aqueous solution in which oxygen is further dissolved in a hydrogen peroxide solution may be used.

該方法の第1工程では上記酸素および/または酸素を
含む分子を含有する溶液を基体の表面に接触させて、基
体の表面に酸化膜を形成する。なお、前記溶液に含まれ
る分子の分解を促進する触媒に溶液を接触させると、酸
化膜の形成速度の増大効果が認められるため好ましい。
従って、例えば0.1容積ppmの酸素溶存量の溶液に基体を
接触させる場合、触媒を用いれば始発溶液として0.1容
積ppm以下のものを用いることも可能となる。前記固体
触媒としては、たとえば白金等が挙げられ、特に過酸化
水素水溶液を白金触媒に接触させると、過酸化水素(H2
O2)から酸素ラジカルが発生し、酸化膜の形成速度の増
大効果が顕著に認められる。たとえば、室温では30分間
で1nmの酸化膜が形成され、70〜85℃の温度範囲では24
時間で2〜5nmの酸化膜が形成される。すなわち、十分
に実用し供し得る時間内で、酸化膜(たとえばMOSLSIに
おけるゲート酸化膜)が得られるのである。
In the first step of the method, a solution containing the oxygen and / or the molecule containing oxygen is brought into contact with the surface of the substrate to form an oxide film on the surface of the substrate. Note that it is preferable that the solution be brought into contact with a catalyst that promotes the decomposition of molecules contained in the solution, since an effect of increasing the formation rate of an oxide film is observed.
Therefore, for example, when a substrate is brought into contact with a solution having a dissolved oxygen content of 0.1 ppm by volume, the use of a catalyst makes it possible to use a starting solution having a volume of 0.1 ppm by volume or less. Examples of the solid catalyst include platinum and the like. Particularly, when an aqueous solution of hydrogen peroxide is brought into contact with the platinum catalyst, hydrogen peroxide (H 2
O 2 ) generates oxygen radicals, and the effect of increasing the formation rate of the oxide film is remarkably recognized. For example, a 1 nm oxide film is formed in 30 minutes at room temperature, and 24 nm in a temperature range of 70 to 85 ° C.
An oxide film of 2 to 5 nm is formed in a short time. That is, an oxide film (for example, a gate oxide film in a MOS LSI) can be obtained within a sufficiently practical time.

なお、過酸化水素水は安定剤を含まないものが望まし
く、過酸化水素水に含まれるTOCの量は、少なくとも1pp
m以下、望ましくは0.1ppm以下である。また、他の水溶
液においても、不可避的不純物の量は1ppm以下とする。
0.1ppm以下とすることがより望ましい。
It is desirable that the hydrogen peroxide solution does not contain a stabilizer, and the amount of TOC contained in the hydrogen peroxide solution is at least 1 pp.
m, preferably 0.1 ppm or less. Also in other aqueous solutions, the amount of unavoidable impurities is 1 ppm or less.
More preferably, it is 0.1 ppm or less.

該方法の第1工程で、前記酸素および/または酸素を
含む分子を含有する水溶液中の酸素ないし酸素を含む分
子の溶存量を0.1容積ppm以上とした場合には、シリコン
基板の表面に酸化膜の形成が比較的短時間のうちに認め
られ、酸素もしくは酸素を含む分子の溶存量が多いほど
酸化膜の多きな形成速度が認められる。なお、例えば0
℃の水溶液中に溶存可能な酸素量の上限は約1気圧にお
いて14ppmであるが、例えば、次のようにして溶存酸素
量を増加せしめてもよい。すなわち、前記水溶液中に溶
存する酸素もしくは酸素を含む分子の量を増加させるこ
とは、たとえば密閉容器の中の超純水中にシリコン基板
を浸し、密閉容器の中に酸素ガスを入れて酸素ガスの圧
力を高くすることによってできる。なお、酸素および/
または酸素を含む分子の溶存量の上限としては10000容
積ppmが好ましい。
In the first step of the method, when the dissolved amount of oxygen or oxygen-containing molecules in the aqueous solution containing oxygen and / or oxygen-containing molecules is set to 0.1 ppm by volume or more, an oxide film is formed on the surface of the silicon substrate. Formation is observed in a relatively short time, and the larger the dissolved amount of oxygen or molecules containing oxygen, the higher the formation rate of the oxide film. Note that, for example, 0
The upper limit of the amount of oxygen that can be dissolved in an aqueous solution at a temperature of 14 ° C. is 14 ppm at about 1 atm. For example, the amount of dissolved oxygen may be increased as follows. That is, increasing the amount of oxygen or molecules containing oxygen dissolved in the aqueous solution can be achieved, for example, by immersing the silicon substrate in ultrapure water in a closed container, putting oxygen gas in the closed container, By increasing the pressure of the In addition, oxygen and / or
Alternatively, the upper limit of the dissolved amount of oxygen-containing molecules is preferably 10,000 ppm by volume.

該方法の第2工程で使用される酸素を含む分子として
は前記第1工程と同様のものを気相で用いることができ
る。前記不活性ガスとしては、たとえば窒素ガス、アル
ゴンガス、ヘリウムガス等が挙げられる。前記酸素、酸
素を含む分子、不活性ガスそのままもしくはこれからの
混合ガスで用いることもできる。結合エネルギーのより
一層の増加を図るうえからは、かかる気相中の不純物
(水分あるいはハイドロカーボン等)の濃度としては数
十ppb以下が好ましく、数ppb以下がより好ましく、0.1p
pb以下がさらに好ましい。
As the oxygen-containing molecule used in the second step of the method, the same molecules as in the first step can be used in the gas phase. Examples of the inert gas include a nitrogen gas, an argon gas, and a helium gas. The oxygen, the molecule containing oxygen, or the inert gas can be used as it is or a mixed gas thereof. In order to further increase the binding energy, the concentration of such impurities (moisture or hydrocarbons) in the gas phase is preferably several tens ppb or less, more preferably several ppb or less, and 0.1 ppb or less.
More preferably pb or less.

第2工程の前記気相中に酸素もしくは酸素を含む分子
が含まれると、酸化膜の厚さのより一層の増大効果が認
められる。また、前記気相中に含まれる酸素もしくは酸
素を含む分子の数が多いほど酸化膜の厚さの増大効果が
顕著に認められる。
When oxygen or a molecule containing oxygen is contained in the gas phase in the second step, an effect of further increasing the thickness of the oxide film is recognized. Further, the effect of increasing the thickness of the oxide film is more remarkably recognized as the number of oxygen or molecules containing oxygen contained in the gas phase increases.

第2工程の前記酸化膜の温度は20〜600℃が好まし
く、100〜500℃がより好ましいが500℃に近い温度の方
が、短時間で目的が達せられて実用的な意味が大きいた
めさらに好ましい。
The temperature of the oxide film in the second step is preferably from 20 to 600 ° C., more preferably from 100 to 500 ° C., but a temperature closer to 500 ° C. is more practical because the purpose is achieved in a short time and the practical meaning is large. preferable.

第2工程の熱処理温度はウェハの状態が許す限り高い
温度が望ましい。前記気相の圧力は特に制限なく、減
圧、常圧、加圧状態のいずれの圧力範囲でもよい。
The heat treatment temperature in the second step is desirably as high as the wafer state allows. The pressure of the gaseous phase is not particularly limited, and may be any pressure range of reduced pressure, normal pressure, and pressurized state.

次に、本発明の実施例に係る半導体装置について図面
を参照しながら説明する。
Next, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

第2図はその実施例を示す半導体装置の断面図であ
る。
FIG. 2 is a sectional view of a semiconductor device showing the embodiment.

ここでは半導体装置内に含まれる1対のCMOSのみを示
す。第2図で、11は基板裏面の電極、12はp+基板、13は
n+埋め込み領域、14は高抵抗p-領域、15は高抵抗率n-
域、16は絶縁分離領域、17,18はn+領域、19,20はp+
域、21,22,23,24はMoSi2,WSi2,TaSi2,TiSi2もしくはPd2
Si等の金属シリサイド、25,26は上記の方法により形成
されたシリコン酸化膜(ゲート絶縁膜)、27,28はゲー
ト電極、29,30,31はAl,AlSiもしくはAlCu等の金属電
極、32,33,34は、電極27,28,29,30,31を絶縁分離するた
めの金属フッ化膜(電極としてたとえばAlを用いた場合
はAlF3)、35はパッシベーション用PSG膜もしくは窒化
膜である。
Here, only a pair of CMOSs included in the semiconductor device is shown. In FIG. 2, 11 is an electrode on the back of the substrate, 12 is a p + substrate, and 13 is
n + buried region, 14 is a high-resistance p - region, 15 is a high-resistivity n - region, 16 is an isolation region, 17, 18 is an n + region, 19, 20 is a p + region, 21, 22, 23, 24 is MoSi 2 , WSi 2 , TaSi 2 , TiSi 2 or Pd 2
A metal silicide such as Si; 25, 26 a silicon oxide film (gate insulating film) formed by the above method; 27, 28 a gate electrode; 29, 30, 31 a metal electrode such as Al, AlSi or AlCu; , 33 and 34 are metal fluoride films for insulating and separating the electrodes 27, 28, 29, 30 and 31 (for example, AlF 3 when Al is used as an electrode), and 35 is a PSG film or a nitride film for passivation. is there.

第2図で、ゲート絶縁膜25と領域14の界面は領域17,1
8と領域14の界面より領域14側に形成されており、ゲー
ト絶縁膜26と領域15の界面は領域19,20と領域15との界
面より領域5側に形成されている。この構造では、チャ
ネル部のソースとドレインの間の電界強度が軽減される
ため短チャネル効果が起こりにくい。
In FIG. 2, the interface between the gate insulating film 25 and the region 14 is the region 17, 1
The interface between the gate insulating film 26 and the region 15 is formed closer to the region 5 than the interface between the regions 19 and 20 and the region 15. In this structure, the short-channel effect is less likely to occur because the electric field intensity between the source and the drain in the channel portion is reduced.

第2図で、ゲート電極27,28の材料は、n+領域17,18と
p+領域19,20の両方の領域に対して高い拡散電位をも
つものが望ましい。たとえば、Al,AlSiもしくはAlCuに
すると、高い拡散電位が得られる。Alでは、n+領域に対
して0.7V程度、p+領域に対して0.4V程度の拡散電位を持
つことになる。もちろん、ゲート電極を仕事関数の値が
n+領域、p+領域のいずれに対しても高いバリアを持つも
のであればよく、高融点金属や金属シリサイドでもよ
い。したがって、ゲート電極の抵抗は小さい。またはこ
の構造では、n+ソース領域に対するp+基板12とゲート電
極27の拡散電位によって、およびp+ソース領域に対する
n+埋め込み領域13とゲート電極28の拡散電位によって、
チャネル中に電位障壁を生じさせ、チャネル領域14,15
の不純物密度が1014〜1016cm-3程度でMOSトランジスタ
のノーマリオフ特性を実現している。すなわち、領域14
および領域15は高抵抗領域であって、不純物濃度は低く
保たれている。したがって、電子ホールが流れるチャネ
ル幅が広く保たれ、チャネルを走るキャリアの移動が低
下することなく短チャネルが実現できる。すなわち、変
換コンダクタンスgmの大きなMOSトランジスタとなる。
In FIG. 2, the material of the gate electrodes 27 and 28 desirably has a high diffusion potential in both the n + regions 17 and 18 and the p + regions 19 and 20. For example, when Al, AlSi or AlCu is used, a high diffusion potential can be obtained. Al has a diffusion potential of about 0.7 V for the n + region and about 0.4 V for the p + region. Of course, the work function value of the gate electrode
Any material having a high barrier to both the n + region and the p + region may be used, and a refractory metal or a metal silicide may be used. Therefore, the resistance of the gate electrode is small. Alternatively, in this structure, the diffusion potential of p + substrate 12 and gate electrode 27 for the n + source region, and for the p + source region
By the diffusion potential of n + buried region 13 and gate electrode 28,
A potential barrier is created in the channel and the channel regions 14, 15
With the impurity density of about 10 14 to 10 16 cm −3 , normally-off characteristics of a MOS transistor are realized. That is, region 14
The region 15 is a high-resistance region, and the impurity concentration is kept low. Therefore, the channel width through which the electron holes flow is kept wide, and a short channel can be realized without a decrease in the movement of carriers running in the channel. In other words, the large MOS transistor transconductance g m.

第2図で、n+領域17と領域14との接合面、n+領域18と
領域14との接合面、p+領域19と領域15との接合面、およ
びp+領域20と領域15との接合面は平面であり、接合面の
面積が小さいためフリンジ効果が少なくソース領域とド
レイン領域間およびソース領域と基板間、ドレイン領域
と基板間の容量が小さい。
In FIG. 2, the junction surface between the n + region 17 and the region 14, the junction surface between the n + region 18 and the region 14, the junction surface between the p + region 19 and the region 15, and the p + region 20 and the region 15 Is a flat surface and the area of the bonding surface is small, so that the fringe effect is small and the capacitance between the source region and the drain region, between the source region and the substrate, and between the drain region and the substrate is small.

第2図において、電極29,30,31の材料は、たとえばA
l,AlSi,AlCu,AlCuSiであり、ソース電極及びドレイン電
極の抵抗が小さい。ソース抵抗、ドレイン抵抗、ゲート
抵抗が小さく、また、ソース、ドレイン容量も小さい上
に、変換コンダクタンスgmが大きいから、高速性能に優
れたトランジスタとなる。もちろん、ソース電極および
ドレイン電極はたとえばMo,W,Ta,Ti等の金属でもよい。
In FIG. 2, the material of the electrodes 29, 30, 31 is, for example, A
l, AlSi, AlCu, AlCuSi, and the resistance of the source electrode and the drain electrode is small. Source resistance, drain resistance, the gate resistance is small, also the source, on the drain capacitance is small, because a large transconductance g m, an excellent transistor speed performance. Of course, the source electrode and the drain electrode may be made of a metal such as Mo, W, Ta, or Ti.

このように、本方法で形成された酸化膜を備えた構造
の半導体装置により、超高速性に優れた絶縁ゲート型ト
ランジスタを用いた半導体集積回路を実現できる。
As described above, with the semiconductor device having the structure including the oxide film formed by the present method, a semiconductor integrated circuit using an insulated gate transistor excellent in ultra-high speed can be realized.

第2図で、基板としてn+埋め込み領域13を備えている
p+基板12について説明したが、以上述べた半導体装置の
動作はサファイア、スピネル、石英、AlNもしくはSiC等
の絶縁物基板を用いても実現される。
In FIG. 2, an n + buried region 13 is provided as a substrate.
Although the p + substrate 12 has been described, the operation of the semiconductor device described above can also be realized using an insulating substrate such as sapphire, spinel, quartz, AlN, or SiC.

次に第2図の半導体装置を製作するための製造工程の
一例を第3図に示す。基板12にp+基板を用いた場合につ
き説明する。p+基板12の領域13に、たとえばCVD法で堆
積したPSG膜からPの熱拡散でn+埋め込み領域を形成
する。もちろん領域13はPもしくはAsのイオン注入及び
活性化アニールで形成してもよい。分離領域16、p-領域
14、n-領域15はたとえば次のように形成する。埋め込み
領域13を有する基板12の表面を数10nm程度熱酸化した
後、PSG膜あるいはBPSG膜を所定の厚さにCVD法で成膜す
る。領域14,15に相当する部分の熱酸化膜及びPSG膜ある
いはBPSG膜をリアクティブイオンエッチングにより除去
する。続いて、SiH4,Si2H6あるいはSiH2Cl2を用いたCVD
法により、領域14,15を選択エピタキシャル成長させ
る。
Next, an example of a manufacturing process for manufacturing the semiconductor device of FIG. 2 is shown in FIG. The case where a p + substrate is used as the substrate 12 will be described. In the region 13 of the p + substrate 12, an n + buried region is formed by thermal diffusion of P from a PSG film deposited by, for example, a CVD method. Of course, the region 13 may be formed by P or As ion implantation and activation annealing. Isolation region 16, p - region
The 14, n - region 15 is formed, for example, as follows. After thermally oxidizing the surface of the substrate 12 having the buried region 13 by about several tens of nm, a PSG film or a BPSG film is formed to a predetermined thickness by a CVD method. The thermal oxide film and the PSG film or the BPSG film corresponding to the regions 14 and 15 are removed by reactive ion etching. Subsequently, CVD using SiH 4 , Si 2 H 6 or SiH 2 Cl 2
The regions 14 and 15 are selectively epitaxially grown by the method.

このようにして第3図(a)に示す構造が形成される
が、以上の方法に限らず他のいかなる方法で形成しても
よい。なお、領域14,15の厚さは、作るデバイスにより
適宜選択すればよいが、たとえば、0.03〜0.5μm程度
の値に選べばよい。
In this way, the structure shown in FIG. 3A is formed, but the structure is not limited to the above method and may be formed by any other method. Note that the thickness of the regions 14 and 15 may be appropriately selected depending on the device to be formed, and may be, for example, a value of about 0.03 to 0.5 μm.

次に、領域14,15の表面上に選択的に10〜20nmの厚さ
の金属層、たとえばW,Ta,Ti,Mo等よりなる層を成長させ
る。その後、これらの金属層をスルーするイオン注入に
よって、領域14にたとえばAsを、領域15にたとえばBと
Siを選択的に打ち込み、ついで活性化アニールを施すこ
とによって、第3図(b)に示すように、領域21,23の
シリサイド層とn+領域17およびp+領域19を形成する。次
に、スパッタ法もしくはCVD法等で、0.2〜1.0μm程度
のたとえばAl膜を形成し、第3図(c)に示すように所
定の領域をリアクティブイオンエッチングによってエッ
チングする。領域29,30,31の表面を、超高純度F2ガスを
用いてたとえば100℃、4時間程度フッ化し、ついで、
不活性ガス(たとえばN2ガス)中で150℃、5時間のア
ニールを行い、Al領域表面にAlF3の絶縁層(第4図
(d)の領域32,33,34)を形成する。次に第3図(d)
に示すように、領域32,33,34をマスクとして、金属シリ
サイド層、n+領域、p+領域の所定の領域をリアクティブ
イオンエッチングによりエッチングし、コンタクトホー
ルを形成する。
Next, a metal layer having a thickness of 10 to 20 nm, for example, a layer made of W, Ta, Ti, Mo, or the like is selectively grown on the surfaces of the regions 14 and 15. Thereafter, for example, As is applied to the region 14 and B is applied to the region 15 by ion implantation through these metal layers.
By selectively implanting Si and then performing activation annealing, silicide layers in regions 21 and 23, n + region 17 and p + region 19 are formed as shown in FIG. 3 (b). Next, for example, an Al film having a thickness of about 0.2 to 1.0 μm is formed by a sputtering method or a CVD method, and a predetermined region is etched by reactive ion etching as shown in FIG. 3C. The surfaces of the regions 29, 30, 31 are fluorinated using ultra-high-purity F 2 gas, for example, at 100 ° C. for about 4 hours, and then
Annealing is performed at 150 ° C. for 5 hours in an inert gas (for example, N 2 gas) to form an AlF 3 insulating layer (regions 32, 33, and 34 in FIG. 4D) on the surface of the Al region. Next, FIG. 3 (d)
As shown in (1), using the regions 32, 33, and 34 as masks, predetermined regions of the metal silicide layer, the n + region, and the p + region are etched by reactive ion etching to form contact holes.

次に、前述の方法による処理を行えば、コンタクトホ
ールから露出している面に酸化膜が形成される。すなわ
ち、第3図(e)に示すように、シリサイド層、n+
域、p+領域、n-領域に、500℃以下の温度での酸化によ
り酸化膜が形成される。
Next, by performing the above-described processing, an oxide film is formed on the surface exposed from the contact hole. That is, as shown in FIG. 3E, an oxide film is formed in the silicide layer, the n + region, the p + region, and the n region by oxidation at a temperature of 500 ° C. or less.

さらに、第2図に示す半導体装置の構造は、ゲート電
極27,28の形成および所定領域のエッチング、パッシベ
ーション層35の形成、そして電極11の形成によって作成
できる。
Further, the structure of the semiconductor device shown in FIG. 2 can be formed by forming the gate electrodes 27 and 28, etching a predetermined region, forming the passivation layer 35, and forming the electrode 11.

(比較試験例) シリコンウエハ2枚を、白金触媒を浸漬した過酸化水
素(H2O2)30%溶液に1時間浸漬した。1時間浸漬後、
シリコンウエハ表面には7オングストロームの酸化膜が
形成されていた。この酸化膜は、X線光電子分光スペク
トルにおいて酸素と結合するシリコンのSi2Pピークの結
合エネルギーと、シリコンと結合するシリコンノSi
2P3/2ピークの結合エネルギーとの差は3.99eVであっ
た。この酸化膜を比較例として酸化膜1とする。
(Comparative Test Example) Two silicon wafers were immersed in a 30% hydrogen peroxide (H 2 O 2 ) solution immersed in a platinum catalyst for 1 hour. After soaking for 1 hour,
An oxide film of 7 angstroms was formed on the surface of the silicon wafer. This oxide film has the bonding energy of the Si 2P peak of silicon bonded to oxygen in the X-ray photoelectron spectroscopy spectrum and the silicon
The difference from the binding energy of the 2P3 / 2 peak was 3.99 eV. This oxide film is referred to as an oxide film 1 as a comparative example.

さらに、酸化膜1の形成された2枚のウエハのうち1
枚を、窒素ガス(不純物濃度数ppb以下)中において、8
00℃かかえる1時間の熱処理を行った。この熱処理後の
酸化膜の厚さは9オングストロームであり、X線光電子
分光スペクトルにおいて酸素と結合するシリコンのSi2p
ピークの結合エネルギーと、シリコンと結合するシリコ
ンノSi2P3/2ピークの結合エネルギーとの差は4.22eVで
あった。この熱処理後の酸化膜を酸化膜2とする。
Further, of the two wafers on which the oxide film 1 is formed, 1
8 sheets in nitrogen gas (impurity concentration several ppb or less)
Heat treatment was performed at 00 ° C. for 1 hour. The thickness of the oxide film after this heat treatment is 9 angstroms, and the silicon 2 p
The difference between the peak binding energy and the binding energy of the silicon Si 2P3 / 2 peak bound to silicon was 4.22 eV. The oxide film after the heat treatment is referred to as an oxide film 2.

酸化膜1と酸化膜2が形成されたウエハを、無水フッ
化水素0.6〜1.3V%を含有し、水分濃度が10-2ppm〜515p
pmのガス中に放置した所、酸化膜1は容易にエッチング
除去されたが、酸化膜2はエッチングされなかった。従
って、酸化膜2はエッチングのマスキングとして使用す
ることもできる。
The wafer having the oxide film 1 and the oxide film 2 formed thereon is dried at a moisture content of 0.6 to 1.3 V% and a water concentration of 10 -2 ppm to 515 p.
When left in a gas of pm, the oxide film 1 was easily removed by etching, but the oxide film 2 was not etched. Therefore, the oxide film 2 can be used as an etching mask.

酸化膜1及び酸化膜2に1Vの電圧を印加したところ、
酸化膜1には1A/cm2以上の電流が流れたのに対し、酸化
膜2には、1×10-4A/cm2の電流しか流れなかった。す
なわち、Si2PピークとSi2P3/2との結合エネルギーが4.1
eVの場合には極めて高い絶縁特性を示すことがわかる。
When a voltage of 1 V was applied to the oxide films 1 and 2,
While a current of 1 A / cm 2 or more flowed through oxide film 1, only a current of 1 × 10 −4 A / cm 2 flowed through oxide film 2. That is, the binding energy between the Si 2P peak and Si 2P3 / 2 is 4.1
It can be seen that in the case of eV, extremely high insulating properties are exhibited.

従って酸化膜2は、例えばMOSトランジスターの各種
絶縁膜(例えばゲート絶縁膜)として使用すれば優れた
特性の半導体装置が得られる。また、各種デバイスにお
ける絶縁膜を薄くすることが可能となり、例えば、トン
ネル絶縁膜として備えさせることも可能である。
Therefore, if the oxide film 2 is used as, for example, various insulating films (for example, gate insulating films) of MOS transistors, a semiconductor device having excellent characteristics can be obtained. Further, the thickness of the insulating film in various devices can be reduced. For example, the insulating film can be provided as a tunnel insulating film.

産業上の利用可能性 本発明のシリコン酸化膜は、X線光電子分光スペクト
ルにおいて、酸素と結合するシリコンのSi2Pのピークの
結合エネルギーが、シリコンと結合するシリコンのSi
2P3/2ピークの結合エネルギーより4.1eV以上であり、優
れた絶縁性を有し、エッチングのマスク、あるいはトン
ネル絶縁膜としても使用できる。
INDUSTRIAL APPLICABILITY The silicon oxide film of the present invention is characterized in that, in the X-ray photoelectron spectroscopy spectrum, the binding energy of the Si 2P peak of silicon bonded to oxygen is lower than that of silicon bonded to silicon.
The bond energy is 4.1 eV or more than the binding energy of the 2P3 / 2 peak, and it has excellent insulating properties and can be used as an etching mask or a tunnel insulating film.

また、この酸化膜を備えた半導体装置は、高い変換コ
ンダクタンスを有し、短チャンネルであり高速性能に優
れている。
A semiconductor device provided with this oxide film has a high conversion conductance, a short channel, and excellent high-speed performance.

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】X線光電子分光スペクトルにおいて、酸素
と結合するシリコンのSi2Pピークの結合エネルギーが、
シリコンと結合するシリコンのSi2P3/2のピークの結合
エネルギーより4.1eV以上大きいシリコン酸化膜。
In the X-ray photoelectron spectroscopy spectrum, the binding energy of the Si 2P peak of silicon bonded to oxygen is as follows:
A silicon oxide film that is 4.1 eV or more larger than the peak binding energy of Si 2P3 / 2 of silicon bonded to silicon.
【請求項2】酸素と結合するシリコンのSi2Pピークの結
合エネルギーが、シリコンと結合するシリコンのSi
2P3/2のピークの結合エネルギーより4.7eV以上大きいこ
とを特徴とする請求項1記載のシリコン酸化膜。
2. The bonding energy of the Si 2P peak of silicon bonded to oxygen is lower than that of silicon bonded to silicon.
2. The silicon oxide film according to claim 1, wherein said silicon oxide film has a binding energy of 4.7 eV or more larger than a peak binding energy of 2P3 / 2 .
【請求項3】請求項1または2の酸化膜を絶縁膜として
備えたMOSトランジスタを含んでいることを特徴とする
半導体装置。
3. A semiconductor device comprising a MOS transistor provided with the oxide film according to claim 1 as an insulating film.
【請求項4】前記絶縁膜はゲート絶縁膜であることを特
徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein said insulating film is a gate insulating film.
【請求項5】前記絶縁膜はトンネル絶縁膜であることを
特徴とする請求項3記載の半導体装置。
5. The semiconductor device according to claim 3, wherein said insulating film is a tunnel insulating film.
【請求項6】酸化膜の厚さは0.5〜10nmであることを特
徴とする請求項3または4のいずれか1項に記載の半導
体装置。
6. The semiconductor device according to claim 3, wherein the thickness of the oxide film is 0.5 to 10 nm.
【請求項7】前記酸化膜はエッチングのマスク用酸化膜
である請求項1記載のシリコン酸化膜。
7. The silicon oxide film according to claim 1, wherein said oxide film is a mask oxide film for etching.
【請求項8】ゲート電極とソースおよびドレイン電極の
間を絶縁分離する絶縁膜の少くとも一部に金属フッ化膜
を備えたことを特徴とする請求項3記載の半導体装置。
8. The semiconductor device according to claim 3, wherein a metal fluoride film is provided on at least a part of the insulating film that insulates and separates the gate electrode from the source and drain electrodes.
JP50670090A 1989-05-07 1990-05-07 Silicon oxide film and semiconductor device having the same Expired - Lifetime JP2594702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50670090A JP2594702B2 (en) 1989-05-07 1990-05-07 Silicon oxide film and semiconductor device having the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11395989 1989-05-07
JP1-113959 1989-05-07
JP50670090A JP2594702B2 (en) 1989-05-07 1990-05-07 Silicon oxide film and semiconductor device having the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5212236A Division JPH06244174A (en) 1993-08-04 1993-08-04 Formation of insulating oxide film

Publications (1)

Publication Number Publication Date
JP2594702B2 true JP2594702B2 (en) 1997-03-26

Family

ID=26452820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50670090A Expired - Lifetime JP2594702B2 (en) 1989-05-07 1990-05-07 Silicon oxide film and semiconductor device having the same

Country Status (1)

Country Link
JP (1) JP2594702B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114875A (en) * 1975-04-01 1976-10-08 Mitsubishi Electric Corp Semiconductor device manufacturing method
JPS55121653A (en) * 1979-03-14 1980-09-18 Fujitsu Ltd Method of treating surface of semiconductor substrate
JPS6329516A (en) * 1986-07-22 1988-02-08 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114875A (en) * 1975-04-01 1976-10-08 Mitsubishi Electric Corp Semiconductor device manufacturing method
JPS55121653A (en) * 1979-03-14 1980-09-18 Fujitsu Ltd Method of treating surface of semiconductor substrate
JPS6329516A (en) * 1986-07-22 1988-02-08 Mitsubishi Electric Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
KR100202003B1 (en) Method of forming oxide film on surface of semiconductor substrate
JP3122125B2 (en) Method of forming oxide film
WO2003100844A1 (en) Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
JPH0648683B2 (en) Growth modified thermal oxidation method for thin film oxides
US5506178A (en) Process for forming gate silicon oxide film for MOS transistors
JP3491050B2 (en) Method for forming thermal oxide film on silicon carbide semiconductor device
JP4095615B2 (en) Method for forming oxide film, semiconductor device, and method for manufacturing semiconductor device
JPH0464226A (en) Electronic device having metallic fluoride film
JP3525149B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2594702B2 (en) Silicon oxide film and semiconductor device having the same
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
WO2012027987A1 (en) Surface treatment method for germanium-based part
JP3326718B2 (en) Method for manufacturing semiconductor device
US6579614B2 (en) Structure having refractory metal film on a substrate
WO1993010556A1 (en) Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor
KR100287266B1 (en) Silicon oxide film formation method and gate oxide film of MOS transistor
JP3589801B2 (en) Method of forming oxide film on semiconductor substrate surface
JPH10270434A (en) Semiconductor wafer cleaning method for oxide film forming method
JP3917282B2 (en) Method for forming insulating film on semiconductor substrate surface
JPS58132951A (en) Method of forming titanium disilicide
JP3091210B2 (en) Method of forming oxide film
JP3959203B2 (en) Manufacturing method of semiconductor device
JP2002289612A (en) Method for forming oxide film on semiconductor substrate surface and method for manufacturing semiconductor device
JPH10223629A (en) Method of forming oxide film on semiconductor surface and manufacturing method of semiconductor device
JP2000012550A (en) Semiconductor device and its manufacture