JP2588549B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2588549B2
JP2588549B2 JP62292120A JP29212087A JP2588549B2 JP 2588549 B2 JP2588549 B2 JP 2588549B2 JP 62292120 A JP62292120 A JP 62292120A JP 29212087 A JP29212087 A JP 29212087A JP 2588549 B2 JP2588549 B2 JP 2588549B2
Authority
JP
Japan
Prior art keywords
plate
wiring
input
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62292120A
Other languages
Japanese (ja)
Other versions
JPH01135056A (en
Inventor
優之 白井
康行 内海
寛治 大塚
隆幸 沖永
昌二 松上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP62292120A priority Critical patent/JP2588549B2/en
Publication of JPH01135056A publication Critical patent/JPH01135056A/en
Application granted granted Critical
Publication of JP2588549B2 publication Critical patent/JP2588549B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、多数の入出力ピン
を有する半導体装置における入出力ピンの取付技術に適
用して有効な技術に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technology that is effective when applied to a technology for mounting input / output pins in a semiconductor device having many input / output pins.

〔従来の技術〕[Conventional technology]

半導体集積回路素子の高集積化に伴う入出力ピンの増
加に対して低価格で対応するために、たとえば、日経マ
グロウヒル社、1984年6月11日発行、「マイクロデバイ
セズ、日経エレクトロニクス別冊、no.2」、P160〜P168
に記載される技術が知られている。
In order to cope with the increase in the number of input / output pins accompanying the high integration of semiconductor integrated circuit devices at a low price, for example, Nikkei McGraw-Hill, published on June 11, 1984, `` Micro Devices, Nikkei Electronics Separate Volume, no. 2 ", P160-P168
Are known.

その概要は、フォトリソグラフィによって高精度の配
線構造を比較的容易かつ低価格で実現することが可能な
ガラス繊維強化樹脂などからなるプリント基板に複数の
貫通孔を形成し、この貫通孔の各々に入出力ピンの一端
を圧入して固定することにより、いわゆるピン・グリッ
ド・アレイ形の封止形態としたものである。
The outline is that a plurality of through holes are formed in a printed circuit board made of glass fiber reinforced resin, etc., which can realize a highly accurate wiring structure by photolithography relatively easily and at low cost, and for each of these through holes The one end of the input / output pin is press-fitted and fixed to form a so-called pin grid array type sealing form.

〔発明が解決しようとする問題点〕 ところが、上記の従来技術のように、プリント基板に
貫通孔を形成して多数の入出力ピンを固定する方式で
は、プリント基板において、半導体集積回路素子が固定
されるとともに、半導体集積回路素子と入出力ピンとを
接続する配線構造が形成される面に、入出力ピンを固定
する貫通孔が開口することとなり、この貫通孔や露出し
た入出力ピンの頭部などが障害となって配線構造の引き
回しが大きく制約され、前述のようにフォトリソグラフ
ィによって高精度の配線構造を比較的容易かつ低価格で
実現できるというプリント基板の利点を有効に活かすこ
とができないという問題があることを本発明者は見出し
た。
[Problems to be Solved by the Invention] However, in the method of forming a through hole in a printed circuit board and fixing a large number of input / output pins as in the above-described conventional technique, the semiconductor integrated circuit element is fixed on the printed circuit board. At the same time, a through hole for fixing the input / output pin is opened on the surface on which the wiring structure for connecting the semiconductor integrated circuit element and the input / output pin is formed. It is said that the routing of the wiring structure is greatly restricted due to such obstacles, and the advantage of the printed circuit board that a high-precision wiring structure can be realized relatively easily and at a low price by photolithography as described above cannot be effectively utilized. The inventor has found a problem.

本発明の目的は、入出力ピンの増加に容易に対応する
ことが可能な半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device that can easily cope with an increase in input / output pins.

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving the problem]

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
The outline of a representative invention among the inventions disclosed in the present application will be briefly described as follows.

すなわち、小径の導通孔に形成された貫通配線に導通
した配線層を有する第1の板体と大径の貫通孔が形成さ
れた第2の板体とが張り合わされて構成され、ガラス繊
維強化樹脂のプリント基板よりなる配線基板と、この第
1の板体側に搭載されて配線層と電気的に接続された半
導体集積回路素子と、貫通孔に収容されて配線基板の第
2の板体側からアレイ状に突出形成されるとともに、貫
通配線および配線層を通して半導体集積回路素子の電極
と電気的に接続された複数の入出力ピンとで半導体装置
を構成したものである。
That is, the first plate body having a wiring layer conductive to the through wiring formed in the small-diameter through-hole and the second plate body having the large-diameter through-hole are bonded to each other, and the glass fiber reinforced structure is provided. A wiring board made of a resin printed circuit board, a semiconductor integrated circuit element mounted on the first plate body side and electrically connected to the wiring layer, and a second board body side of the wiring board housed in the through hole. A semiconductor device is formed by a plurality of input / output pins which are formed in an array and are electrically connected to electrodes of a semiconductor integrated circuit element through through wirings and wiring layers.

〔作用〕[Action]

上記した手段によれば、配線層が形成される第1の板
体にはピン固定用の貫通孔が形成されないので、自由に
配線層をレイアウトすることができる。これにより、配
線層は引き回しの障害が除去されて、配線層の高密度化
を図ることが可能になり、入出力ピンの増加に容易に対
応することができる。
According to the above-described means, since the through holes for pin fixing are not formed in the first plate on which the wiring layer is formed, the wiring layer can be laid out freely. Thus, the wiring layer is free of obstacles in the wiring, so that the density of the wiring layer can be increased, and it is possible to easily cope with an increase in the number of input / output pins.

〔実施例〕〔Example〕

第1図は、本発明の一実施例である半導体装置の要部
を示す断面図である。
FIG. 1 is a sectional view showing a main part of a semiconductor device according to one embodiment of the present invention.

本実施例の半導体装置のプリント基板1は、たとえ
ば、ガラス繊維強化樹脂の一種であるガラス・エポキシ
樹脂からなる第1の板体1aと第2の板体1bとを張り合わ
せた積層構造として構成されている。
The printed circuit board 1 of the semiconductor device according to the present embodiment has a laminated structure in which a first plate 1a and a second plate 1b made of, for example, glass epoxy resin, which is a kind of glass fiber reinforced resin, are bonded. ing.

第1の板体1aの上面には、たとえば、全面に被着され
た金属箔などにフォトリソグラフィを施すことによって
複数の配線構造(配線層)2が形成されているととも
に、中央部には、半導体集積回路素子3が搭載されてお
り、当該半導体集積回路素子3に形成されている図示し
ない複数の入出力電極と複数の配線構造2の各々とがボ
ンディング・ワイヤ4を介して電気的に接続されてい
る。
A plurality of wiring structures (wiring layers) 2 are formed on the upper surface of the first plate body 1a, for example, by performing photolithography on a metal foil or the like attached on the entire surface. A semiconductor integrated circuit element 3 is mounted, and a plurality of input / output electrodes (not shown) formed on the semiconductor integrated circuit element 3 are electrically connected to the respective wiring structures 2 via bonding wires 4. Have been.

この場合、第2の板体1bには、複数の大径の貫通孔5
が形成されており、該貫通孔5の内端側は、第2の板体
1bに張り合わされた第1の板体1aによって閉止されてい
る。
In this case, a plurality of large-diameter through holes 5 are formed in the second plate 1b.
Is formed, and the inner end side of the through-hole 5 is a second plate body.
It is closed by a first plate 1a attached to 1b.

さらに、第1の板体1aによって内端側が閉止された第
2の板体1bの複数の貫通孔5の各々には、複数の入出力
ピン6が、それぞれの一端に形成された拡径部6aを圧入
することによって、半導体集積回路素子3が搭載された
第1の板体1aの上面側に露出することなく係止されてい
る。
Further, in each of the plurality of through holes 5 of the second plate 1b whose inner end side is closed by the first plate 1a, a plurality of input / output pins 6 are provided with an enlarged diameter portion formed at one end thereof. By press-fitting 6a, it is locked without being exposed on the upper surface side of the first plate 1a on which the semiconductor integrated circuit element 3 is mounted.

プリント基板1を構成する第1の板体1aと第2の板体
1bとの接合界面には、複数の配線構造2aが形成されてお
り、この配線構造2aの一端は、第2の板体1bに形成され
た貫通孔5の内端側に露出して入出力ピン6に接続され
ているとともに、他端部は、第1の板体1aの内部および
側面部などに形成された複数の小径の導通孔7の内周部
に被着された配線接続構造(貫通配線)2bを介して第1
の板体1aの上面に形成された複数の配線構造2に電気的
に接続されている。
A first plate 1a and a second plate constituting the printed circuit board 1
A plurality of wiring structures 2a are formed at the joint interface with the wiring structure 1b, and one end of the wiring structure 2a is exposed to the inner end side of the through hole 5 formed in the second plate 1b so that the input / output is formed. The other end is connected to the pin 6 and the other end is connected to the inner periphery of a plurality of small-diameter through holes 7 formed in the inside and the side of the first plate body 1a (the wiring connection structure ( 1st via through wiring) 2b
Are electrically connected to a plurality of wiring structures 2 formed on the upper surface of the plate body 1a.

すなわち、プリント基板1の第1の板体1aの上に搭載
された半導体集積回路素子3に設けられた図示しない入
出力電極は、ボンディング・ワイヤ4,第1の板体1aの上
に形成された配線構造2,導通孔7の内周に形成された配
線接続構造2b,第1の板体1aの第2の板体1bの接合面に
形成された配線構造2aを介して入出力ピン6入出力電気
的に接続され、外部と半導体集積回路素子3との間にお
ける入出力信号や動作電力の授受などが行われるもので
ある。
That is, input / output electrodes (not shown) provided on the semiconductor integrated circuit element 3 mounted on the first plate 1a of the printed board 1 are formed on the bonding wires 4 and the first plate 1a. I / O pins 6 through the wiring structure 2, the wiring connection structure 2 b formed on the inner periphery of the conduction hole 7, and the wiring structure 2 a formed on the joint surface of the second plate 1 b of the first plate 1 a. The input and output are electrically connected, and input / output signals and operating power are exchanged between the outside and the semiconductor integrated circuit device 3.

また、第1図のようにプリント基板1の上に搭載され
た半導体集積回路素子3は、プリント基板1の上に装着
される図示しないキャップや、ポッティングなどによっ
て被着される図示しない樹脂などに封入されることによ
って、最終的な封止形態とされる。
Further, as shown in FIG. 1, the semiconductor integrated circuit element 3 mounted on the printed board 1 is mounted on a cap (not shown) mounted on the printed board 1 or a resin (not shown) applied by potting or the like. By being enclosed, a final sealed form is obtained.

ここで、本実施例では、前述の如く、第2の板体1bに
形成され、入出力ピン6の一端が係止される大径の貫通
孔5が、配線構造2が形成された第1の板体1aの上面に
開口せず、したがって入出力ピン6の端部も第1の板体
1aの上面に露出することがない。
Here, in the present embodiment, as described above, the large-diameter through-hole 5 formed in the second plate 1b and locked at one end of the input / output pin 6 is formed in the first plate in which the wiring structure 2 is formed. The opening of the input / output pin 6 is not formed on the upper surface of the plate 1a.
It is not exposed on the upper surface of 1a.

このため、たとえば、半導体集積回路素子3の高集積
化によって図示しない入出力電極の数が増加し、したが
って第1の板体1aの上面に形成される複数の配線構造2
の密度が増加する場合でも、従来のように、第1の板体
1aの上面に露出した入出力ピン6の頭部などによって該
第1の板体1aの上面における複数の配線構造2の引き回
しが制約されることが確実に回避される。
For this reason, for example, the number of input / output electrodes (not shown) increases due to the high integration of the semiconductor integrated circuit element 3, and thus a plurality of wiring structures 2 formed on the upper surface of the first plate 1 a
Even if the density of the first plate increases, the first plate
Restriction of the routing of the plurality of wiring structures 2 on the upper surface of the first plate body 1a due to the heads of the input / output pins 6 exposed on the upper surface of 1a is reliably avoided.

これにより、高精度の配線構造2を比較的容易かつ低
価格で実現できるというプリント基板1の利点を有効に
活かすことができ、半導体集積回路素子3における図示
しない入出力電極の増加、すなわち入出力ピン6の増加
に容易に対応することができる。
As a result, the advantage of the printed circuit board 1 that the high-precision wiring structure 2 can be realized relatively easily and at a low price can be effectively utilized, and the number of input / output electrodes (not shown) in the semiconductor integrated circuit element 3 is increased. An increase in the number of pins 6 can be easily handled.

このように、本実施例においては、次のような効果を
得ることができる。
As described above, in the present embodiment, the following effects can be obtained.

(1).プリント基板1が、半導体集積回路素子3が搭
載されるとともに配線構造2が形成される第1の板体1a
と、第2の板体1bとを張り合わせて構成され、第2の板
体1bに形成され、第1の板体1aによって内端側が閉止さ
れた大径の貫通孔5に入出力ピン6の一端が圧入された
構造であるため、大径の貫通孔5および入出力ピン6の
端部が第1の板体1aの上面側に露出することがないの
で、第1の板体1aの上面に形成される配線構造2の引き
回しなどが、露出する入出力ピン6の頭部などによって
制約されることがない。
(1). A printed circuit board 1 has a first plate 1a on which a semiconductor integrated circuit element 3 is mounted and a wiring structure 2 is formed.
And the second plate 1b are attached to each other, and the input / output pins 6 are formed in the large-diameter through-hole 5 formed in the second plate 1b and having the inner end side closed by the first plate 1a. Since one end is press-fitted, the ends of the large-diameter through hole 5 and the input / output pin 6 are not exposed on the upper surface side of the first plate 1a. The wiring and the like of the wiring structure 2 formed at the same time are not restricted by the exposed head of the input / output pin 6 or the like.

これにより、半導体集積回路素子3の高集積化などに
伴う図示しない入出力電極の増加、すなわち入出力ピン
6の増加に容易に対応することができる。
Thus, it is possible to easily cope with an increase in the number of input / output electrodes (not shown), that is, an increase in the number of input / output pins 6 accompanying the high integration of the semiconductor integrated circuit element 3.

(2).前記(1)の結果、高精度の配線構造2を比較
的容易かつ低価格で実現できるというプリント基板1の
利点を有効に活かすことができるので、半導体装置にお
ける入出力ピン6の増加による製造原価の増大を抑制す
ることができる。
(2). As a result of the above (1), the advantage of the printed circuit board 1 that the high-precision wiring structure 2 can be realized relatively easily and at low cost can be effectively utilized, and therefore, the manufacturing cost due to the increase of the input / output pins 6 in the semiconductor device can be achieved. Increase can be suppressed.

(3).前記(1),(2)の結果、半導体装置の製造
における生産性が向上する。
(3). As a result of the above (1) and (2), productivity in manufacturing a semiconductor device is improved.

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention. Nor.

たとえば、プリント基板を構成する材料としては、ガ
ラス・エポキシ樹脂などに限らず、他のいかなる材料で
あってもよい。
For example, the material forming the printed circuit board is not limited to glass epoxy resin, but may be any other material.

また、半導体集積回路素子の入出力電極と配線構造と
を接続する手段としては、ワイヤ・ボンディングなどに
限らず、フリップ・チップ・ボンディングなどいかなる
手段であってもよい。
The means for connecting the input / output electrodes of the semiconductor integrated circuit element and the wiring structure is not limited to wire bonding, but may be any means such as flip chip bonding.

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置におけ
る入出力ピンの取付技術に適用した場合について説明し
たが、これに限定されるものではなく、一般の電子部品
の組立技術などに広く適用できる。
In the above description, the case where the invention made by the inventor is mainly applied to the mounting technology of the input / output pin in the semiconductor device, which is the application field as the background, has been described. However, the present invention is not limited to this. Widely applicable to electronic component assembly techniques.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
The effect obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows.

すなわち、本発明の半導体装置は、第1の板体と第2
の板体とが張り合わされた配線基板と、この配線基板の
第1の板体側に搭載された半導体集積回路素子と、第2
の板体の貫通孔からアレイ状に突出形成されて半導体集
積回路素子の電極と電気的に接続された複数の入出力ピ
ンとで構成されている。したがって、配線層が形成され
る面に入出力ピンを固定する大径の貫通孔を開口する必
要がなくなる。
That is, the semiconductor device of the present invention comprises the first plate and the second plate.
A wiring board, a semiconductor integrated circuit element mounted on the first plate body side of the wiring board;
And a plurality of input / output pins which are formed in an array from the through holes of the plate and electrically connected to the electrodes of the semiconductor integrated circuit element. Therefore, it is not necessary to open a large-diameter through hole for fixing the input / output pin on the surface on which the wiring layer is formed.

これにより、貫通孔という配線層の引き回しの障害が
除去されて配線設計の自由度が大幅に向上する。よっ
て、高精度の配線層を比較的容易且つ低価格で実現する
ことができ、入出力ピンの増加に容易に対応することが
できる。
This eliminates the problem of the wiring layer, which is a through hole, and greatly improves the degree of freedom in wiring design. Therefore, a high-precision wiring layer can be realized relatively easily and at low cost, and it is possible to easily cope with an increase in the number of input / output pins.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例である半導体装置の要部を示
す断面図である。 1……プリント基板、1a……第1の板体、1b……第2の
板体、2,2a……配線構造、2b……配線接続構造、3……
半導体集積回路素子、4……ボンディング・ワイヤ、5
……貫通孔、6……入出力ピン、6a……大径部、7……
導通孔。
FIG. 1 is a sectional view showing a main part of a semiconductor device according to one embodiment of the present invention. 1 ... printed circuit board, 1a ... first plate, 1b ... second plate, 2, 2a ... wiring structure, 2b ... wiring connection structure, 3 ...
Semiconductor integrated circuit device, 4, bonding wire, 5
... through-hole, 6 ... input / output pin, 6a ... large diameter part, 7 ...
Conduction hole.

フロントページの続き (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 沖永 隆幸 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (72)発明者 松上 昌二 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (56)参考文献 特開 昭62−242350(JP,A) 特開 昭62−194655(JP,A) 特開 昭58−73193(JP,A)Continued on the front page (72) Inventor Hiroharu Otsuka 2326 Imai, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (72) Takayuki Okinaga 1448, Josuihoncho, Kodaira-shi, Tokyo Hitachi, Ltd. In-house Engineering Co., Ltd. (72) Inventor Shoji Matsugami 1448, Kamizu Honcho, Kodaira-shi, Tokyo In-house Hitachi Cho LSE Engineering Co., Ltd. (56) References JP-A-62-242350 (JP, A) JP-A-62-194655 (JP, A) JP-A-58-73193 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】小径の導通孔に形成された貫通配線に導通
した配線層を有する第1の板体と大径の貫通孔が形成さ
れた第2の板体とが張り合わされて構成され、ガラス繊
維強化樹脂のプリント基板よりなる配線基板と、 前記第1の板体側に搭載されて配線層と電気的に接続さ
れた半導体集積回路素子と、 前記貫通孔に収容されて前記配線基板の前記第2の板体
側からアレイ状に突出形成されるとともに、前記貫通配
線および前記配線層を通して前記半導体集積回路素子の
電極と電気的に接続された複数の入出力ピンとからなる
ことを特徴とする半導体装置。
A first plate having a wiring layer conductive to a through wire formed in a small-diameter conductive hole and a second plate having a large-diameter through-hole formed therein; A wiring board made of a glass fiber reinforced resin printed board; a semiconductor integrated circuit element mounted on the first plate body side and electrically connected to a wiring layer; A semiconductor that is formed to project from the second plate body side in an array, and includes a plurality of input / output pins that are electrically connected to the electrodes of the semiconductor integrated circuit element through the through wiring and the wiring layer. apparatus.
JP62292120A 1987-11-20 1987-11-20 Semiconductor device Expired - Fee Related JP2588549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292120A JP2588549B2 (en) 1987-11-20 1987-11-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292120A JP2588549B2 (en) 1987-11-20 1987-11-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH01135056A JPH01135056A (en) 1989-05-26
JP2588549B2 true JP2588549B2 (en) 1997-03-05

Family

ID=17777802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292120A Expired - Fee Related JP2588549B2 (en) 1987-11-20 1987-11-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2588549B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JP2001284809A (en) * 2000-04-03 2001-10-12 Ibiden Co Ltd Multilayer circuit board and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873193A (en) * 1981-10-28 1983-05-02 株式会社日立製作所 Method of producing multilayer circuit board
JPS62194655A (en) * 1985-11-20 1987-08-27 アンプ―アクゾ コーポレイション Electronic device connection package and manufacture of the same
JPS62242350A (en) * 1986-04-14 1987-10-22 Matsushita Electric Works Ltd Pin grid array

Also Published As

Publication number Publication date
JPH01135056A (en) 1989-05-26

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
JP2603636B2 (en) Semiconductor device
JP2988075B2 (en) Semiconductor device
JP4800606B2 (en) Method for manufacturing element-embedded substrate
JP2003110084A (en) Semiconductor device
KR20020000325A (en) Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof
JP2003017649A (en) Semiconductor device and semiconductor module
JP3251323B2 (en) Electronic circuit device
JP2588549B2 (en) Semiconductor device
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JPH02343A (en) Substrate for mounting electronic parts
JP3090115B2 (en) Semiconductor device and manufacturing method thereof
JP2706699B2 (en) Semiconductor module
JPH0258356A (en) Device for mounting electronic component
JPH05243418A (en) Plastic pga type semiconductor device
JPS6276661A (en) Resin sealed type semiconductor device
JP2000133745A (en) Semiconductor device
JPH079969B2 (en) High power hybrid integrated circuit device
JP3092676B2 (en) Semiconductor device
JPH05275609A (en) Semiconductor module substrate
JPH05259376A (en) Semiconductor device
JPS6329566A (en) Semiconductor device
JPS634951B2 (en)
JPH098171A (en) Semiconductor package
JPH0745928A (en) Composite electronic part

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees