JP2585757C

JP2585757C -

Info

Publication number: JP2585757C
Authority: JP
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Publication date: 1999-05-31

Description

【発明の詳細な説明】【産業上の利用分野】本発明は、磁気テープにＰＣＭ信号を記録再生する装置に係り、特に、８ｍｍ
ビデオのオーバーラップエリアを拡大した際のＰＣＭ音声の記録再生に好適な同
期保護装置に関する。【従来の技術】従来８ｍｍビデオのトラックフォーマット３１は図２に示す様に定められてい
る。この図に示す様に、シリンダーヘッドの巻き付け１８５°分のエリア３１Ｖ
にはビデオ信号３４、そしてビデオ信号３４のヘッド走査入り側方向に３６°オ
ーバーラップしたエリア３１Ｐには、１フィールド分のステレオ音声データに時
間軸圧縮を施したＰＣＭ音声信号３７が記録されている。この３６°オーバーラ
ップエリア３１Ｐは、走査開始区間３９（ヘッド走査開始点のマージン区間）、
プリアンブル３８（クロック再生信号）、ＰＣＭ音声信号３７、ポストアンプル
３６（アフターレコーディング時のマージン区間）、ＶＰガード３５（ビデオ信
号とＰＣＭ音声信号とのガード区間）から成り立っており、ＰＣＭ音声データ３
７はヘッド入り側より５°の位置から始まる。そして、３８から３６までの信号
はバイフェーズマーク変調を施されて磁気テープに記録される。この従来８ｍｍ
ビデオのＰＣＭ音声は、標本化周波数が３１．５kHz，量子化ビット数は１０ビ
ットである。これは、ＣＤやＤＡＴなどで主流となっている標本化周波数４８kH
zと４４．１kHz，量子化ビット数１６ビットに対して音質的に劣っている。しか
し、従来のＰＣＭ音声に対して標本化周波数４８kHz，量子化ビット数１６ビッ
トのＰＣＭ音声は約３倍もの情報量を持っているため、従来のＰＣＭ音声システ
ムを利用して、従来と同じ３６℃のオーバーラップエリア３１Ｐに実現しようと
すると、約３倍の線記録密度が必要になる。そこで、線記録密度を低減するために訂正符号の最適化を行ったが、それでも
２５倍程度の線記録密度が必要になった。また、高密度磁気記録を実現するため
に高性能テープを用い、変調方式の最適化を行ったが、従来のＰＣＭ音声に対し
て約２倍の線記録密度の記録再生が限界であった。従って、標本化周波数４８kHz，量子化ビット数１６ビットのＰＣＭ音声を８
ｍｍビデオに実現するためには３６°のオーバーラップエリア３１Ｐを拡大する
他ない。図２にオーバーラップエリアを５°拡大した場合の新８ｍｍトラックフ
ォーマット３２を示す。この様にオーバーラップエリア３２Ｐを使用されていな
いリニアオーディオトラックに拡大することで２倍強の線記録密度で標本化周波
数４８kHz，量子化ビット数１６ビットのＰＣＭ音声を実現することができる。文献：特開平１−１１９９６６：「小型と記録特性の両立を図った８ミリビデオ
標準規格」日経エレクトロニクス（１９８３．５．２３）オーバーラップエリアを５°拡大することによって標本化周波数４８kHz，量
子化ビット数１６ビットの音声が線記録密度的には実現可能となった。しかし、
図２に示す様に、オーバーラップエリアを５°拡大することによって磁気テープ
１０の下側のエッジからの距離が少なくなるため、トラック３２のヘッド入り側
付近のヘッド再生出力が低下する。これは磁気テープ１０の下側のエッジがシリ
ンダーヘッドの突入時にめくり上がり、ヘッドとテープとの間の隙間が大きくな
るためである。この様に、ヘッド入り側付近は再生出力の低下によってＳ／Ｎが
悪化し、エラーレートが悪くなる。一方、ヘッド入り側付近は、ＰＣＭ音声データ４２の先頭付近でもあるためバ
ーストエラーが発生しやすくなる。これは、同期エラーによるものである。ＰＣ
Ｍ音声データ４２は図３の様なフォーマット５０になっており、１フィールド分
の音声データは幾つかのブロックに分けられている。それぞれのブロックにはヘ
ッダー５１として、同期信号、ＩＤコード（制御信号）、ブロックアドレス、パ
リティ（エラー検出信号）が付けられていて、これらはシリアル信号データをシ
ンボル単位のパラレル信号データに変換するための同期や、ブロック内音声デー
タの正しいＲＡＭアドレスを生成する重要な役割をもっている。このため、ヘッ
ダー５１内の同期信号やブロックアドレスには再生時、数ブロック前の情報を参照することによっ
て保護がかけられて、同期ずれやブロックアドレスエラーによる影響を少なくす
る工夫がされている。ところが、先頭ブロックの同期信号とブロックアドレスに
は、参照すべき情報がないために保護が弱くなる。つまり、先頭ブロックのヘッ
ダー５１にエラーが生じた場合は、シンボル単位に変換する際の同期エラーやＲ
ＡＭアドレスエラーが生じて、ブロック内の音声データが全て正しかった場合で
もブロック単位の長さのバーストエラーと等しい状態になる。このトラックの先頭ブロックの同時エラーを防止するために、信号を再生する
クロック再生用のクロック信号領域に同期信号パターンを記録する技術が特開昭
６０−２４７８６７に示されている。しかし、同期信号パターンのみを記録する
ため、再生時に、正しい同期信号パターンであるかの判断や、アドレスの誤りに
対応することができなかった。【発明が解決しようとする課題】この様に、オーバーラップを５°拡大することによりトラック先頭付近の再生
出力が低下し、エラーレートが悪化する。そして、先頭ブロックの同期エラーや
アドレスエラーの確率が高くなり、ブロック単位でのバーストエラーが発生しや
すくなる。このことから、音声データを補間によって出力する確率が高くなり音
声の品質が劣化する問題が生じる。本発明の目的は、先頭ブロックのヘッダー５１においても、同期信号とブロッ
クアドレスの強力な保護を可能とすることにある。【課題を解決するための手段】ここで、ＰＣＭ音声データ４２のヘッド入り側方向に位置するプリアンブル４
３に注目する。このプリアンブル信号は、クロック再生回路が自走周波数から正
規の周波数を再生するまでに数１０μｓの引き込み時間が必要なためにあり、通
常はエッジ成分を多くするため最短記録波長が記録されている。しかし、同期信
号などを含むヘッダーをプリアンブル４３に書き込んでも、これらの情報はディ
ジタル変調を施されて最長記録波長が管理されているために引き込み時間に大き
な影響を与えない。また、８ｍｍビデオＰＣＭ音声のプリアンブル４３は時間的
に充分な余裕がある。この様に、上記目的はプリアンブル４３にヘッダー情報を書き込み、ダミーブ
ロック構成とすることによって達成される。【作用】上記のように、プリアンブル４３をヘッダーを含むダミーブロック構成とする
ことで、このダミーブロックがＰＣＭ音声データの先頭データブロックと同じ作
用をし、ＰＣＭ音声データの先頭データブロックは、前のブロックの同期信号や
ブロックアドレスを参照することが可能となるので、強力な保護をかけることが
できる。【実施例】以下、本発明の実施例１を示す。図１が本発明をバースト状に伝送あるいは記
録するディジタル情報信号に応用したときのデータ配置図である。ここで、図１
のＰはプリアンブル信号１、Ｄはディジタル信号データ２、Ｈはヘッダー３、Ｓ
は同期信号４、Ａはアドレス５を表す。バースト状に伝送あるいは記録するディ
ジタル情報信号は、クロック再生のためのプリアンブル信号をディジタル情報信
号の時間的に前の部分に書き込む必要がある。本発明はディジタル情報信号の前
に存在するプリアンブル信号に着目したものである。ディジタル情報信号は通常
、一定時間ごとにデータの中に同期信号等のヘッダーを書き込み、同期ずれ等の
対応や、信号処理する際のＲＡＭアドレスの生成に利用している。ここで図１の
（ａ）で、このヘッダーに誤りが発生した場合について考える。まず、データの
先頭以外で誤りが発生した場合、ヘッダーが一定時間ごとに書き込まれているこ
とを利用することにより同期状態の維持や、ＲＡＭアドレスの値を正確に予想す
ることができる。しかし、先頭のヘッダーに誤りが発生した場合、参考となる同
期状態や、誤ったのが先頭のヘッダーかどうかの確証が判断できないためＲＡＭ
アドレスの値を予想することができない。このため、データの内容は先頭から次
に正しいヘッダーがとれるまで誤りとなる。そこで、図１（ｂ）に示すようにプ
リアンブル信号１の中にもデータ内のヘッダーに同期する様にヘッダー３を書き
込むようにすると、データの先頭ヘッダーに誤りが発生しても、同期状態の維持
や、ＲＡＭアドレスの値を正確に予想することができる。図１（ｃ）はヘッダー
として同期信号を書き込んだ場合で、プリアンブル信号１の中の同期信号で同期
がとれていれば先頭同期信号に誤りが発生してもデータを再生することができる
。図１の（ｄ）はヘッダーとして同期信号とアドレスを書き込んだ場合のもので、効果は図１の（ｂ）のものと同じもので
、データの先頭アドレスの値を予想できるような値をプリアンブル内のアドレス
に書き込む様にするものである。これらのプリアンブル内のヘッダーにはデータ
と同じ変調方式を用いることで最長波長を管理することができ、クロック再生の
時間に大きな影響を与えない。次に、他の実施例２について説明する。図２の（ｂ）が本発明をバースト状に
伝送あるいは記録する図２の（ａ）の様なデータフレーム構成をとるディジタル
情報信号に応用したときのデータ配置図である。図２に示すように、ディジタル
信号データがフレーム構成となっている場合、プリアンブル１もブロック構成と
し、図２の（ｂ）に示すようにデータフレーム６のヘッダーと同様な構成のダミ
ーヘッダー７をダミーブロック９に付けて記録することによって、再生時、同期
ＲＡＭアドレスの生成に上記実施例１と同様な効果を得ることができる。また、
再生時に同期信号やアドレスの保護を行う際に、ダミーヘッダー７とデータフレ
ーム６のヘッダー３の構成が同じであるため特別な保護方法を新たに付加する必
要がない。ここで、ダミーブロック９の中のダミーデータ８の値は、データフレ
ーム６と同じ変調方式を用いたとき、記録あるいは伝送波形がクロック再生に有
利なものになるようなデータを書き込む。次に、ダミーブロック９とデータブロックのブロックアドレス１１のつけ方を
工夫した実施例を説明する。図３から図５は、データブロックの先頭アドレスが
ｎであるときのダミーブロック９のブロックアドレス１１の付けかたを示してい
る。ここで、Ｓは同期信号、ＩはＩＤコード、ＢＡはブロックアドレス、Ｐはパ
リティコード、ＤＤはダミーデータ、Ｄはデータを表す。図３は、データブロッ
クの先頭アドレスｎに対してダミーブロック９のブロックアドレスを、ｎ−６，
ｎ−５，ｎ−４，ｎ−３…と付けることによってダミーブロック９のブロックア
ドレスのどれかひとつが正しいアドレスとして再生できれば、先頭アドレスｎか
ら何ブロック前かが判定できるので、データブロックの先頭アドレスｎの位置を
正確に予測することができる。図４はデータフレーム６内のブロックアドレス１
１の中に存在しないアドレスをダミーブロック９のブロックアドレスとして用い
たものである。この方式の利点は、ダミーブロックとデータブロックの区別が簡
単にできることである。図５はデータフレーム６内の後方のブロック数をｍとして、ダミーブロック９のブ
ロックアドレスを、ｎ＋ｍ−５，ｎ＋ｍ−４，ｎ＋ｍ−３…とデータフレーム６
の後方のアドレスを付ける様にすることによってＩＤコードとの整合性をとった
ものである。以上のように、データフレーム６のデータブロックの先頭アドレスｎの値を、
ある一定の規則で予想することのできる値をダミーブロック９のブロックアドレ
スとして用いることで先頭データブロックのヘッダーに誤りが生じても正確なア
ドレスを生成することができる。次に、実施例３について説明する。図６は、本発明をディジタル情報信号を磁
気テープにバースト状に記録し再生する装置、例えば、８ｍｍビデオのＰＣＭ音
声に応用した例の基本ブロック図である。まず、記録系の動作について説明する。アナログ信号の音声入力端子１０１か
ら入力されたアナログ信号は、ＡＤ変換器１０２で所定の標本化周波数で量子化
され量子化ビット単位のディジタル信号データに変換される。変換されたディジ
タル信号データからシンボル生成回路１０３で、シンボル単位のデータを生成し
、信号処理回路４でシンボルデータから訂正符号やヘッダー等を生成し図８に示
す様にフォーマット５０を行う。この図８のフォーマット例は、ビデオ信号のフ
ィールド周波数をＮＴＳＣの６０／１．００１Hzとした場合のものであり、１フ
ィールド分の音声データに対応したものである。フォーマット５０の構成は１ブロックを４４シンボルとして１１０ブロック並
べ、ヘッダー５１には、同期信号、ＩＤコード、ブロックアドレスと、ＩＤコー
ドとブロックアドレスの排他的論理和を施したパリティコードが付けられている
。各ブロックには４シンボルのＣ１符号５２が付けられ、Ｃ２符号はインターリ
ーブを図３に示すように５ブロックとして、１つのＣ２符号系列に付き４シンボ
ルのＣ２符号を付加し全体で２０ブロックのＣ２符号５３を付加している。この
図３の様にフォーマットされたデータフレーム５０に、ダミーブロック付加回路
１０５で図４に示すようにヘッド入り側方向の位置にダミーブロック６０を配置
する。図９に示すようにダミーブロック６０にはダミーヘッダー６１が設けられ
、データブロックのヘッダー５１と同様に、同期信号、ＩＤコード、ブロックア
ドレス、パリティコードが付けられている。このヘッダーの部分を拡大したもを図１０に示す。図１
０で、ＳＹＮＣは同期信号を、ＩＤはＩＤコードをＢ．Ａｄｒはブロックアドレ
スを表し、ＰＡＲＩＴＹはパリティコードを表す。このダミーブロック６０のブ
ロックアドレスは、先に述べた実施例の図３および図４を応用したものである。
ダミーブロック内のデータ６２は”ＥＢ”（１６進）とすることによって、この
実施例の場合、変調方式として８−１０変調を用いているため変調回路１０６の
出力で最短記録波長の連続した記録波形にすることができる。このとき、同期信
号も変調回路１０６でその直前の変調パターンに対応して”３１１”（１６進）
が”１１１”（１６進）かの変調コードに置き換えられる。図１１はダミーブロ
ックの先頭ブロックが、実際にテープに記録されるときの変調波形を示している
。変調波形は、データを変調コードに変換した後、シリアルデータに変換し、そ
のシリアルデータをＮＲＺＩ変換することによって得られる。図１１に示すよう
にダミーデータの”ＥＥ”（１６進）は、変調コードで”１１１１１１１１１１
”（２進）となり、ＮＲＺＩ変換を施することによって最短記録波形の連続した
変調波形とすることができる。また、その他のデータの変調波形も最大で最短記
録波長の４倍の波長（ｓｙｎｃの変調波形）に抑えることができ、クロック再生
時の引き込み時間にほとんど影響しない。この様に、図９のダミーブロック６０を付加したデータフレーム５０は変調回
路１０６で８−１０変調されて記録回路１０７に入力される。ここで、ビデオ入
力端子１２１から入力されたビデオ信号も、記録ビデオ信号処理回路１０８で信
号処理されて記録回路１０７に入力される。記録回路１０７では、ＰＣＭ信号と
ビデオ信号とをシリンダ１０９の２つのヘッドに振り分けて、磁気テープ１１０
上に図７のオーバーラップエリアを５°拡大した新８ｍｍトラックフォーマット
３２で記録される。次に、再生系の動作について説明する。磁気テープ１１０上の磁気記録パター
ンをシリンダ１０９の２つのヘッドで検出し、再生信号を再生回路１１１に出力
する。再生回路１１１では、信号を増幅すると共に記録エリアによってＰＣＭ信
号とビデオ信号とを振り分け、ビデオ信号は再生ビデオ信号処理回路１１２へ出
力し、ＰＣＭ信号はクロック再生を行って、シリアルなディジタル信号データと
して再生クロックと共に同期保護・復調回路１１３に出力する。同期保護・復調回路１１３で
は、同期信号とブロックアドレスの保護と、復調を行う。図１２に同期保護・復
調回路１１３とダミーブロック削除回路１１４をまとめたもののブロック図を示
し、動作について説明する。再生データと再生クロックはシフトレジスタ８０に入力されてパラレル信号に
なり、同期信号検出回路８２で同期信号の検出を行う。同期信号が検出されたら
、検出信号は検出窓生成回路８４を経て同期カウンタ８３に入力されシンボル単
位での同期をとる。復調・同期化回路８１ではシンボル単位での同期化と復調を
行う。ここで、同期信号の保護は、同期・アドレス保護回路９０と検出窓生成回
路８４で行う。基本動作は、同期信号が１ブロックに１つ一定時間ごとに再生さ
れることを利用する。つまり、はじめに正規の同期信号が現れたら、一定時間ご
との検出窓だけ同期信号の検出を行い、検出できない場合は数ブロックの間、同
期保護（前の同期状態の維持）を行う。その後、さらに同期信号の検出ができな
い場合は、再び正規の同期信号を検索する。ここで、同期信号の正規性の判断は
ブロックアドレスの正規性をみて判断する。この様な手順で同期保護を行うこと
によって、同期信号のエラーや、再生信号の同期ずれに対応することができる。
この様に同期化されたシンボルデータはデータバス９４を介してＲＡＭ９３に書
き込まれる。つぎに、ＲＡＭ９３に書き込む際のアドレス保護について説明する。ブロック
アドレスは、ＲＡＭ９３のアドレスと対応しており、このアドレスに誤りがあり
、誤ったＲＡＭアドレスにデータを書き込むと、再生データの時系列順が狂って
しまいブロック全体のエラーとなってしまう。このため、アドレスの保護は強力
なものである必要がある。図１２に示す実施例ではアドレスの正規性はヘッダ
ー５１内のパリティチェック回路８７、アドレス連続性チェック回路８８、
再生アドレス≦デコードアドレスチェック回路８９の結果をもとに保護の判断を
している。つまり、上記したからまでのチェックを通過したもののみ、正し
いアドレスとして判断し、再生アドレスがＲＡＭアドレスとして用いられるが、
再生アドレスにエラーが生じからまでのチェックを通過できない場合はアド
レス保護を行い、再生アドレスにエラーが発生した以前の正しいアドレスからの
カウント値をＲＡＭアドレスとして用いる。この様な、アドレス保護をかけることによって、ヘッダー内のブロックアドレ
ス、あるいはＩＤコードやパリティコードにエラーが発生した場合でも信頼性の
高いＲＡＭアドレスを生成することが可能となる。ここで、同期化を行う際に、先頭ブロックの同期信号にエラーが発生して同期
信号が同期検出回路８２で検出できない場合について考える。この場合、先頭ブ
ロックであるため参考となる同期状態が存在しないので同期保護をかけることが
出来ない。従って、この場合シンボル単位の同期がとれないために、次に正規の
同期信号が検出されるまで全てのデータがエラーとなる。次に、先頭ブロックのブロックアドレスにエラーが発生した場合について考え
ると、この場合エラーが発生した以前の正しいアドレスが存在しないため保護を
かけることができない。また、そのブロックが何ブロック目であるか不明となる
。このため、そのブロックは全てエラーとしてＲＡＭ９３のアドレス”０”に書
き込むことになる。この様に、先頭ブロックのヘッダーにエラーが発生した場合、先頭の同期信号
や先頭のブロックアドレスの保護は困難であり、保護をかけたとしてもエリア信
号等を用いる弱いものになる。しかし、図４に示すようなダミーブロック６０を
データフレーム５０に付加することによって、先頭の同期信号にエラーが発生し
ても先頭のダミーブロック６０がエラーになるだけである。そして、数ブロック
のダミーブロック６０の再生の中で正規の同期信号を検出することができれば、
先頭のデータブロックにおいて同期エラーによるブロック単位の長さのバースト
エラーが発生することがない。また、先頭アドレスにエラーが発生した場合は、
ダミーブロックのヘッダー内のブロックアドレスを図５に示す様に、先頭データ
ブロックの位置が予想できるように付けることで、先頭のダミーブロックのブロ
ックアドレスにエラーが発生した場合でも、データがダミーであるため問題ない
。そして、数ブロックのダミーブロック６０を再生する間に、正しいブロックア
ドレスを検出すれば、検出したブロックアドレスからの時間的カウント値で、先
頭データブロックにアドレスエラーが発生してもアドレスに保護をかけることが
できＲＡＭ９３に正しいアドレスで書き込むことができる。ここで、ダミーブロ
ックで正しいブロックアドレスを検出した場合、ダミーブロック内のダミーデー
タをＲＡＭ９３に書き込まないという処理が必要となるが、ダミーブロック内のブロックアドレスは、データブ
ロックのアドレスの中に存在しない値なのでダミーブロック判別回路８６で、簡
単に判別できる。また、ＲＡＭ９３に書き込んだとしても、そのＲＡＭアドレス
を使用しないような信号処理をすればよい。また、ダミーブロック内のＩＤコー
ドはブロックアドレスによってデータフレーム内のＩＤコードに対応したＩＤ情
報を書き込むようにする。ここで、図８の様にダミーブロック６０を付加しないデータフレームが再生さ
れる場合について考えると、先頭データブロックから次に正規の同期信号が検出
されるまでブロック単位の長さのバーストエラーとなってしまう。しかも、図２
に示す様にオーバーラップエリアの拡大によってＰＣＭ音声データ４２の先頭が
、テープ下側のエッジに近くなるため、シリンダーヘッド９の突入時にテープ１
０のめくり上がりによって、テープ１０とヘッド９の隙間が大きくなる影響で再
生出力が低下する。このため、このＰＣＭ音声データ４２の先頭付近ではエラー
レートが悪化し、先頭データブロックの同期信号を検出できない確率が高くなる
。従って、先頭データブロックからのブロック単位の長さのバーストエラーが発
生する確率が高くなり、音声をデータの補間によって出力する確率が増加し、音
質の劣化をもたらすことになる。上記の様に、データフレーム５０にダミーブロック６０を付加することによっ
て、先頭データブロックにエラーが発生した場合でも同期信号とブロックアドレ
スに保護をかけることが可能となるため同期エラーやＲＡＭアドレスエラーによ
るブロック単位の長さのバーストエラーの発生する確率を低く抑えることがえき
る。また、ダミーブロックを付加したデータフレームに先頭データブロックにエ
ラーが発生した場合で、同期エラーやＲＡＭアドレスエラーが発生する場合は、
ダミーブロック６０の全てのヘッダー６１にエラーが生じた場合であり、この確
率は極めて低い。この様に、ＲＡＭ９３に書き込まれたデータは、信号処理回路１１５で誤り訂
正やＩＤコードの処理を行い、シンボル合成回路１１６でシンボルデータから量
子化ビット数のワードデータを合成し、ＤＡ変換機１１７でディジタル信号デー
タからアナログ信号データに変換し、音声出力端子１１８から音声信号が出力さ
れる。【発明の効果】本発明によれば、オーバーラップエリアの拡大によって、ヘッド走査開始付近
の再生出力が低下して、エラーレートが悪化し、先頭データブロックのヘッダー
にエラーが生じても、同期信号の保護、ブロックアドレスの保護アドレスの生成
が可能となるので、先頭ブロックの同期エラーや、ブロックアドレスエラーによ
る、ブロック単位の長さで生じるバーストエラーの発生を抑える効果がある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for recording / reproducing a PCM signal on a magnetic tape, and more particularly to an apparatus for recording / reproducing a PCM signal on a magnetic tape.
The present invention relates to a synchronization protection device suitable for recording and reproducing PCM audio when a video overlap area is enlarged. 2. Description of the Related Art Conventionally, a track format 31 of 8 mm video is defined as shown in FIG. As shown in FIG.
, A video signal 34, and a PCM audio signal 37 obtained by subjecting one field of stereo audio data to time-axis compression are recorded in an area 31P that overlaps the video signal 34 by 36 degrees in the head scanning side. . The 36 ° overlap area 31P includes a scan start section 39 (a margin section at the head scan start point),
The PCM audio data 3 includes a preamble 38 (clock reproduction signal), a PCM audio signal 37, a post ampule 36 (margin section during after recording), and a VP guard 35 (a guard section between a video signal and a PCM audio signal).
7 starts from a position 5 ° from the head entry side. The signals 38 to 36 are subjected to bi-phase mark modulation and recorded on a magnetic tape. This conventional 8mm
PCM audio of video has a sampling frequency of 31.5 kHz and a quantization bit number of 10 bits. This is a sampling frequency of 48 kHz, which is mainly used for CDs and DATs.
The sound quality is inferior to z, 44.1 kHz, and the number of quantization bits 16 bits. However, since the PCM audio having a sampling frequency of 48 kHz and the number of quantization bits of 16 bits has about three times as much information amount as the conventional PCM audio, the conventional PCM audio system is used and the same amount of information is used. In order to realize the overlap area 31P of about ° C, about three times the linear recording density is required. Therefore, the correction code was optimized in order to reduce the linear recording density. However, a linear recording density of about 25 times was still required. Further, in order to realize high-density magnetic recording, a high-performance tape was used and the modulation method was optimized. However, recording and reproduction at a linear recording density about twice that of conventional PCM audio was limited. Therefore, a PCM sound having a sampling frequency of 48 kHz and a quantization bit number of 16 bits is converted to 8 bits.
The only way to realize mm video is to expand the 36 ° overlap area 31P. FIG. 2 shows a new 8 mm track format 32 when the overlap area is enlarged by 5 °. In this way, by expanding the overlap area 32P to an unused linear audio track, PCM audio having a sampling frequency of 48 kHz and a quantization bit number of 16 bits can be realized with a linear recording density slightly more than twice. Literature: JP-A-1-119966: "8 mm video standard for achieving both compactness and recording characteristics" Nikkei Electronics (1983.5.23) Sampling frequency 48 kHz, quantization by expanding overlap area by 5 ° Audio with 16 bits has become feasible in terms of linear recording density. But,
As shown in FIG. 2, since the distance from the lower edge of the magnetic tape 10 is reduced by enlarging the overlap area by 5 °, the head reproduction output near the head entry side of the track 32 is reduced. This is because the lower edge of the magnetic tape 10 is turned up when the cylinder head enters, and the gap between the head and the tape increases. As described above, near the head entry side, the S / N ratio deteriorates due to the decrease in the reproduction output, and the error rate deteriorates. On the other hand, since the vicinity of the head entry side is also near the head of the PCM audio data 42, a burst error is likely to occur. This is due to a synchronization error. PC
The M audio data 42 has a format 50 as shown in FIG. 3, and the audio data for one field is divided into several blocks. Each block is provided with a synchronization signal, an ID code (control signal), a block address, and a parity (error detection signal) as a header 51 for converting serial signal data into parallel signal data in symbol units. And plays an important role in generating the correct RAM address of the audio data in the block. For this reason, the synchronizing signal and the block address in the header 51 are protected by referring to the information several blocks before at the time of reproduction, so that the influence of the synchronization deviation and the block address error is reduced. However, the protection is weakened because the synchronization signal and the block address of the first block have no information to be referred to. That is, if an error occurs in the header 51 of the first block, a synchronization error or R
Even if an AM address error occurs and all the audio data in the block is correct, the state becomes the same as the burst error of the length of the block unit. Japanese Patent Application Laid-Open No. 60-247867 discloses a technique for recording a synchronous signal pattern in a clock signal area for clock reproduction for reproducing a signal in order to prevent a simultaneous error in the head block of the track. However, since only the synchronization signal pattern is recorded, it was not possible to determine whether the synchronization signal pattern was correct or to cope with an address error during reproduction. As described above, by expanding the overlap by 5 °, the reproduction output near the head of the track is reduced, and the error rate is deteriorated. Then, the probability of a synchronization error or an address error in the first block increases, and a burst error easily occurs in block units. For this reason, there is a problem that the probability that the audio data is output by interpolation increases, and the quality of the audio deteriorates. An object of the present invention is to enable strong protection of a synchronization signal and a block address even in a header 51 of a head block. Here, a preamble 4 located in the head entry side direction of the PCM audio data 42 is used.
Pay attention to 3. This preamble signal requires a pull-in time of several tens of microseconds before the clock recovery circuit reproduces the normal frequency from the free-running frequency. Usually, the shortest recording wavelength is recorded to increase the edge component. However, even if a header including a synchronization signal or the like is written in the preamble 43, such information does not significantly affect the pull-in time because the information is digitally modulated and the longest recording wavelength is managed. Further, the preamble 43 of the 8 mm video PCM audio has a sufficient time margin. As described above, the above object is achieved by writing header information in the preamble 43 to form a dummy block. As described above, by forming the preamble 43 as a dummy block including a header, this dummy block has the same operation as the head data block of PCM audio data, and the head data block of PCM audio data is Since it is possible to refer to the block synchronization signal and block address, strong protection can be applied. Hereinafter, Example 1 of the present invention will be described. FIG. 1 is a data arrangement diagram when the present invention is applied to a digital information signal transmitted or recorded in a burst. Here, FIG.
P is a preamble signal 1, D is digital signal data 2, H is a header 3, S
Represents a synchronization signal 4 and A represents an address 5. For a digital information signal to be transmitted or recorded in a burst, it is necessary to write a preamble signal for clock recovery in a time preceding the digital information signal. The present invention focuses on a preamble signal existing before a digital information signal. The digital information signal usually writes a header such as a synchronizing signal in the data at regular time intervals, and uses the header to cope with a synchronizing error and to generate a RAM address when performing signal processing. Here, a case where an error occurs in this header is considered in FIG. First, when an error occurs at a position other than the beginning of data, it is possible to maintain the synchronization state and accurately predict the value of the RAM address by utilizing the fact that the header is written at regular intervals. However, when an error occurs in the first header, it is not possible to determine the synchronization state to be used as reference or to confirm whether the error is the first header.
The value of the address cannot be predicted. For this reason, the content of the data becomes erroneous from the beginning until the next correct header is obtained. Therefore, as shown in FIG. 1B, when the header 3 is written in the preamble signal 1 so as to synchronize with the header in the data, even if an error occurs in the first header of the data, the synchronization state is maintained. Maintenance and the value of the RAM address can be accurately predicted. FIG. 1C shows a case where a synchronization signal is written as a header. If synchronization is achieved with the synchronization signal in the preamble signal 1, data can be reproduced even if an error occurs in the head synchronization signal. FIG. 1 (d) shows a case where a synchronization signal and an address are written as a header. The effect is the same as that of FIG. 1 (b), and a value which can predict the value of the head address of data is preambled. It is intended to write to the address within. The longest wavelength can be managed by using the same modulation scheme as data for the header in these preambles, and does not significantly affect the clock recovery time. Next, another embodiment 2 will be described. FIG. 2B is a data arrangement diagram when the present invention is applied to a digital information signal having a data frame configuration as shown in FIG. 2A for transmitting or recording in a burst form. As shown in FIG. 2, when the digital signal data has a frame structure, the preamble 1 also has a block structure, and a dummy header 7 having the same structure as the header of the data frame 6 as shown in FIG. By recording the data in the dummy block 9 , the same effect as in the first embodiment can be obtained in generating the synchronous RAM address during reproduction. Also,
When the synchronization signal and the address are protected at the time of reproduction, the configuration of the dummy header 7 and the header 3 of the data frame 6 are the same, so that it is not necessary to newly add a special protection method. Here, as the value of the dummy data 8 in the dummy block 9 , when the same modulation method as that of the data frame 6 is used, data is written so that the recording or transmission waveform is advantageous for clock reproduction. Next, an embodiment in which the way of assigning the block address 11 of the dummy block 9 and the data block is devised will be described. FIGS. 3 to 5 show how the block address 11 of the dummy block 9 is assigned when the head address of the data block is n. Here, S represents a synchronization signal, I represents an ID code, BA represents a block address, P represents a parity code, DD represents dummy data, and D represents data. FIG. 3 shows the block address of the dummy block 9 with respect to the head address n of the data block, n-6,
If any one of the block addresses of the dummy block 9 can be reproduced as a correct address by attaching n-5, n-4, n-3,... The position of the address n can be accurately predicted. FIG. 4 shows block address 1 in data frame 6 .
The address which does not exist in 1 is used as the block address of the dummy block 9 . The advantage of this method is that it is easy to distinguish between a dummy block and a data block. Figure 5 is a m number of blocks of the rear of the data frame 6, the block addresses of the dummy block 9, n + m-5, n + m-4, n + m-3 ... and data frames 6
By adding an address behind the ID code, consistency with the ID code is obtained. As described above, the value of the head address n of the data block of the data frame 6 is
By using a value that can be predicted by a certain rule as the block address of the dummy block 9, an accurate address can be generated even if an error occurs in the header of the leading data block. Next, a third embodiment will be described. FIG. 6 is a basic block diagram showing an example in which the present invention is applied to a device for recording and reproducing digital information signals on a magnetic tape in a burst form, for example, 8 mm video PCM audio. First, the operation of the recording system will be described. The analog signal input from the audio input terminal 101 of the analog signal is quantized by the AD converter 102 at a predetermined sampling frequency and is converted into digital signal data in units of quantization bits. The symbol generation circuit 103 generates data in symbol units from the converted digital signal data, and the signal processing circuit 4 generates a correction code, a header, and the like from the symbol data, and performs the format 50 as shown in FIG. The format example of FIG. 8 is for the case where the field frequency of the video signal is NTSC 60 / 1.001 Hz, and corresponds to one field of audio data. The format 50 has a structure in which 110 blocks are arranged with one block as 44 symbols, and a header 51 is provided with a synchronization signal, an ID code, a block address, and a parity code obtained by performing an exclusive OR of the ID code and the block address. . Each block is provided with a four-symbol C1 code 52, and the C2 code is an interleave of five blocks as shown in FIG. 3 and a four-symbol C2 code is added to one C2 code sequence to provide a total of 20 blocks of C2 code. Reference numeral 53 is added. In the data frame 50 formatted as shown in FIG. 3, a dummy block 60 is arranged at a position in the head entry side direction by the dummy block adding circuit 105 as shown in FIG. As shown in FIG. 9, a dummy header 61 is provided in the dummy block 60 , and a synchronization signal, an ID code, a block address, and a parity code are attached to the dummy header 61 in the same manner as the header 51 of the data block. FIG. 10 shows an enlarged view of the header. FIG.
0, SYNC indicates a synchronization signal, ID indicates an ID code, Adr represents a block address, and PARITY represents a parity code. The block address of the dummy block 60 is obtained by applying FIGS. 3 and 4 of the embodiment described above.
The data 62 in the dummy block is set to “EB” (hexadecimal), and in this embodiment, since the modulation system uses 8-10 modulation, the output of the modulation circuit 106 continuously records the shortest recording wavelength. It can be a waveform. At this time, the synchronization signal is also "311" (hexadecimal) in the modulation circuit 106 corresponding to the immediately preceding modulation pattern.
Is replaced by a modulation code of “111” (hexadecimal). FIG. 11 shows a modulation waveform when the head block of the dummy block is actually recorded on the tape. The modulation waveform is obtained by converting data into a modulation code, converting the data into serial data, and subjecting the serial data to NRZI conversion. As shown in FIG. 11, "EE" (hexadecimal) of the dummy data is a modulation code of "1111111111".
(Binary), and by performing NRZI conversion, it is possible to obtain a continuous modulation waveform of the shortest recording waveform. The modulation waveform of the other data is also at most four times the minimum recording wavelength (sync). (Modulated waveform) and has little effect on the pull-in time during clock reproduction In this manner, the data frame 50 to which the dummy block 60 in FIG. Here, the video signal input from the video input terminal 121 is also signal-processed by the recording video signal processing circuit 108 and input to the recording circuit 107. In the recording circuit 107, the PCM signal and the video signal are output. To the two heads of the cylinder 109, and the magnetic tape 110
The data is recorded in a new 8 mm track format 32 in which the overlap area in FIG. Next, the operation of the reproducing system will be described. The magnetic recording pattern on the magnetic tape 110 is detected by the two heads of the cylinder 109, and a reproduction signal is output to the reproduction circuit 111. The reproduction circuit 111 amplifies the signal and distributes the PCM signal and the video signal according to the recording area, outputs the video signal to the reproduction video signal processing circuit 112, performs the clock reproduction of the PCM signal, and converts the PCM signal into serial digital signal data. The signal is output to the synchronization protection / demodulation circuit 113 together with the reproduced clock. The synchronization protection / demodulation circuit 113 protects a synchronization signal and a block address and performs demodulation. FIG. 12 is a block diagram showing the synchronization protection / demodulation circuit 113 and the dummy block deletion circuit 114 together, and the operation will be described. The reproduction data and the reproduction clock are input to the shift register 80 to become parallel signals, and the synchronization signal detection circuit 82 detects a synchronization signal. When the synchronization signal is detected, the detection signal is input to the synchronization counter 83 via the detection window generation circuit 84, and is synchronized in units of symbols. The demodulation / synchronization circuit 81 performs synchronization and demodulation in symbol units. Here, the synchronization signal is protected by the synchronization / address protection circuit 90 and the detection window generation circuit 84. The basic operation utilizes that a synchronization signal is reproduced one block at a time. That is, when a normal synchronizing signal first appears, the synchronizing signal is detected only in the detection window at regular time intervals, and if it cannot be detected, the synchronizing protection (maintaining the previous synchronizing state) is performed for several blocks. Thereafter, if the synchronization signal cannot be detected further, a normal synchronization signal is searched again. Here, the normality of the synchronization signal is determined by checking the normality of the block address. By performing the synchronization protection in such a procedure, it is possible to cope with an error of the synchronization signal and a synchronization deviation of the reproduction signal.
The symbol data thus synchronized is written to the RAM 93 via the data bus 94. Next, address protection when writing to the RAM 93 will be described. The block address corresponds to the address of the RAM 93, and there is an error in this address. If data is written to an incorrect RAM address, the chronological order of reproduced data will be out of order, resulting in an error for the entire block. For this reason, address protection needs to be strong. In the embodiment shown in FIG. 12, the normality of the address is determined by the parity check circuit 87 in the header 51, the address continuity check circuit 88,
The judgment of protection is made based on the result of reproduction address ≦ decode address check circuit 89. That is, only those that pass the above checks are determined as correct addresses, and the reproduction address is used as the RAM address.
If the reproduction address cannot be checked until an error occurs, address protection is performed, and a count value from a correct address before the error occurred in the reproduction address is used as a RAM address. By applying such address protection, a highly reliable RAM address can be generated even when an error occurs in a block address in a header or an ID code or a parity code. Here, a case where an error occurs in the synchronization signal of the first block when synchronization is performed and the synchronization signal cannot be detected by the synchronization detection circuit 82 will be considered. In this case, since it is the first block, there is no reference synchronization state, so that synchronization protection cannot be applied. Therefore, in this case, since synchronization in the symbol unit cannot be achieved, all data will be in error until the next normal synchronization signal is detected. Next, considering a case where an error occurs in the block address of the first block, in this case, protection cannot be applied because there is no correct address before the error occurred. Also, it is unknown what block the block is. Therefore, all the blocks are written to the address “0” of the RAM 93 as an error. As described above, when an error occurs in the header of the head block, it is difficult to protect the head synchronization signal and the head block address, and even if the protection is applied, the protection becomes weak using an area signal or the like. However, by adding a dummy block 60 as shown in FIG. 4 to the data frame 50 , even if an error occurs in the first synchronization signal, only the first dummy block 60 becomes an error. Then, if a normal synchronization signal can be detected in the reproduction of the dummy blocks 60 of several blocks,
A burst error having a block unit length due to a synchronization error does not occur in the first data block. If an error occurs at the start address,
As shown in FIG. 5, by attaching the block address in the header of the dummy block so that the position of the first data block can be predicted, even if an error occurs in the block address of the first dummy block, the data is dummy. No problem. If the correct block address is detected while reproducing the dummy blocks 60 of several blocks, the address is protected even if an address error occurs in the first data block with the temporal count value from the detected block address. Thus, the data can be written to the RAM 93 at the correct address. Here, when a correct block address is detected in the dummy block, a process of not writing the dummy data in the dummy block to the RAM 93 is required, but the block address in the dummy block does not exist in the address of the data block. Since the value is a value, it can be easily determined by the dummy block determination circuit 86. Even if the data is written to the RAM 93, signal processing that does not use the RAM address may be performed. As the ID code in the dummy block, ID information corresponding to the ID code in the data frame is written by the block address. Here, assuming a case where a data frame to which the dummy block 60 is not added as shown in FIG. 8 is reproduced, a burst error of a block unit length from the first data block to the next normal synchronization signal is detected. Would. Moreover, FIG.
As shown in (1), the head of the PCM audio data 42 becomes closer to the lower edge of the tape due to the enlargement of the overlap area.
The turn-up of 0 reduces the reproduction output due to the effect of increasing the gap between the tape 10 and the head 9. For this reason, the error rate deteriorates near the head of the PCM audio data 42, and the probability that the synchronization signal of the head data block cannot be detected increases. Therefore, the probability of occurrence of a burst error having a length of a block unit from the head data block increases, the probability of outputting sound by interpolation of data increases, and the sound quality deteriorates. As described above, by adding the dummy block 60 to the data frame 50 , even if an error occurs in the first data block, it is possible to protect the synchronization signal and the block address. It is possible to reduce the probability of occurrence of a burst error having a length of a block unit. If an error occurs in the first data block in the data frame to which the dummy block is added, and a synchronization error or a RAM address error occurs,
This is a case where an error has occurred in all the headers 61 of the dummy block 60 , and the probability is extremely low. As described above, the data written in the RAM 93 is subjected to error correction and ID code processing in the signal processing circuit 115, and word data of the number of quantization bits is synthesized from the symbol data in the symbol synthesis circuit 116, and the DA converter 117 Converts the digital signal data into analog signal data, and outputs an audio signal from the audio output terminal 118. According to the present invention, even if the reproduction output near the start of head scanning decreases due to the enlargement of the overlap area, the error rate deteriorates, and even if an error occurs in the header of the first data block, the synchronization signal Protection and generation of a protected address of a block address, it is possible to suppress the occurrence of a burst error occurring in a block unit length due to a synchronization error of the first block or a block address error.

【図面の簡単な説明】第１図は本発明の一実施例の基本データ配置図、第２図は本発明の一実施例の
データフレームにおける基本データ配置図、第３図は、第４図、第５図は本発明
の一実施例のデータフレームにおけるアドレス配置図、第６図はブロック図、第
７図はテープ上のフォーマットを示すトラックフォーマット図、第８図は実施例
で用いたデータフォーマット図、第９図はダミーブロックの配置図、第１０図は
ダミーブロックの内容を示すデータ配置図、第１１図はテープ上の記録変調波形
を示す変調波形図、第１２図は同期保護・復調回路の基本ブロック図である。【符号の説明】１…プリアンブル、２…データ、３…ヘッダー、４…同期信号、５…アドレス
、６…データフレーム、７…ダミーヘッダー、８…ダミーデータ、９…ダミーブ
ロック、１１…ブロックアドレス、３１…従来８ｍｍトラックフォーマット、３
２…新８ｍｍトラックフォーマット、３９，４０…走査開始区間、３８，４３…
プリアンブル、３７，４０…ＰＣＭ音声データ、３４…映像信号、５０…データ
フレーム、５１…ヘッダー、５２…Ｃ１符号、５３…Ｃ２信号、５４，５５…デ
ータ、６０…ダミーブロック、６１…ダミーヘッダー、６２…ダミーデータ、８
１…復調・同期化回路、８６…ダミーブロックエリア生成回路、８７…パリティ
チェック回路、８８…アドレス連続性チェック回路、８９…再生アドレス≦デコ
ードアドレスチェック回路、９０…同期アドレス保護回路、９２…ＲＡＭアドレ
スカウンター、９３…ＲＡＭ、１０１…音声入力端子、１０４…信号処理回路（
符号化）、１０５…ダミーブロック付加回路、１０６…変調回路、１０９…シリ
ンダ、１１０…テープ、１１１…再生回路、１１３…同期保護・復調回路、１１
４…ダミーブロック削除回路、１１５…信号処理回路（復号化）、１１８…音声
出力端子。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a basic data arrangement diagram of one embodiment of the present invention, FIG. 2 is a basic data arrangement diagram in a data frame of one embodiment of the present invention, and FIG. FIG. 5 is an address layout diagram in a data frame according to one embodiment of the present invention, FIG. 6 is a block diagram, FIG. 7 is a track format diagram showing a format on a tape, and FIG. 8 is data used in the embodiment. FIG. 9 is a layout diagram of dummy blocks, FIG. 10 is a data layout diagram showing the contents of the dummy blocks, FIG. 11 is a modulation waveform diagram showing a recording modulation waveform on a tape, and FIG. It is a basic block diagram of a demodulation circuit. [Description of Signs] 1 ... preamble, 2 ... data, 3 ... header, 4 ... sync signal, 5 ... address, 6 ... data frame, 7 ... dummy header, 8 ... dummy data, 9 ... dummy block, 11 ... block address , 31 ... conventional 8mm track format, 3
2: New 8mm track format, 39, 40: Scan start section, 38, 43 ...
Preamble, 37, 40 PCM audio data, 34 video signal, 50 data frame, 51 header, 52 C1 code, 53 C2 signal, 54, 55 data, 60 dummy block, 61 dummy header, 62 ... Dummy data, 8
Reference Signs List 1 demodulation / synchronization circuit, 86 dummy block area generation circuit, 87 parity check circuit, 88 address continuity check circuit, 89 reproduction address ≦ decode address check circuit, 90 synchronization address protection circuit, 92 RAM Address counter, 93 RAM, 101 audio input terminal, 104 signal processing circuit (
Encoding: 105, dummy block addition circuit, 106: modulation circuit, 109: cylinder, 110: tape, 111: reproduction circuit, 113: synchronization protection / demodulation circuit, 11
4 ... Dummy block deletion circuit, 115 ... Signal processing circuit (decoding), 118 ... Audio output terminal.

Claims

Claims 1. A digital audio signal to be recorded on a magnetic tape while forming a track in a helical shape by a rotating head is divided into a plurality of data blocks, and a header of each of the data blocks is A first header information section including at least a first synchronization signal indicating a head position of a data block and a first address signal indicating an order of the data block is arranged such that the synchronization signals have a predetermined time interval. A first synchronizing signal and a first address signal in the leading digital signal data are recorded near the lower edge of the track on the tape, and the time axis In the preamble signal existing before the digital signal data, the second
A plurality of second header information sections each including a synchronization signal and a second address signal indicating the order of the synchronization signal, and the rotary head enters the magnetic tape from a lower edge side and records the magnetic tape. In the vicinity of the lower edge portion of the tape when performing, in order to suppress the occurrence of a burst error even when the reproduction output is reduced due to a large gap between the head and the tape, the preamble signal and the digital signal data are continuously And recording the second synchronization signal and the second address signal on the lower edge portion side of the recording position of the first synchronization signal and the first address signal on the track. The recording method of an information signal characterized by the above-mentioned. 2. A digital audio signal to be recorded on a magnetic tape while forming a track in a helical shape by a rotary head is divided into a plurality of data blocks, and at least a head position of the data block is provided in a header of each data block. And a first header information section including a first synchronization signal indicating the order of the data blocks and a first address signal indicating the order of the data blocks, and constitutes digital signal data in which the synchronization signals are arranged at predetermined time intervals. The first first synchronizing signal and the first address signal in the digital signal data are recorded near the lower edge of the track on the tape, and the digital signal data is recorded on the time axis. In the pre-existing preamble signal, the second
And a plurality of second header information sections each including a second address signal having continuity with the first address signal in the first header information section. When the rotary head rushes into the magnetic tape from the lower edge side for recording, near the lower edge portion of the tape, a burst error occurs even when the reproduction output is reduced due to a large gap between the head and the tape. In order to suppress the occurrence of the above, the preamble signal and the digital signal data are continuously provided, and the second synchronization signal and the second address signal are replaced by the first first synchronization signal and the first address signal. The recorded preamble signal and the digital signal data are reproduced on the lower edge side of the recording position on the track, and the reproduced preamble signal is reproduced. And detecting a second synchronization signal and a second address signal in the preamble signal from the preamble signal, and detecting an error in the first synchronization signal in the digital signal data based on the continuity of the synchronization signal and the address signal. A method for recording / reproducing an information signal, comprising performing synchronization protection in the event of occurrence of an information signal. 3. A digital audio signal to be recorded on a magnetic tape while forming a track in a helical shape by a rotary head is divided into a plurality of data blocks, and at least a start position of the data block is added to a header of each data block. Generating digital signal data in which a first header information section including a first synchronizing signal indicating the order of the data blocks and a first address signal indicating the order of the data blocks is arranged such that the synchronizing signals are arranged at a predetermined time interval. A plurality of second header information sections that exist before the digital signal data on the time axis and include a second synchronization signal and a second address signal indicating the order of the synchronization signal; Generating means for generating the preamble signals arranged in the digital signal data; a first synchronizing signal and a first address signal at the beginning of the digital signal data; Is recorded near the lower edge portion of the track on the tape, and when the rotary head enters the magnetic tape from the lower edge side to record, near the lower edge portion of the tape, In order to suppress the occurrence of a burst error even when the reproduction output is reduced due to an increase in the gap between the head and the tape, the preamble signal and the digital signal data are continuously output, and the second synchronization signal and the second Recording means for recording the second address signal on the lower edge side of the recording position of the first synchronizing signal and the first address signal on the track. Information signal recording device. 4. A digital audio signal which is recorded on a magnetic tape while forming a track in a helical shape by a rotary head is divided into a plurality of data blocks, and at least a head position of the data block is provided in a header of each data block. Generating digital signal data in which a first header information section including a first synchronizing signal indicating the order of the data blocks and a first address signal indicating the order of the data blocks is arranged such that the synchronizing signals are arranged at a predetermined time interval. A generation processing means for processing, which is present before the digital signal data on the time axis, indicates a second synchronization signal and an order of the synchronization signal, and has continuity with the address signal in the first header information section. Generating means for generating a preamble signal in which a plurality of second header information sections each including a second address signal are arranged; The first synchronization signal and the first address signal at the beginning of the signal data are recorded near the lower edge of the track on the tape.
When the rotary head rushes into the magnetic tape from the lower edge side to record,
In the vicinity of the lower edge of the tape, in order to suppress the occurrence of a burst error even when the reproduction output is reduced due to an increase in the gap between the head and the tape, the preamble signal and the digital signal data are continuously transmitted, and Recording means for recording the second synchronization signal and the second address signal on the lower edge side of the recording position of the first synchronization signal and the first address signal on the track, Means for reproducing the recorded preamble signal and the digital signal data; means for detecting a second synchronization signal and a second address signal in the preamble signal from the reproduced preamble signal; The first synchronization signal in the digital signal data is deleted based on the continuity of the detected synchronization signal and the address signal. Recording and reproducing apparatus of the information signal, characterized in that over has and a synchronization protection unit which performs synchronization protection in the event of their occurrence.