JP2585630B2 - AGC circuit - Google Patents
AGC circuitInfo
- Publication number
- JP2585630B2 JP2585630B2 JP62249013A JP24901387A JP2585630B2 JP 2585630 B2 JP2585630 B2 JP 2585630B2 JP 62249013 A JP62249013 A JP 62249013A JP 24901387 A JP24901387 A JP 24901387A JP 2585630 B2 JP2585630 B2 JP 2585630B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- input
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、CCD,PCD,MOSなどのイメージセンサを用い
た画像入力装置、フアクス，電子黒板，イメージスキヤ
ナなどの画像信号処理回路、およびその他計測器などの
入力信号処理回路に用いられるAGC回路に関するもので
ある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image input device using an image sensor such as a CCD, a PCD, and a MOS, an image signal processing circuit such as a facsimile, an electronic blackboard, and an image scanner, and other measurements. The present invention relates to an AGC circuit used for an input signal processing circuit such as a device.
従来の技術 第７図は従来のAGC回路を用いているCCDセンサの信号
処理回路のブロツク図を示す。CCDセンサ１のOS端子か
らは、CCD駆動のシフトノイズが重畳した画像信号が出
力され、CS端子からは、シフトノイズが出力され、差動
増幅器２により画像信号のみ増幅してとり出されてい
る。この画像信号の出力電圧は、CCDセンサ１の感度お
よび照明の光量変化によつて大きく変化する。これを一
定電圧に安定化するためにAGC回路３が必要である。FIG. 7 is a block diagram of a signal processing circuit of a CCD sensor using a conventional AGC circuit. An image signal on which CCD drive shift noise is superimposed is output from the OS terminal of the CCD sensor 1, a shift noise is output from the CS terminal, and only the image signal is amplified and taken out by the differential amplifier 2. . The output voltage of this image signal greatly changes depending on the sensitivity of the CCD sensor 1 and a change in the amount of illumination light. The AGC circuit 3 is required to stabilize this at a constant voltage.
CCDセンサ１による画像信号では、蛍光灯のような温
度、劣化による光量変化の有る光源体の光量によると
き、高温と常温とでは、光量の変化および画像信号の出
力電圧はほとんど変化しないが、常温と低温を比較した
場合、大きな変化がある。それは、光量の低下による画
像信号の出力電圧の低下である。このように、画像信号
の出力電圧が光量変化によつて低下すれば、画像信号の
２値化が不安定になるという問題がある。また、それに
対して、増幅回路で増幅度を増すことで画像信号の最低
限を確保しようとすれば、回路の飽和，ノイズの問題が
起る。In the image signal by the CCD sensor 1, the change in the light amount and the output voltage of the image signal hardly change between high temperature and room temperature when the light amount of the light source body which has a change in light amount due to the temperature and deterioration such as a fluorescent lamp hardly changes. There is a big change when comparing the low temperature. That is, the output voltage of the image signal decreases due to the decrease in the light amount. As described above, if the output voltage of the image signal decreases due to the change in the amount of light, the binarization of the image signal becomes unstable. On the other hand, if an attempt is made to secure the minimum image signal by increasing the degree of amplification in the amplifier circuit, problems of circuit saturation and noise occur.
そこで、AGC回路３を使用するのであるが、このAGC回
路３は第７図に示すように、バツフア４と、電圧分割回
路５と、分割電圧を増幅して出力する増幅回路６と、出
力電圧のピーク値を検出するピークホールド回路７と、
基準電圧発生回路８と、これらの出力を比較する比較検
出回路９と、比較検出回路９の出力電圧を電流に変換
し、電圧分割回路５での分割電圧を一定に保つように働
く電圧・電流変換回路10よりなつている。Therefore, the AGC circuit 3 is used. As shown in FIG. 7, the AGC circuit 3 includes a buffer 4, a voltage dividing circuit 5, an amplifying circuit 6 for amplifying and outputting the divided voltage, and an output voltage. A peak hold circuit 7 for detecting the peak value of
A reference voltage generation circuit 8, a comparison detection circuit 9 for comparing these outputs, and a voltage / current that converts the output voltage of the comparison detection circuit 9 into a current and keeps the divided voltage in the voltage division circuit 5 constant. A conversion circuit 10 is provided.
第８図は従来のAGC回路の具体例を示す。R5とZD1によ
つて決められるａ点の電圧をR6とR7で分圧したｂ点の電
圧を基準電圧として、オペアンプIC2から出力される電
圧をオペアンプIC3の反転側の入力とし、D1とR12とC6で
構成されたピークホールド回路の出力をオペアンプIC3
の非反転入力側の入力とし、オペアンプIC3の出力側か
らピークホールド回路の出力の状態に応じた電圧が出力
される。この電圧は電流制限抵抗R11を介してFETQ1に入
力され、その電圧値によりFETQ1のドレン−ソース間
（Ｄ−Ｓ間という）のインピーダンスが変わる。オペア
ンプIC1は定電圧電流として非反転入力側の入力をその
まま出力し、その出力電圧はR1とＤ−Ｓ間の抵抗で分圧
され、オペアンプIC4で増幅されてAGC出力となる。その
AGC出力電圧は電流制限抵抗R13を介してピークホールド
回路の入力となり、オペアンプIC3にフイードバツクさ
れる。このように、入力電圧の値によりＤ−Ｓ間のイン
ピーダンスが変わり、Ｃ点の電圧は一定に保たれ、オペ
アンプIC4で増幅されたAGC出力を一定に保つように働
く。FIG. 8 shows a specific example of a conventional AGC circuit. The voltage at the point a determined by R5 and ZD1 is divided by R6 and R7, and the voltage at the point b is used as the reference voltage.The voltage output from the operational amplifier IC2 is used as the inverting input of the operational amplifier IC3. The output of the peak hold circuit composed of C6 is
And a voltage corresponding to the output state of the peak hold circuit is output from the output side of the operational amplifier IC3. This voltage is input to the FET Q1 via the current limiting resistor R11, and the impedance between the drain and source (between DS) of the FET Q1 changes according to the voltage value. The operational amplifier IC1 outputs the input on the non-inverting input side as it is as a constant voltage current, and the output voltage is divided by a resistor between R1 and DS and amplified by the operational amplifier IC4 to become an AGC output. That
The AGC output voltage is input to the peak hold circuit via the current limiting resistor R13, and is fed back to the operational amplifier IC3. In this manner, the impedance between DS changes depending on the value of the input voltage, the voltage at point C is kept constant, and the AGC output amplified by the operational amplifier IC4 works to keep the AGC output constant.
また、RESET信号は、入力信号のないときに、C6の電
荷を放電させておくための信号で、RESET信号がＨレベ
ルのとき、トランジスタQ2をONにしてC6の電荷を放電さ
せる。R2,R14,R15は電流制限用、C1,C2,C3,C4,C5,R12は
発振防止用である。The RESET signal is a signal for discharging the charge of C6 when there is no input signal. When the RESET signal is at the H level, the transistor Q2 is turned on to discharge the charge of C6. R2, R14 and R15 are for current limiting, and C1, C2, C3, C4, C5 and R12 are for oscillation prevention.
発明が解決しようとする問題点 従来のAGC回路の場合、次のような問題点がある。Problems to be Solved by the Invention The conventional AGC circuit has the following problems.
（１）CCD出力波形に第９図のようなシフトパルスを含
んだ入力では、オペアンプIC1,IC4の選択や使用に際し
て、高品質を維持するために、周波数特性などを考えな
ければならないことにより、コストアツプにつながる。(1) When the CCD output waveform contains a shift pulse as shown in Fig. 9, when selecting and using the operational amplifiers IC1 and IC4, the frequency characteristics must be considered in order to maintain high quality. Leads to cost-a-top.
（２）また、AGC出力は、能動性のオペアンプIC1,IC4な
どがあるため、CCD出力波形に対して、波形に遅れが生
じ、第10図に示すようにデータの読み取りタイミングに
ずれが発生する。(2) In addition, since the AGC output includes active operational amplifiers IC1 and IC4, the waveform is delayed with respect to the CCD output waveform, and the data reading timing is shifted as shown in FIG.
（３）部品点数が多く、メンテナンスの問題も生じる。(3) The number of parts is large, and there is a problem of maintenance.
本発明は上記問題点を解決するもので、入力と出力を
純抵抗だけで結合させて、入力に忠実な出力を得るとと
もに、入力と出力の時間的な遅れをなくし、また高価な
オペアンプの使用を少なくできるAGC回路を提供するこ
とを目的とするものである。SUMMARY OF THE INVENTION The present invention solves the above-described problems, in which an input and an output are coupled only by a pure resistor to obtain an output faithful to the input, eliminate a time delay between the input and the output, and use an expensive operational amplifier. It is an object of the present invention to provide an AGC circuit that can reduce the number of AGC circuits.
問題点を解決するための手段 上記問題点を解決するために本発明は、CCD回路から
の画像信号を入力としてその画像信号の２値化を安定化
させるためのAGC回路であって、ピークホールド回路に
より検出された出力電圧が非反転入力側に入力され、任
意に設定された基準電圧が反転入力側に入力されるオペ
アンプと、このオペアンプの出力が入力される電圧・電
流変換回路と、この電圧・電流変換回路の出力電流によ
り制御される発光ダイオードおよびこの発光ダイオード
と光学的に結合されたCdS素子よりなるホトカプラと、
このホトカプラCdS素子と直列に接続され、コンデンサ
が並列接続された第１抵抗と、前記CdS素子に並列に接
続された第２抵抗とを備え、前記CdS素子と前記第１抵
抗との接続点を前記ピークホールド回路の入力に接続す
るとともに、この接続点を上記画像信号の出力とし、前
記抵抗の他端を前記画像信号の入力としたものである。Means for Solving the Problems In order to solve the above problems, the present invention relates to an AGC circuit for stabilizing binarization of an image signal with an image signal from a CCD circuit as an input. An operational amplifier in which an output voltage detected by the circuit is input to a non-inverting input side and an arbitrarily set reference voltage is input to an inverting input side; a voltage / current conversion circuit to which an output of the operational amplifier is input; A light-emitting diode controlled by the output current of the voltage-current conversion circuit, and a photocoupler including a CdS element optically coupled to the light-emitting diode;
The photocoupler includes a first resistor connected in series with the CdS element, a capacitor connected in parallel, and a second resistor connected in parallel to the CdS element, and a connection point between the CdS element and the first resistor. In addition to the connection to the input of the peak hold circuit, the connection point serves as the output of the image signal, and the other end of the resistor serves as the input of the image signal.
作用 上記構成により、画像信号の入力と出力はコンデンサ
および抵抗で結合された構造となり、画像信号はホトカ
プラのCdS素子と抵抗との直列回路でもって分割されて
出力されるため、この部分にオペアンプは使われていな
いので、部品点数は少なく、回路は簡素化される。した
がつて、画像信号は入力に対して出力が時間的遅れもな
く、データの読み取りのずれも生じることはなく、回路
設計に対して周波数特性などを考えなくても良い。ま
た、高価なオペアンプも少なく、部品点数も少ないこと
から低コスト化を実現できるものであり、しかも部品点
数も少なく、回路も簡素化しているため、メンテナンス
の面でも有利になる。Operation With the above configuration, the input and output of the image signal are coupled by a capacitor and a resistor, and the image signal is divided and output by the series circuit of the CdS element and the resistor of the photocoupler. Since it is not used, the number of parts is small and the circuit is simplified. Therefore, the output of the image signal does not have a time delay with respect to the input, the data reading does not shift, and the frequency characteristics and the like need not be considered in the circuit design. In addition, the number of expensive operational amplifiers is small and the number of parts is small, so that cost reduction can be realized. In addition, the number of parts is small and the circuit is simplified, which is advantageous in terms of maintenance.
実施例 以下本発明の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below with reference to the drawings.
第６図は本発明の画像処理系の一例を示し、蛍光灯21
により照射された原画22の画像はレンズ23を介してCCD
センサ24に入射される。FIG. 6 shows an example of the image processing system of the present invention, in which a fluorescent lamp 21 is used.
The image of the original 22 illuminated by
The light enters the sensor 24.
第１図は本発明の一実施例のAGC回路を用いているCCD
センサの信号処理回路のブロツク図である。第１図にお
いて、CCD回路11の画像信号出力のみが増幅回路12で増
幅されてAGC回路13の電圧分割回路14に入力される。電
圧分割回路14の分割電圧は出力電圧になるとともに、ピ
ークホールド回路15でそのピーク値が検出され、基準電
圧発生回路16の基準電圧と比較検出回路17で比較され
る。比較検出回路17の出力電圧は電圧・電流変換回路18
で電流に変換され、この電圧・電流変換回路18に光学的
に結合された電圧分割回路14の分割抵抗値を変化させ、
分割電圧を一定に保つように働き、この一定の出力電圧
が二値化回路19に出力される。FIG. 1 shows a CCD using an AGC circuit according to an embodiment of the present invention.
FIG. 3 is a block diagram of a signal processing circuit of the sensor. In FIG. 1, only the image signal output of the CCD circuit 11 is amplified by the amplifier circuit 12 and input to the voltage dividing circuit 14 of the AGC circuit 13. The divided voltage of the voltage dividing circuit 14 becomes an output voltage, the peak value of which is detected by the peak hold circuit 15, and is compared with the reference voltage of the reference voltage generating circuit 16 by the comparison detecting circuit 17. The output voltage of the comparison detection circuit 17 is the voltage / current conversion circuit 18
Is changed to a current, and the divided resistance value of the voltage dividing circuit 14 optically coupled to the voltage / current converting circuit 18 is changed.
It works so as to keep the divided voltage constant, and this constant output voltage is output to the binarization circuit 19.
第２図は本発明のAGC回路の一実施例を示す回路図で
ある。R16とR17で基準電圧を設定し、オペアンプIC5の
反転側の入力とする。出力端子Ｂの出力電圧を検出電圧
とし、電流制限抵抗R26を介して、D4,R27,C7で構成され
たピークホールド回路によつて検出された電圧をオペア
ンプIC5の非反転側の入力とする。R18とR19はIC5の出力
のゲインを決定するための抵抗である。ピークホールド
回路によつて検出された出力の状態によつてオペアンプ
IC5の出力電圧はR20,R21で分圧されて、オペアンプIC6
の非反転側の入力となり、オペアンプIC6,R22,D2,D3,Q
3,R23で構成された電圧・電流変換回路の入力となる。
この動作は、オペアンプIC6の入力電圧によつてトラン
ジスタQ3のコレクタに流れる電流を変え、この電流をホ
トカプラPTC1の発光ダイオード側の入力として、光学的
に結合されたCdS素子の抵抗値（R30）を変化させるもの
であり、AGC回路の入力端子Ａの電圧をR24とR30R25
（R30《R25）で分圧してAGC出力電圧とする。また、こ
のAGC出力電圧はピークホールド回路の入力としてフイ
ードバツクされることにより、回路を閉ループ化し、動
作の確実性を向上させている。FIG. 2 is a circuit diagram showing one embodiment of the AGC circuit of the present invention. The reference voltage is set by R16 and R17 and used as the inverting input of the operational amplifier IC5. The output voltage of the output terminal B is used as the detection voltage, and the voltage detected by the peak hold circuit composed of D4, R27 and C7 via the current limiting resistor R26 is used as the non-inverting input of the operational amplifier IC5. R18 and R19 are resistors for determining the gain of the output of IC5. The operational amplifier depends on the output state detected by the peak hold circuit.
The output voltage of IC5 is divided by R20 and R21, and the operational amplifier IC6
Input on the non-inverting side of the operational amplifier IC6, R22, D2, D3, Q
3, Input to the voltage / current conversion circuit composed of R23.
In this operation, the current flowing through the collector of the transistor Q3 is changed by the input voltage of the operational amplifier IC6, and this current is used as the light-emitting diode side input of the photocoupler PTC1 to determine the resistance value (R30) of the optically coupled CdS element. The voltage of the input terminal A of the AGC circuit is changed to R24 and R30R25.
Divide the voltage at (R30 << R25) to obtain the AGC output voltage. The AGC output voltage is fed back as an input to the peak hold circuit, thereby closing the circuit and improving the reliability of the operation.
第３図はCdSホトカプラの特性図を示し、PTC1の発光
ダイオード側に流す電流Ifを基準電圧比較回路および電
圧・電流変換回路により必要範囲If1〜If2に設定するこ
とにより、第４図のような、出力の飽和が早い、入力と
出力の関係が得られる。By Figure 3 is that shows a characteristic diagram of CdS photocoupler is set to the required range I f1 ~I f2 by the reference voltage comparison circuit and the voltage-current converting circuit current I f flowing in the light-emitting diode side of the PTC1, FIG. 4 And the relationship between the input and the output, in which the output is quickly saturated.
第５図はIfと入・出力電圧の関係を示した特性図であ
り、出力がほぼ一定となることがわかる。このような特
性が得るための動作としては、基準電圧よりも入力電圧
が高い場合は、オペアンプIC5の出力が正の電圧にな
り、オペアンプIC6の出力電圧が高くなり、その電圧に
よつて、ホトカプラPTC1のIfが大きくなり、R30は小さ
くなり、その結果、R24:R30はR24≒R30（If2の時、R24
＝R30となるようにR24を設定する）となり、出力電圧は
入力電圧のおよそ1/2となる。また、基準電圧よりも入
力電圧が低い場合、オペアンプIC5の出力電圧が負の電
圧となり、オペアンプIC6の出力電圧が−側電圧となつ
て、トランジスタQ3のカツトオフの状態となり、Ifがほ
とんど流れなくなり、R30は高抵抗になる。その結果R2
4:R30はR24《R30となり、出力電圧は入力電圧にほぼ等
しくなる。FIG. 5 is a characteristic diagram showing the relationship between If and the input / output voltage, and it can be seen that the output is almost constant. As an operation for obtaining such characteristics, when the input voltage is higher than the reference voltage, the output of the operational amplifier IC5 becomes a positive voltage, the output voltage of the operational amplifier IC6 becomes higher, and the PTC1 of I f increases, R30 is reduced, as a result, R24: R30 when R24 ≒ R30 (I f2 is, R24
= R30), and the output voltage will be approximately 1/2 of the input voltage. When the input voltage is lower than the reference voltage, the output voltage of the operational amplifier IC5 becomes a negative voltage, the output voltage of the operational amplifier IC6 becomes a negative voltage, the transistor Q3 is cut off, and If hardly flows. , R30 becomes high resistance. As a result R2
4: R30 becomes R24 <R30, and the output voltage becomes almost equal to the input voltage.
実際にCCDイメージセンサの画像信号処理の具体例を
考えてみると、CCDイメージセンサの出力信号を増幅し
た画像信号をAGC回路13の入力とする。このCCDイメージ
センサの出力信号の電圧は照明の光量により変化する
が、蛍光灯などの劣化および温度特性によつて、光量は
低下することはあるが、ほとんど上がることない。そこ
でCCDイメージセンサの出力電圧を増幅する際、回路上
飽和しない程度に増幅しておく。それにより、蛍光灯な
どの光量変化による電圧変動は低下する一方向に限定さ
れる。例えば、CCD出力電圧の変動が８〔Ｖ〕から２
〔Ｖ〕まで変化したとき、AGC回路の出力電圧はおよそ
４〔Ｖ〕から２〔Ｖ〕に変化し、AGC回路の出力電圧の
変化量は少なくなり、より安定した２値化が得られる。Considering a specific example of the image signal processing of the CCD image sensor, an image signal obtained by amplifying the output signal of the CCD image sensor is input to the AGC circuit 13. Although the voltage of the output signal of the CCD image sensor changes depending on the light quantity of the illumination, the light quantity may decrease due to the deterioration of the fluorescent lamp and the temperature characteristics, but hardly increases. Therefore, when amplifying the output voltage of the CCD image sensor, it is amplified so as not to saturate the circuit. As a result, the voltage fluctuation due to a change in the light amount of a fluorescent lamp or the like is limited to one direction in which the voltage fluctuation decreases. For example, the variation of the CCD output voltage changes from 8 [V] to 2
When the voltage changes to [V], the output voltage of the AGC circuit changes from about 4 [V] to 2 [V], the amount of change in the output voltage of the AGC circuit decreases, and more stable binarization is obtained.
また、AGC回路13の入力と出力の間には時間の遅れを
生じるオペアンプなどは入つていないため、時間的遅れ
がない。そのため第10図のようなタイミングのずれは生
じない。しかし実際は、R30に多少の容量性分を持つた
め、多少の遅れが生じる。その対策として、C8をR24に
並列に入れることにより、スピードアツプの役目を果
し、改善される。Further, there is no time delay between the input and output of the AGC circuit 13 because there is no operational amplifier or the like that causes a time delay. Therefore, the timing shift as shown in FIG. 10 does not occur. However, in reality, R30 has some capacitance, so that some delay occurs. As a countermeasure, by inserting C8 in parallel with R24, it serves as a speed-up and is improved.
RESET信号はピークホールド回路のリセツトを行うも
ので、C7に充電されている電流を電流制限抵抗R29を通
してトランジスタQ4で放電させる。The RESET signal resets the peak hold circuit, and causes the transistor Q4 to discharge the current charged in C7 through the current limiting resistor R29.
発明の効果 以上本発明によれば、ホトカプラのCdS素子と抵抗の
直列回路により入力としての画像信号を分割して出力す
るように構成したので、画像信号は入力に対する出力の
遅れがなくなり、それによりタイミングのずれが発生せ
ず、周波数特性を考える必要がないため、回路設計も簡
単になる。したがつて高価なオペアンプは必要がなくな
り、部品点数が少なく、回路が簡単になり、合理化，低
コストが実現できる。According to the present invention as described above, since the image signal as an input is divided and output by the series circuit of the CdS element and the resistor of the photocoupler, the image signal has no output delay with respect to the input. Since no timing shift occurs and there is no need to consider frequency characteristics, circuit design is simplified. Therefore, an expensive operational amplifier is not required, the number of parts is small, the circuit is simple, and the rationalization and low cost can be realized.
第１図は本発明の一実施例のAGC回路を示すブロツク
図、第２図は同AGC回路の具体的な一例を示す回路図、
第３図はCdSホトカプラの特性図、第４図は同AGC回路の
入・出力特性図、第５図は同AGC回路におけるCdSホトカ
プラ入力電流に対する入・出力電圧の特性図、第６図は
画像処理系を示す斜視図、第７図は従来のAGC回路のブ
ロツク図、第８図は同従来のAGC回路の具体例を示す回
路図、第９図はCCD画像信号とその一部拡大を示す波形
図、第10図は同従来のAGC回路の時間的遅れを示す波形
図である。 11……CCD回路、12……増幅回路、13……AGC回路、14…
…電圧分割回路、15……ピークホールド回路、16……基
準電圧発生回路、17……比較検出回路、18……電圧・電
流変換回路、PTC1……ホトカプラ。FIG. 1 is a block diagram showing an AGC circuit according to one embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the AGC circuit,
FIG. 3 is a characteristic diagram of a CdS photocoupler, FIG. 4 is an input / output characteristic diagram of the AGC circuit, FIG. 5 is a characteristic diagram of an input / output voltage with respect to a CdS photocoupler input current in the AGC circuit, and FIG. FIG. 7 is a block diagram of a conventional AGC circuit, FIG. 8 is a circuit diagram showing a specific example of the conventional AGC circuit, and FIG. 9 is a CCD image signal and a partially enlarged view thereof. FIG. 10 is a waveform chart showing a time delay of the conventional AGC circuit. 11 ... CCD circuit, 12 ... Amplifier circuit, 13 ... AGC circuit, 14 ...
... voltage division circuit, 15 ... peak hold circuit, 16 ... reference voltage generation circuit, 17 ... comparison detection circuit, 18 ... voltage / current conversion circuit, PTC1 ... photocoupler.
Claims (1)
画像信号の２値化を安定化させるためのAGC回路であっ
て、ピークホールド回路により検出された出力電圧が非
反転入力側に入力され、任意に設定された基準電圧が反
転入力側に入力されるオペアンプと、このオペアンプの
出力が入力される電圧・電流変換回路と、この電圧・電
流変換回路の出力電流により制御される発光ダイオード
およびこの発光ダイオードと光学的に結合されたCdS素
子よりなるホトカプラと、このホトカプラのCdS素子と
直列に接続され、コンデンサが並列接続された第１抵抗
と、前記CdS素子に並列に接続された第２抵抗とを備
え、前記CdS素子と前記第１抵抗との接続点を前記ピー
クホールド回路の入力に接続するとともに、この接続点
を上記画像信号の出力とし、前記抵抗の他端を前記画像
信号の入力としたAGC回路。An AGC circuit for stabilizing binarization of an image signal from an image signal from a CCD circuit, wherein an output voltage detected by a peak hold circuit is input to a non-inverting input side. An operational amplifier in which an arbitrarily set reference voltage is input to the inverting input side, a voltage / current conversion circuit to which the output of the operational amplifier is input, a light emitting diode controlled by an output current of the voltage / current conversion circuit, and A photocoupler comprising a CdS element optically coupled to the light emitting diode; a first resistor connected in series with the CdS element of the photocoupler; a capacitor connected in parallel; and a second resistor connected in parallel to the CdS element. A resistor, and a connection point between the CdS element and the first resistor is connected to an input of the peak hold circuit, and this connection point is used as an output of the image signal, AGC circuits the other end of the anti-the input of the image signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249013A JP2585630B2 (en) | 1987-09-30 | 1987-09-30 | AGC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249013A JP2585630B2 (en) | 1987-09-30 | 1987-09-30 | AGC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6490605A JPS6490605A (en) | 1989-04-07 |
| JP2585630B2 true JP2585630B2 (en) | 1997-02-26 |
Family
ID=17186707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249013A Expired - Lifetime JP2585630B2 (en) | 1987-09-30 | 1987-09-30 | AGC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585630B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423330B1 (en) * | 2001-12-13 | 2004-03-18 | 현대자동차주식회사 | a preventing structure of whistle noise by vent door of air duct in vehicles |
| KR20030075709A (en) * | 2002-03-20 | 2003-09-26 | 현대모비스 주식회사 | A vehicle's air-vent which can be disassembled easily |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161319U (en) * | 1982-04-23 | 1983-10-27 | 株式会社東芝 | AGC amplifier circuit |
| JPS61198907A (en) * | 1985-02-28 | 1986-09-03 | Ricoh Co Ltd | Automatic gain controller |
-
1987
- 1987-09-30 JP JP62249013A patent/JP2585630B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6490605A (en) | 1989-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06235658A (en) | Photo-electric conversion circuit | |
| US4801788A (en) | Bar code scanner for a video signal which has a shading waveform | |
| JP2585630B2 (en) | AGC circuit | |
| JP3067010B2 (en) | Absolute humidity sensor | |
| JPS5925267B2 (en) | optical character reader | |
| US4935618A (en) | Wide bandwidth photoelectric converting circuit | |
| JP3223528B2 (en) | Photoelectric sensor | |
| JPH0147945B2 (en) | ||
| JP2856787B2 (en) | Binarization circuit, intermediate level detection circuit, and peak envelope detection circuit | |
| JP2599503Y2 (en) | Sensor device | |
| KR970008837A (en) | Power Gain Circuit with Automatic Gain Control | |
| JP2589747B2 (en) | Solid-state imaging device and driving method thereof | |
| JPS6336764Y2 (en) | ||
| JPH05122519A (en) | Peak hold circuit | |
| JPH079450Y2 (en) | Optical receiver circuit | |
| JPH0411411Y2 (en) | ||
| JPH0731623Y2 (en) | Binary circuit for original reading signal | |
| JP3267184B2 (en) | Photoelectric smoke detector | |
| JP3011625B2 (en) | Image sensor with amplifier | |
| JPH021946Y2 (en) | ||
| JP2954408B2 (en) | Image reading device | |
| JPS62225081A (en) | Output adjusting circuit of ccd image sensor | |
| JPS5855697Y2 (en) | light detection circuit | |
| KR960000316Y1 (en) | Sync signal detection circuit using feed back loop | |
| KR890003111Y1 (en) | Pick detecting circuit |