JP2584847B2 - Display device and drive device - Google Patents

Display device and drive device

Info

Publication number
JP2584847B2
JP2584847B2 JP63285141A JP28514188A JP2584847B2 JP 2584847 B2 JP2584847 B2 JP 2584847B2 JP 63285141 A JP63285141 A JP 63285141A JP 28514188 A JP28514188 A JP 28514188A JP 2584847 B2 JP2584847 B2 JP 2584847B2
Authority
JP
Japan
Prior art keywords
scanning
electrodes
routine
scan
display screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63285141A
Other languages
Japanese (ja)
Other versions
JPH02131286A (en
Inventor
英雄 菅野
裕司 井上
敦 水留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63285141A priority Critical patent/JP2584847B2/en
Priority to CA000584118A priority patent/CA1319767C/en
Priority to DE3856478T priority patent/DE3856478T2/en
Priority to US07/276,548 priority patent/US5091723A/en
Priority to AT88119806T priority patent/ATE134785T1/en
Priority to AT95109999T priority patent/ATE202430T1/en
Priority to AU25990/88A priority patent/AU619783B2/en
Priority to EP88119806A priority patent/EP0318050B1/en
Priority to ES88119806T priority patent/ES2083361T3/en
Priority to DE3856368T priority patent/DE3856368T2/en
Priority to EP95109999A priority patent/EP0690431B1/en
Priority to EP94114097A priority patent/EP0640950B1/en
Priority to AT94114097T priority patent/ATE185438T1/en
Priority to DE3855039T priority patent/DE3855039T2/en
Publication of JPH02131286A publication Critical patent/JPH02131286A/en
Priority to US07/745,400 priority patent/US5172107A/en
Priority to AU87792/91A priority patent/AU632715B2/en
Priority to AU87794/91A priority patent/AU632716B2/en
Priority to CA000616634A priority patent/CA1333427C/en
Priority to US08/312,982 priority patent/US5726679A/en
Priority to GR960401049T priority patent/GR3019672T3/en
Application granted granted Critical
Publication of JP2584847B2 publication Critical patent/JP2584847B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • G09G2310/0227Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、表示装置に関し、特にカーソルやマウスな
どの移動表示に適した強誘電性液晶表示装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a ferroelectric liquid crystal display device suitable for moving display such as a cursor and a mouse.

〔従来技術〕(Prior art)

蛍光体の残光特性を利用して画像を形成するCRT(カ
ソード・レイ・チユーブ)や駆動電圧実効値に応じた透
過光量特性を利用して画像を形成するTN(ツイステツド
・ネマチツク)型LCD(液晶素子)では表示原理上、1
画面形成周波数であるフレーム周波数を一定値以上に保
つ必要がある。それは、一般に30Hz以上とされており、
このフレーム周波数は表示部を構成する走査線数とこれ
を走査するため水平走査時間との積の逆数で表現するこ
とができる。現状では、走査方式として、インターレー
ス方式(1本おき以上の飛越し走査)とノンインターレ
ース方式(非飛越し走査)が知られている。又、その他
の方式としては、ペアリング方式及びLCDに限られるが
画面を分割して同時平列走査方式等々が提案、実用化さ
れている。NTSC規格においては、フレーム周波数30Hzの
2フイールド/フレームのインターレース方式で、水平
走査時間は約63.5μsecであり、走査線数は480本程度
(有効表示線数)となっている。TN型LCDにおいては走
査線数200〜400本で、フレーム周波数30Hz以上のノンイ
ンターレース方式となっている。又、CRTではNTSC規格
とは別にフレーム周波数40〜60Hz程度のノンインターレ
ース方式も用いられており、走査線数は200〜1000本程
度である。
CRT (cathode ray tube), which forms an image using the afterglow characteristics of the phosphor, and TN (twisted nematic) LCD, which forms an image using the amount of transmitted light according to the driving voltage effective value Liquid crystal element), 1
It is necessary to keep the frame frequency, which is the screen forming frequency, above a certain value. It is generally 30 Hz or higher,
This frame frequency can be expressed by the reciprocal of the product of the number of scanning lines constituting the display unit and the horizontal scanning time for scanning the same. At present, as a scanning method, an interlaced method (interlaced scanning of every other line) and a non-interlaced method (non-interlaced scanning) are known. Other methods are limited to a pairing method and an LCD, but a screen is divided and a simultaneous parallel scanning method is proposed and put to practical use. According to the NTSC standard, the horizontal scanning time is about 63.5 μsec and the number of scanning lines is about 480 (the number of effective display lines) in a 2-field / frame interlaced system with a frame frequency of 30 Hz. The TN type LCD employs a non-interlaced system with 200 to 400 scanning lines and a frame frequency of 30 Hz or more. The CRT also uses a non-interlaced system with a frame frequency of about 40 to 60 Hz, which is different from the NTSC standard, and the number of scanning lines is about 200 to 1,000.

ここで、仮りに縦(走査線)1920×横2560画素のCRT
とTN型LCDについて駆動する事を考えてみる。フレーム
周波数30Hz、インターレース方式とした場合、その水平
走査時間は約17.5μsecになり、水平ドツトクロツク周
波数は、約147MHz(CRTにおける水平帰線時間は考慮し
ていない)となる。CRTの場合、水平ドツトクロツク周
波数147MHzはビーム走査速度が非常に高く、現状の受像
管における電子銃の最大電子ビーム変調周波数を大きく
越えてしまい、17.5μsecで走査しても正確に映像させ
る事はできない。TN型LCDの場合、1920本の走査線駆動
はデユーテイ比1920に相当し、現在の最大デユーテイ比
400程度を大きく越えて、表示できない。そこで、水平
走査時間を現実的な値にして駆動する事を考えて見る
と、こんどはフレーム周波数が30Hzより小さくなり、こ
のため走査状態が視覚に認識されたり、ちらつきが発生
し、表示品位を著しく損なう。このようにCRTやTN型LCD
の大画面化、高密度化はその表示原理や駆動素子等の制
約により走査線数が充分に増やせない事によって頭打ち
になっているのが現状である。
Here, tentatively, a CRT of 1920 (vertical (scanning lines) x 2560 pixels in width)
And driving about TN type LCD. When the frame frequency is 30 Hz and the interlace method is used, the horizontal scanning time is about 17.5 μsec, and the horizontal dot clock frequency is about 147 MHz (the horizontal flyback time in the CRT is not considered). In the case of CRT, the horizontal dot clock frequency of 147 MHz has a very high beam scanning speed, which greatly exceeds the current maximum electron beam modulation frequency of the electron gun in the picture tube, and even if scanning at 17.5 μsec, it is not possible to accurately image . In the case of a TN type LCD, driving 1920 scan lines is equivalent to a duty ratio of 1920, which is the current maximum duty ratio.
It cannot be displayed because it greatly exceeds about 400. Considering that the horizontal scanning time is set to a realistic value and driving, the frame frequency will be lower than 30 Hz, and the scanning state will be visually recognized or flicker will occur. Significant damage. Thus, CRT and TN type LCD
At present, the screen size and density have been flattened out because the number of scanning lines cannot be sufficiently increased due to the display principle and the limitations of driving elements.

ところで、近年クラークとラガーウエルが高速応答性
とメモリー性(双安定性)をもつ強誘電性液晶素子を米
国特許第4367924号公報などで発表した。
By the way, in recent years, Clark and Lagerwell have disclosed a ferroelectric liquid crystal device having a high-speed response and a memory property (bistability) in US Pat.

この強誘電性液晶素子は、一般に特定の温度域におい
て、カイラルスメクチツクC相(SmC)又はH相(SmH
)を有し、この状態において、加えられる電界に応答
して第1の光学的安定状態と第2の光学的安定状態のい
ずれかを取り、且つ電界の印加のないときはその状態を
維持する性質、すなわち相安定性を有し、又電界の変化
に対する応答も速やかであり、高速ならびに記憶型の表
示素子として広い利用が期待されている。
This ferroelectric liquid crystal device generally has a chiral smectic C phase (SmC * ) or H phase (SmH * ) in a specific temperature range.
* ), And in this state, takes one of the first optical stable state and the second optical stable state in response to an applied electric field, and maintains that state when no electric field is applied. Therefore, it has a phase stability and a quick response to a change in an electric field, and is expected to be widely used as a high-speed and storage type display element.

しかしながら、一般に強誘電性液晶素子はクラークら
が提案したような双安定性を有すことはむずかしく、単
安定状態をもつ傾向が強い。クラークらは、永久的な双
安定性を実現させるために、シエアリングによるせん断
力の印加や磁場の印加などによる配向制御方法を利用し
ていたが、生産技術面で見ると配向制御方法としては、
ラビング処理や斜方蒸着処理などの一軸性配向処理を基
板に付与する方法が有利である。かかる一軸性配向処理
を基板に付与させて配向制御した強誘電性液晶素子は、
永久的な双安定性を生じない場合があった。この永久的
な双安定性を生じない配向状態。いわゆる単安定性配向
状態は、数msec〜数時間の範囲で、電界印加時の2軸配
向が無電界時に1軸配向に転移する性質をもっている。
このため、この単安定性の強誘電性液晶素子を用いた表
示装置では、一担書込んだ画像が、電界の解除にともな
って消失してしまう問題点があった。特に、マルチプレ
クシング駆動時には、アクセスされていない走査線上の
画素の書込み状態が次第に消失していく問題点があっ
た。
However, in general, a ferroelectric liquid crystal device is unlikely to have bistability as proposed by Clark et al. And tends to have a monostable state. Clark et al. Used an orientation control method by applying shear force by shearing or applying a magnetic field in order to realize permanent bistability, but from the viewpoint of production technology, as an orientation control method,
A method in which a uniaxial orientation treatment such as a rubbing treatment or an oblique deposition treatment is applied to the substrate is advantageous. A ferroelectric liquid crystal element that has been subjected to such uniaxial alignment treatment on a substrate and alignment is controlled,
In some cases, permanent bistability did not occur. An alignment state that does not cause this permanent bistability. The so-called monostable orientation state has a property that the biaxial orientation when an electric field is applied is changed to the uniaxial orientation when no electric field is applied in a range of several msec to several hours.
For this reason, in the display device using this monostable ferroelectric liquid crystal element, there is a problem that the image written once is lost when the electric field is released. In particular, at the time of multiplexing driving, there is a problem that the writing state of the pixels on the scanning lines that are not accessed gradually disappears.

そこで、かかる問題点に対して、選択された走査線上
の画素に“黒”を生じさせる電圧信号と“白”を生じさ
せる電圧信号を選択的に印加し、走査線を順次選択する
周期を1フレーム又は1フイールドとした時、この周期
を繰返すことによって書込みを行う駆動方式(リフレツ
シユ駆動)が考えられている。かかるリフレツシユ駆動
方式を採用することによって、非選択画素の透過光量の
変動は非常に小さく、しかもフレーム周波数を30Hzより
低いフレーム周波数においても、書込み走査ラインの視
認(走査書込みラインが他のラインと較べ高輝度となっ
て視覚的にもそれが容易に判別されうる)やちらつきの
発生を解消することができた。この際、本発明者らの検
討によれば、5Hz程度のフレーム周波数であっても、同
様の効果があることを確認することができた。
To solve this problem, a voltage signal that causes "black" and a voltage signal that causes "white" are selectively applied to the pixels on the selected scanning line, and the period for sequentially selecting the scanning line is set to one. When a frame or one field is set, a driving method (refresh driving) in which writing is performed by repeating this cycle is considered. By adopting such a refresh driving method, the fluctuation of the amount of transmitted light of the non-selected pixels is extremely small, and even when the frame frequency is lower than 30 Hz, the write scan line is visually recognized (the scan write line is compared with other lines). (High brightness can be easily discriminated visually.) The occurrence of flicker can be eliminated. At this time, according to the study by the present inventors, it was confirmed that the same effect was obtained even at a frame frequency of about 5 Hz.

以上の事実は、前述したCRTおよびTN型LCDでの制約で
ある30Hz以上のフレーム周波数で駆動しなければならな
いという必須条件から生じていた大画面化,高精細化へ
の問題点を一挙に打開するに有効である。
The above facts solve the problems of large-screen and high-definition, which had arisen from the above-mentioned requirement of driving at a frame frequency of 30 Hz or more, which is a limitation of CRT and TN type LCD. It is effective to do.

しかしながら、前述のごとく低いフレーム周波数でリ
フレツシユ駆動する場合では、文字編集やグラフイツク
ス画面等でのスムーズスクロールやカーソル移動などの
いわゆる動画表示には遅く、表示性能が落ちる問題点が
ある。近年、コンピユーター及びその周辺回路やソフト
ウエアの発達が著るしく、特に大画面,高精細デイスプ
レイに対してはマルチウインドウと呼ばれる、表示領域
内に複数の画面を重ね表示する表示方法が普及してい
る。強誘電性液晶素子を用いた表示装置では、従来の表
示装置(CRT,TN型LCD等)をはるかに上回る大画面化・
高精細化を可能にする表示装置であるが、その大画面化
・高精細化にともない、フレーム周波数が低周波とな
り、このため増々スムーズスクロールやカーソル移動の
速度が遅くなる問題点があった。
However, as described above, when refresh driving is performed at a low frame frequency, so-called moving image display such as character editing, smooth scrolling on a graphics screen, or moving a cursor is slow, and the display performance is degraded. In recent years, the development of computers and their peripheral circuits and software has been remarkable. Particularly for large screens and high-definition displays, a display method called a multi-window, in which a plurality of screens are superimposed and displayed in a display area, has become widespread. I have. Display devices using ferroelectric liquid crystal devices have a much larger screen than conventional display devices (CRT, TN type LCD, etc.).
Although the display device is capable of high definition, the frame frequency becomes low with the enlargement and high definition of the screen, and there is a problem that the speed of smooth scrolling and cursor movement becomes slower.

〔発明の概要〕[Summary of the Invention]

本発明の目的は、前述の問題点を解決した表示装置を
提供すること、特にフレーム周波数が30Hz以下のような
低フレーム周波数の走査駆動下でのカーソル移動やマウ
ス移動を高速に移動表示することを可能にした表示装置
を提供することにある。
An object of the present invention is to provide a display device which solves the above-mentioned problems, and in particular, to move and display a cursor movement and a mouse movement under a low frame frequency scanning drive such as a frame frequency of 30 Hz or less at a high speed. It is an object of the present invention to provide a display device which enables the above.

本発明は、複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、該走査電極に走査選択信号を印加する為の第1の
手段と該情報電極に情報信号を印加する為の第2の手段
とを有する駆動手段とを備えた表示装置において、該表
示画面の全走査電極を順次走査選択する場合に、一垂直
走査期間内に一本以上の走査電極を飛び越して走査選択
する、第1のルーチンを実行し、該表示画面の一部分を
書き換える場合に、該一部分の走査電極を非飛び越しで
走査選択する、第2のルーチンを実行する為の手段と、
を具備する。
The present invention provides a display panel having a display screen provided with a plurality of scan electrodes and a plurality of information electrodes intersecting the scan electrodes, a first means for applying a scan selection signal to the scan electrodes, and And a driving unit having a second unit for applying an information signal to the information electrode. In the case where all the scanning electrodes on the display screen are sequentially selected for scanning, when one scanning electrode is selected in one vertical scanning period, In order to execute the first routine of performing the above-mentioned scan selection by skipping the scanning electrodes and performing the second routine of non-jump-selection of the scanning electrodes of the part when rewriting a part of the display screen. Means,
Is provided.

そして、本発明においては、、第1のルーチンのとき
に、一垂直走査期間内に複数本以上の走査電極を飛び越
すとともに連続する2つの垂直走査間で隣合わない走査
電極を走査選択するとよい。
In the present invention, in the first routine, a plurality of scan electrodes may be skipped in one vertical scan period, and scan electrodes which are not adjacent to each other between two consecutive vertical scans may be selected.

また、本発明においては、前記走査選択信号が消去パ
ルスとそれにつづく該消去パルスとは逆極性のパルスと
を含み、該情報信号が一極性のパルスと該パルスの前後
の位相にある該パルスとは逆極性の2つのパルスとを含
むことが好ましい。
Further, in the present invention, the scan selection signal includes an erasing pulse and a pulse having a polarity opposite to the erasing pulse following the erasing pulse, and the information signal includes a pulse having one polarity and a pulse having a phase before and after the pulse. Preferably includes two pulses of opposite polarities.

本発明においては、該表示画面に表示すべき画像情報
を格納するメモリを具備し、該第1のルーチンの実行中
に、該メモリに格納された画像情報の一部に書換が生じ
たとき、書き換え前の画像情報に基づいた一垂直走査が
終了した後、該第2のルーチンを実行することが好まし
い。
In the present invention, a memory for storing image information to be displayed on the display screen is provided, and when a part of the image information stored in the memory is rewritten during execution of the first routine, It is preferable to execute the second routine after one vertical scan based on the image information before rewriting is completed.

本発明においては、該表示画面に表示すべき画像情報
を格納するメモリを具備し、該第1のルーチンの実行中
に、該メモリに格納された画像情報の一部に書き換えが
生じたとき、該第2のルーチンに移行し、該第2のルー
チンで走査選択される走査電極の数が所定値を越えたと
き、該第1のルーチンへ復帰することが好ましい。
In the present invention, a memory for storing image information to be displayed on the display screen is provided, and when a part of the image information stored in the memory is rewritten during the execution of the first routine, It is preferable to shift to the second routine and return to the first routine when the number of scan electrodes selected for scanning in the second routine exceeds a predetermined value.

本発明においては、該第1のルーチンを実行する為の
期間と、該第2のルーチンを実行する為の期間とが、交
互に設定されていることが好ましい。
In the present invention, it is preferable that a period for executing the first routine and a period for executing the second routine are alternately set.

本発明においては、該表示画面に表示すべき画像情報
を格納するメモリと、該メモリに格納された画像情報の
書き換えに応じて、対応する走査電極毎に書き換えデー
タのセットが可能なフラグメモリと、を具備し、該第1
のレーチンによる一垂直走査毎に該フラグメモリにアク
セスし、該書き換えデータに応じて該第2のルーチンに
移行し、該書き換えデータに対応した走査電極を走査選
択することが好ましい。
In the present invention, a memory for storing image information to be displayed on the display screen, and a flag memory capable of setting rewrite data for each corresponding scan electrode in accordance with rewriting of the image information stored in the memory. And the first
It is preferable that the flag memory is accessed every vertical scanning by the above-mentioned retin, and the second routine is executed in accordance with the rewritten data, and the scan electrode corresponding to the rewritten data is selected by scanning.

本発明においては表示パネルは強誘電性液晶を該走査
電極と該情報電極との間に配した強誘電性液晶素子であ
ることが好ましい。
In the present invention, the display panel is preferably a ferroelectric liquid crystal element in which a ferroelectric liquid crystal is disposed between the scanning electrode and the information electrode.

〔発明の態様の詳細な説明〕(Detailed description of embodiments of the invention)

A.信号転送方式 第1図は、液晶表示装置と表示情報信号の供給をなす
本体装置の構成図である。第2図は表示情報信号のタイ
ミングチヤートを示す。表示パネル11は走査電極12C(4
00本)×情報電極13D(800本)のマトリクス構造で、こ
れに強誘電性液晶を封入し、走査電極12Cに走査電極駆
動回路12を接続し、情報電極13Dに情報電極駆動回路13
を接続する。走査電極駆動回路12にはデコーダ12Aと出
力段12Bが備えられ、情報電極駆動回路13には、シフト
レジスタ13A、ラインメモリ13Bと出力段13Cが備えられ
ている。
A. Signal Transfer Method FIG. 1 is a configuration diagram of a liquid crystal display device and a main unit that supplies a display information signal. FIG. 2 shows a timing chart of the display information signal. The display panel 11 has a scanning electrode 12C (4
A matrix structure of (00) × information electrodes 13D (800) is filled with a ferroelectric liquid crystal, a scanning electrode driving circuit 12 is connected to a scanning electrode 12C, and an information electrode driving circuit 13 is connected to an information electrode 13D.
Connect. The scan electrode drive circuit 12 includes a decoder 12A and an output stage 12B, and the information electrode drive circuit 13 includes a shift register 13A, a line memory 13B, and an output stage 13C.

まず、走査電極12Cを指定する走査電極アドレスデー
タと映像データが、4本の信号線PD0,PD1,PD2とPD3を通
して本体装置14から制御回路15へ出力する。本実施例で
は、走査電極アドレスデータ(A0,A1,A2,A3,A4,A5,A6,A
7,A8,A9,A10,A11)と映像データ(D0,D1,D2,D3,…D798,
D799)が信号線PD0〜PD3のそれぞれの同一伝送線にて転
送されるため、走査電極アドレスデータと映像データを
区別しなければならない。本例では、識別のための信号
として、A/を具備しており、このA/信号がハイレベ
ルの時は走査電極アドレスデータであることを示し、ロ
ーレベルの時は映像データであることを示すように、そ
れぞれの関係付けを定めている。更に、A/信号は表示
情報の転送にあたり、転送開始の信号としての意味付け
も含んでいる。
First, scan electrode address data and video data designating scan electrode 12C are output from main unit 14 to control circuit 15 through four signal lines PD0, PD1, PD2 and PD3. In this embodiment, the scan electrode address data (A0, A1, A2, A3, A4, A5, A6, A
7, A8, A9, A10, A11) and video data (D0, D1, D2, D3, ... D798,
D799) is transmitted on the same transmission line of each of the signal lines PD0 to PD3, so that it is necessary to distinguish between the scan electrode address data and the video data. In this example, A / is provided as a signal for identification. When the A / signal is at a high level, it indicates that it is scan electrode address data, and when the A / signal is at a low level, it is that it is video data. As shown, each relationship is defined. Further, the A / signal has a meaning as a transfer start signal in transferring the display information.

走査電極アドレスデータを走査電極駆動回路12へ与
え、映像データを情報電極駆動回路13へ与える際、走査
電極アドレスデータA0〜A11と映像データD0〜D799とが
信号線PD0〜PD3上にシリアルに配置しているため、走査
電極アドレスデータA0〜A11と映像データD0〜D799を振
り分ける回路もしくは走査電極アドレスデータA0〜A11
を抽出する回路が必要となるが、この走査を制御回路15
にて行う。この制御回路15により信号線PD0〜PD3上に配
置される走査電極アドレスデータA0〜A11を抽出して、
一時格納し、指定された走査電極12Cを駆動する際に、
走査電極駆動回路12へ水平走査期間の間出力する。この
走査電極アドレスデータA0〜A11は走査電極駆動回路12
内のデコーダ12Aに入力され、デコーダ12Aを通して走査
電極12Cを選択する。
When the scan electrode address data is provided to the scan electrode drive circuit 12 and the video data is provided to the information electrode drive circuit 13, the scan electrode address data A0 to A11 and the video data D0 to D799 are serially arranged on the signal lines PD0 to PD3. Therefore, a circuit for distributing the scan electrode address data A0 to A11 and the video data D0 to D799 or the scan electrode address data A0 to A11
A circuit for extracting the data is required.
Perform at The control circuit 15 extracts the scan electrode address data A0 to A11 arranged on the signal lines PD0 to PD3,
When temporarily storing and driving the designated scanning electrode 12C,
Output to the scan electrode drive circuit 12 during the horizontal scanning period. The scan electrode address data A0 to A11 are
And the scanning electrode 12C is selected through the decoder 12A.

一方、映像データD0〜D799は情報電極駆動回路13内の
シフトレジスタ13Aへ入力され、転送クロツクCLKにて4
画素毎にシフトして情報電極13D(800本)に対応する画
素数の映像データD0〜D799が分離される。シフトレジス
タ13Aにて水平方向の一走査線分のシフトが完了する
と、これら800回路のシフトレジスタ13A上の映像データ
D0〜D799はラインメモリー13Bに転送され、水平走査期
間内で記憶される。
On the other hand, the video data D0 to D799 are inputted to the shift register 13A in the information electrode drive circuit 13, and are inputted by the transfer clock CLK.
The image data D0 to D799 of the number of pixels corresponding to the information electrodes 13D (800 lines) are separated by shifting each pixel. When the shift register 13A completes the shift for one scanning line in the horizontal direction, the video data on the shift register 13A of these 800 circuits is
D0 to D799 are transferred to the line memory 13B and stored within the horizontal scanning period.

又、本実施例では、表示パネル11の駆動と本体装置14
における走査電極アドレスデータA0〜A11及び映像デー
タD0〜D799の発生が非同期で行われているため、表示情
報転送時に、制御回路15と本体装置14との間の同期をと
る必要がある。この同期をとる信号が信号Syncで、水平
走査毎に制御回路15で発生する。
In this embodiment, the driving of the display panel 11 and the
Since the generation of the scan electrode address data A0 to A11 and the video data D0 to D799 are performed asynchronously, it is necessary to synchronize the control circuit 15 and the main unit 14 when transferring the display information. This synchronization signal is a signal Sync, which is generated by the control circuit 15 every horizontal scanning.

この信号Syncは、A/との間で関係づけられた動作を
する。本体装置14は常時Sync信号を管視しており、Sync
信号がローレベルであれば表示情報の転送を行い、逆に
ハイレベルであれば、一水平走査分の表示情報の転送終
了後は、転送を行わない。つまり、第2図において、Sy
nc信号がローレベルになった瞬間、A/信号をハイレベ
ルにし、そして制御回路15はSync信号を表示情報転送期
間中にハイレベルに戻す。そして、A点より測って1水
平走査時間を経た後(B点)に、ローレベルに戻す。も
し、B点の時点で本体装置14が連続して表示情報を転送
する場合、つまり次の走査電極を駆動する時は、再びA/
信号をハイレベルにして転送開始する。本実施例では
リフレツシユ駆動であるから線順次で連続駆動する。
This signal Sync performs an operation related to A /. The main unit 14 constantly monitors the Sync signal.
If the signal is at a low level, display information is transferred. Conversely, if the signal is at a high level, transfer is not performed after transfer of display information for one horizontal scan is completed. That is, in FIG.
The moment the nc signal goes low, the A / signal goes high, and the control circuit 15 returns the Sync signal to high during the display information transfer period. Then, after one horizontal scanning time has elapsed from the point A (point B), the level is returned to the low level. If the main unit 14 continuously transfers display information at the point B, that is, when the next scan electrode is driven, A / A
The signal is set to the high level to start the transfer. In this embodiment, since the refresh drive is used, the drive is performed continuously in a line-sequential manner.

前記、1水平走査期間(1走査選択期間に相当)とい
うのは、強誘電性液晶の特性と駆動方法に帰因して定め
られており、種々の最適駆動条件を加味して所望の印加
時間が決まり、これが1水平走査期間として定められ
る。本実施例においては、1水平走査期間は常温におい
て約250μsecに定めた。したがって、フレーム周波数は
約10Hzとなった。また、転送クロックCLKは5MHzとし、
走査電極アドレスデータと映像データの転送時間は約4
0.8μsecとなる。第2図における待ち時間は、約209.2
μsecとなる。第2図における制御信号CNTは所望の駆動
波形を発生させる制御信号である。これは、制御回路15
からそれぞれの駆動回路12と13へ出力される。CNTの出
力タイミングは走査電極アドレスデータA0〜A11を制御
回路15から走査電極駆動回路12へ出力するタイミングと
同一であり、シフトレジスタ13Aの映像データをライン
メモリー13Bに転送するタイミングと同一である。
The one horizontal scanning period (corresponding to one scanning selection period) is determined due to the characteristics of the ferroelectric liquid crystal and the driving method, and a desired application time is considered in consideration of various optimum driving conditions. And this is determined as one horizontal scanning period. In this embodiment, one horizontal scanning period is set to about 250 μsec at room temperature. Therefore, the frame frequency was about 10 Hz. Also, the transfer clock CLK is 5 MHz,
Transfer time of scan electrode address data and video data is about 4
0.8 μsec. The waiting time in Figure 2 is about 209.2
μsec. The control signal CNT in FIG. 2 is a control signal for generating a desired drive waveform. This is the control circuit 15
Are output to the respective drive circuits 12 and 13. The output timing of the CNT is the same as the timing of outputting the scan electrode address data A0 to A11 from the control circuit 15 to the scan electrode drive circuit 12, and the same as the timing of transferring the video data of the shift register 13A to the line memory 13B.

又、CNT信号の出力タイミングは、第2図に示すよう
に、Sync信号のローレベル開始(A点)から転送時間
(40.8μsec)終了後で、かつ、1本前のアクセス開始
から測って1水平走査期間経過したところで切り換わ
る。本実施例では、次のSync信号がローレベル(B点)
になる前と、転送時間終了後との間に設定したC期間
は、一定値に定まっている。
Further, as shown in FIG. 2, the output timing of the CNT signal is 1 after the transfer time (40.8 μsec) has elapsed from the low level start (point A) of the Sync signal and from the start of the immediately preceding access. It switches when the horizontal scanning period has elapsed. In this embodiment, the next Sync signal is low level (point B).
Is set to a constant value between the time before and after the end of the transfer time.

以上のような通信を駆動回路12と13及び制御回路15と
本体装置14との間で行い、かつ前述のようなタイミング
をもって表示パネルを駆動する。
The above communication is performed between the drive circuits 12 and 13 and between the control circuit 15 and the main unit 14, and the display panel is driven at the above-described timing.

B.表示走査方式 本発明は、リフレツシユ駆動を下記のインターレース
走査方式、部分書換え駆動をノンインターレース走査方
式によって行なう。リフレツシユ駆動は、前述したとお
りであり、部分書換え駆動は、全表示画面の一部領域を
書換える時、その一部領域(書換え領域)に対応する走
査電極のみに走査選択信号を印加する「部分走査線走
査」によって行なわれる。
B. Display Scanning Method In the present invention, refresh driving is performed by the following interlace scanning method, and partial rewriting driving is performed by the non-interlace scanning method. The refresh drive is as described above, and the partial rewrite drive applies a scan selection signal to only a scan electrode corresponding to the partial area (rewrite area) when rewriting a partial area of the entire display screen. Scanning line scanning "is performed.

1.インターレース走査方式 走査電極に、一垂直走査期間(一フイールド期間に相
当)内に、走査選択信号を1本おき以上、好ましくは4
本おき以上(20本おき以下が適している)で飛越し印加
し、N+1回(N=飛越し本数)のフイールド走査で一
画面走査(一フレーム走査に相当)を行なう。特に、本
発明では全表示画面の走査電極に対して一垂直走査駆動
を行なう時、走査電極を2本おき以上で飛越し走査選択
し、連続する少なくとも2つの一垂直走査で隣合ってい
ない走査電極を走査選択するのがよい。
1. Interlaced scanning method Within one vertical scanning period (corresponding to one field period), the scanning electrode is supplied with a scanning selection signal every other line, preferably four lines or less.
An interlace is applied at intervals of more than every 20 lines (or less than every 20 lines), and one screen scan (corresponding to one frame scan) is performed by N + 1 times (N = number of interlaces) of field scan. In particular, in the present invention, when one vertical scanning drive is performed on the scanning electrodes of the entire display screen, interlaced scanning is selected for every two or more scanning electrodes, and non-adjacent scanning is performed in at least two continuous one vertical scanning. It is preferable to scan and select the electrodes.

第3図(A)は、走査選択信号SS、走査非選択信号
SN、白情報信号IWと黒情報信号IBを表わしている。第3
図(B)は、走査選択信号が印加された走査選択電極上
の画素(走査電極と情報電極との交差部)のうちの選択
画素(白情報信号IWが印加された画素で電圧(IW−SS
が印加される)に印加される電圧波形、同じ走査選択電
極上の非選択画素(黒情報信号IBが印加された画素で電
圧(IB−SS)印加される)に印加される電圧波形及び走
査非選択信号が印加された走査非選択電極上の2種の画
素に印加される電圧波形が示されている。第3図(A)
と(B)によれば、位相t1で選択された走査電極上の画
素には、一斉に情報信号の種類にかかわらず、強誘電性
液晶の一方の配向状態を生じさせる電圧が印加され、か
かる強誘電性液晶の一方の配向状態に基づく黒状態に消
去される(本例では、黒状態に消去が行なわれない様に
一対の偏光子のクロスニコルを設定したが、白状態に消
去される様にしてもよい。)続く位相t2では、選択され
た走査電極上の選択された画素(IW−SS)には、強誘電
性液晶の他方の配向状態に基づく白状態を生じさせる電
圧(V2+V3)が印加され、他の画素には位相t1での黒状
態を変化させない電圧(V2−V3=V3)が印加される。一
方、走査非選択信号SNが印加された走査電極上の画素に
は、強誘電性液晶の閾値電圧以下の電圧±V3が印加され
る。このため、本例では、位相t1とt2で選択された走査
電極上の画素が白か黒の書込みが行なわれ、続く走査非
選択信号SNが印加された状態となっても、前の書込み時
の書込み状態がそのまま維持されることになる。
FIG. 3A shows a scanning selection signal S S and a scanning non-selection signal.
S N, represents the white information signal I W and a black data signal I B. Third
FIG. 2B shows a voltage (I) at a selected pixel (a pixel to which the white information signal IW is applied) among pixels (intersections between the scan electrode and the information electrode) on the scan selection electrode to which the scan selection signal is applied. W −S S )
Voltage but applied voltage waveforms applied to applied) to the non-selected pixel on the same scan selection electrode is applied (black level signal I B voltage (I B -S S pixel applied)) The waveform and the voltage waveform applied to two kinds of pixels on the scanning non-selection electrode to which the scanning non-selection signal is applied are shown. Fig. 3 (A)
According to (B), a voltage is applied to the pixels on the scanning electrode selected at the phase t 1 , regardless of the type of the information signal, to cause one of the alignment states of the ferroelectric liquid crystal. The ferroelectric liquid crystal is erased to a black state based on one orientation state (in this example, the crossed Nicols of the pair of polarizers are set so that the black state is not erased. that may be in the manner.) in the subsequent phase t 2, the selected pixel on the selected scanning electrode (I W -S S), resulting white state based on the other orientation state of the ferroelectric liquid crystal voltage (V 2 + V 3) which is applied, a voltage that does not change the black state in the phase t 1 to the other pixel (V 2 -V 3 = V 3 ) is applied. On the other hand, scanning the pixels on the scanning electrode non-selection signal S N is applied, the ferroelectric threshold voltage below the voltage ± V 3 of the liquid crystal is applied. Therefore, in this example, the pixels on the scanning electrodes selected in phase t 1 and t 2 is made white or black writing, even in a state in which subsequent scanning non-selection signal S N is applied, before The write state at the time of writing is maintained as it is.

又、本例においては、位相t3で書込み位相t2での情報
信号に対して逆極性の電圧が情報電極から印加される。
従って、第3図(C)に示す様に走査非選択時の画素に
交流電圧が印加され、強誘電性液晶の閾値特性を改善す
ることができる。かかる位相t3で情報電極から印加する
信号が補助信号と称し、米国特許第4,655,561号公報で
詳述されている。
Further, in the present embodiment, the voltage of opposite polarity is applied from the information electrode to the information signal in the phase t 3 by the writing phase t 2.
Therefore, as shown in FIG. 3 (C), an AC voltage is applied to the pixels when scanning is not selected, and the threshold characteristics of the ferroelectric liquid crystal can be improved. Referred signal applied from the information electrode at such a phase t 3 is the auxiliary signal is described in detail in U.S. Pat. No. 4,655,561 publication.

第3図(C)は、ある表示状態を生じさせた時の電圧
波形のタイミングチヤートを示している。本例では、走
査選択信号を、3本おきに走査電極に飛越し印加し、連
続する4つのフイールドで、走査電極に走査選択信号が
印加される。本例では、走査電極を3本おきに選択し、
4回のフイールド走査で、1フレーム走査(一画面走
査)することによって、低温時において走査選択期間
(t1+t2+t3)が長く設定され、結果的に低フレーム周
波数の走査駆動(例えば5〜10Hzのフレーム周波数)で
あっても、低フレーム周波数の走査駆動に原因するフリ
ツカーの発生を顕著に抑制することができ、さらに連続
する4つのフイールド走査で隣合っていない走査電極を
選択する様に走査選択信号を印加することによって、画
像流れを有効に解消することができた。
FIG. 3 (C) shows a timing chart of the voltage waveform when a certain display state is caused. In this example, the scan selection signal is skipped and applied to the scan electrodes every three lines, and the scan selection signal is applied to the scan electrodes in four consecutive fields. In this example, every third scanning electrode is selected,
By performing one frame scan (one screen scan) with four field scans, the scan selection period (t 1 + t 2 + t 3 ) is set to be long at a low temperature, and as a result, scan drive at a low frame frequency (for example, 5 (Up to 10 Hz frame frequency), it is possible to significantly suppress the occurrence of flicker caused by low frame frequency scanning drive, and to select non-adjacent scan electrodes in four consecutive field scans. By applying the scan selection signal to the image data, the image deletion can be effectively eliminated.

第3図(D)は、第3図(A)の駆動波形を用いた例
であって、この例では、走査電極を5本おきに飛越し選
択し、連続する6つのフイールド走査で隣合っていない
走査電極を選択する様に走査選択信号が印加された。
FIG. 3 (D) is an example using the driving waveform of FIG. 3 (A). In this example, every five scanning electrodes are interleaved and selected by continuous six field scans. A scan selection signal was applied so as to select a scan electrode that was not used.

第4図(A)と(B)は、本発明で用いた別の駆動例
である。第4図(A)と(B)によれば、位相T1で情報
信号の種類にかかわらず走査選択信号SSが印加された走
査電極上の全又は所定数の画素には、一斉に黒状態に消
去するための電圧が印加され、位相t3でそのライン上の
選択された画素(IW−SS)には、選択的に白状態に反転
書込みさせる電圧(V2+V3)が印加され、他の画素(IB
−SS)には、位相T1での黒状態を変えない電圧(V2−V3
=V3)が印加される。又、位相t2とt4は、前例と同様に
走査非選択時の画素に交流電圧を印加される様に情報電
極から印加する補助信号である。
FIGS. 4A and 4B show another example of driving used in the present invention. According to FIG. 4 and (A) (B), in all or a predetermined number of pixels on the scanning electrode a scanning selection signal S S regardless phase T 1 of the type of information signal is applied, black simultaneously A voltage for erasing is applied to the state, and a voltage (V 2 + V 3 ) for selectively inverting and writing to the white state is applied to the selected pixel (I W −S S ) on the line at phase t 3. is applied, the other pixel (I B
−S S ) includes a voltage (V 2 −V 3 ) that does not change the black state at the phase T 1.
= V 3 ) is applied. The phase t 2 and t 4 is an auxiliary signal applied from the information electrode as being an AC voltage is applied to the pixel during the scanning non-selection similarly to the previous example.

第4図(C)は、第4図(A)と(B)の駆動波形を
用いた時のある表示状態を生じるタイミングチヤートで
ある。第4図(C)に示す駆動例によれば、走査選択信
号を4本おきの飛越しで、走査電極に印加し、5フイー
ルド走査で1フレーム走査が完了する。又、この例でも
連続する5回のフイールド走査で隣合っていない走査電
極に走査選択信号が印加される。
FIG. 4C is a timing chart for producing a certain display state when using the driving waveforms of FIGS. 4A and 4B. According to the driving example shown in FIG. 4 (C), the scan selection signal is applied to the scan electrodes every four lines, and one frame scan is completed in five field scans. Also in this example, a scan selection signal is applied to non-adjacent scan electrodes in five consecutive field scans.

本発明は、前述の例に限定されるものではなく、特に
走査電極に1本おき以上、好ましくは4本〜20本おきで
走査選択信号を飛越し印加することができる。又、本発
明では、電圧信号V1,−V2及び±V3の波高値を|V1|=|
−V2|>|±V3|、好ましくは|V1|=|−V2|>2|±V3|に
設定するのがよい。又、これらの電圧信号のパルス幅は
一般に1μsec〜1msec、好ましくは10μsec〜100μsec
に設定され、低温時のパルス幅を高温時のパルス幅に較
べ長く設定するのがよい。
The present invention is not limited to the above-described example. In particular, the scanning selection signal can be skipped and applied to every other scanning electrode or more, preferably every 4 to 20 scanning electrodes. In the present invention, the peak values of the voltage signals V 1 , −V 2 and ± V 3 are | V 1 | = |
−V 2 |> | ± V 3 |, preferably | V 1 | = | −V 2 |> 2 | ± V 3 | The pulse width of these voltage signals is generally 1 μsec to 1 msec, preferably 10 μsec to 100 μsec.
It is preferable to set the pulse width at low temperature to be longer than the pulse width at high temperature.

本発明で用いた部分書換え駆動は、前述のリフレツシ
ユ駆動による全表示画面走査を中断して行なわれる。従
って、部分書換え駆動で用いた部分走査線走査と全表示
画面走査との動作関係を以下に定めた。
The partial rewriting drive used in the present invention is performed by interrupting the entire display screen scanning by the refresh drive described above. Accordingly, the operational relationship between partial scanning line scanning and full display screen scanning used in partial rewriting drive is defined below.

(1)リフレツシユ駆動による全表示画面走査中に、表
示画面の一部を書換える要求が発生した時、発生した時
点のフイールド走査を終了した後に、部分走査線走査駆
動を行なう。
(1) When a request for rewriting a part of the display screen is generated during the entire display screen scanning by the refresh driving, the partial scanning line scanning drive is performed after completing the field scanning at the time of occurrence.

(2)部分走査線走査による部分書換え駆動をノンイン
ターレース駆動で行なう。
(2) Partial rewrite driving by partial scanning line scanning is performed by non-interlace driving.

(3)部分走査線走査の最大走査本数を全表示画面に全
走査線走査の走査本数(1フレーム走査の走査本数)と
等しい値に設定する。言い換えると、部分走査線走査の
走査本数が全表示画面の全走査線走査の走査本数を越え
た時点で、部分走査線走査を中断して全表示画面走査駆
動を行なう。
(3) The maximum number of partial scanning lines is set to a value equal to the number of scanning lines for all scanning lines (the number of scanning lines for one frame) on the entire display screen. In other words, when the number of partial scan line scans exceeds the number of full scan line scans of the entire display screen, the partial scan line scan is interrupted and the entire display screen scan drive is performed.

(4)部分走査線走査の走査本数が、前項(3)の最大
走査本数より少ない本数で部分走査線を終了した時、こ
の部分走査線走査駆動の直前に行ったフイールド走査の
次のフイールド走査における先頭走査線から順次フイー
ルド走査駆動を行なう。
(4) When the number of partial scan lines scanned is smaller than the maximum number of scans in the above item (3), the partial scan line is completed, and the next field scan is performed immediately after the field scan performed immediately before the partial scan line scan drive. , The field scanning drive is sequentially performed from the leading scanning line.

(5)VRAM(画像情報格納用メモリ)の画像情報書換え
は、表示パネルの書換え速度に依存しない。
(5) Rewriting of image information in VRAM (memory for storing image information) does not depend on the rewriting speed of the display panel.

(6)全表示画面走査時に表示パネルに転送される画像
情報は、転送される時刻における画像情報とする。
(6) The image information transferred to the display panel when scanning the entire display screen is the image information at the time of transfer.

上述(1)〜(6)の動作を行なう回路構成を第5図
に示す。第5図は、第1図に示す本体装置14で、機能上
CPU部51、VRAM部52及びシーケンサ部53を備えている。
FIG. 5 shows a circuit configuration for performing the above operations (1) to (6). FIG. 5 shows the main unit 14 shown in FIG.
It includes a CPU unit 51, a VRAM unit 52, and a sequencer unit 53.

CPU部51は本体装置14の制御中枢で画像情報発生に関
しては、その命令源となる。
The CPU 51 is a control center of the main unit 14 and serves as an instruction source for generating image information.

VRAM部52は、「VRAM」521と「VRAMタイミング発生
部」522で構成され、画像情報を格納するメモリーであ
る。
The VRAM unit 52 includes a “VRAM” 521 and a “VRAM timing generator” 522, and is a memory that stores image information.

シーケンサ部53は、第1アドレス切換531、第2アド
レス切換532、400ラインカウンタ(400ラインカウン
ト)533、走査カウンタ(8ラインカウント)534、50ラ
インカウンタ(50ラインカウント)535、フラグメモリ5
36、シーケンサ537、入出力ポート538及び800ドツトカ
ウンタ539を備えている。シーケンサ部53は、CPU部51の
VRAM部52へのアクセスと表示パネル11への画像情報転送
に対するVRAM部52の制御を行なう。
The sequencer 53 includes a first address switch 531, a second address switch 532, a 400 line counter (400 line count) 533, a scan counter (8 line count) 534, a 50 line counter (50 line count) 535, and a flag memory 5
36, a sequencer 537, an input / output port 538, and an 800 dot counter 539. The sequencer unit 53 is
The VRAM unit 52 controls access to the VRAM unit 52 and transfer of image information to the display panel 11.

VRAM521のアドレスをアクセスするためのVA信号は、
第1アドレス切換531によってBA信号、ADR信号及びRA信
号のうちの1つのアドレス信号として選択された信号で
ある。
The VA signal for accessing the address of VRAM521 is
This signal is selected as one of the BA signal, the ADR signal, and the RA signal by the first address switching 531.

(1)BA信号:表示パネル11の部分書換え駆動をアクセ
スするためのVRAMアドレス信号 (2)ADR信号:CPU51からの画像情報発生時のVRAMアド
レス信号 (3)RA信号:表示パネルの全表示画面走査駆動をアク
セスするためのVRAMアドレス信号 上述のBA信号、ADR信号とRA信号は、第1アドレス切
換531で選択されて、VRAMアドレスVR信号として発生す
る。第1アドレス切換531は、シーケンサ回路537で制御
される。
(1) BA signal: VRAM address signal for accessing partial rewriting drive of display panel 11 (2) ADR signal: VRAM address signal when image information is generated from CPU 51 (3) RA signal: entire display screen of display panel VRAM Address Signal for Accessing Scanning Drive The above-mentioned BA signal, ADR signal and RA signal are selected by the first address switch 531 and are generated as a VRAM address VR signal. The first address switching 531 is controlled by the sequencer circuit 537.

走査カウンタ534は、走査方式を定めるカウンタで、
リフレツシユ駆動の飛越し走査線の走査順番をカウント
する。本例では7本おきに走査線を飛越し走査するもの
とした。50ラインカウンタ535は、リフレツシユ駆動の
1フイールド当りの走査線数を定めており、本例では走
査線400本を7本おき飛越し走査で8フイールド走査が
行なわれたので、50本毎の走査線カウントでフイールド
回数をカウントした。400ラインカウンタ533は、所定の
走査本数(本例では400ライン計数に設定)をカウント
する。全表示画面走査ではフレームカウンタとして機能
する。又、部分書換え駆動時では、部分走査線走査の走
査線アドレスデータを発生し、VRAMアドレスをアクセス
する。
The scanning counter 534 is a counter that determines a scanning method,
The scanning order of the interlaced scanning lines of the refresh driving is counted. In this example, the scanning lines are interlaced every seven lines. The 50-line counter 535 determines the number of scanning lines per field of refresh driving. In this example, every 400 scanning lines are interleaved and eight field scanning is performed. The number of fields was counted by line counting. The 400 line counter 533 counts a predetermined number of scanning lines (set to 400 line counting in this example). In scanning the entire display screen, it functions as a frame counter. At the time of partial rewrite driving, scan line address data for partial scan line scanning is generated, and a VRAM address is accessed.

第2アドレス切換532は、フラグメモリアドレス(F
A)のアクセスがBA信号とADR信号の2通りで行なわれる
ため、これらの1つを選択する回路である。2種類のフ
ラグメモリアドレス用の信号はシーケンサ回路537で選
択される。
The second address switching 532 is based on the flag memory address (F
Since the access in A) is performed in two ways, the BA signal and the ADR signal, this circuit selects one of them. The signals for the two types of flag memory addresses are selected by the sequencer circuit 537.

フラグメモリ536は、走査電極1本、1本に1bitずつ
のデータを割り当てるためのメモリである。以下この1b
itのデータを「フラグ」と称する。このフラグは、CPU5
1からの画像情報をVRAM521に書き込む動作で発生する。
CPU51のVRAM521への書き換み動作時に起こるVRAMアドレ
ス信号(ADR)をサンプリングし、走査電極1本、1本
に対応するアドレスに変換してから、アドレス信号(F
A)に基いてフラグメモリ536にフラグ“0"又は“1"を書
き込む。つまり、CPU51の画像情報の書き込み動作か
ら、書き換えるべき走査電極の場所を検知し、この検知
したデータをフラグとしてフラグメモリ536に書き込
む。そして、表示パネル11の部分書換え駆動において
は、フラグメモリ536内のフラグ情報と、400ラインカウ
ンタ533からのBA信号とを比較し、フラグの“0"(=“O
FF")と“1"(=“ON")を検索し、部分書換え駆動時の
走査線のみを指定する。
The flag memory 536 is a memory for allocating data of one bit to one scanning electrode. Below this 1b
The data of it is called a “flag”. This flag is
This occurs when the image information from 1 is written to the VRAM 521.
A VRAM address signal (ADR) generated at the time of rewriting operation of the VRAM 521 of the CPU 51 is sampled and converted into an address corresponding to one scan electrode, and then the address signal (F
Write the flag “0” or “1” to the flag memory 536 based on A). That is, from the image information writing operation of the CPU 51, the location of the scan electrode to be rewritten is detected, and the detected data is written to the flag memory 536 as a flag. Then, in the partial rewriting drive of the display panel 11, the flag information in the flag memory 536 is compared with the BA signal from the 400 line counter 533, and the flag is set to “0” (= “O”).
FF ") and" 1 "(=" ON "), and designates only the scanning line at the time of partial rewrite driving.

200dotカウンタ539は、1水平走査における映像デー
タの転送データ量を計数し、入出力ポート538の制御を
行なう回路である。本実施例では800ドツトのデータ量
を4bit(PD0,PD1,PD2,PD3)で転送するので800/4=200
カウントと定めている。
The 200 dot counter 539 is a circuit that counts the transfer data amount of video data in one horizontal scan and controls the input / output port 538. In this embodiment, since the data amount of 800 dots is transferred by 4 bits (PD0, PD1, PD2, PD3), 800/4 = 200
It is defined as a count.

「入出力ポート538」は、走査電極アドレスデータと
映像データとをもつ画像情報PD0,PD1,PD2,PD3,CLKA/
を制御回路15に転送し、又制御回路15からのSync信号を
受信する。
The “input / output port 538” has image information PD0, PD1, PD2, PD3, CLKA /
Is transferred to the control circuit 15, and the Sync signal from the control circuit 15 is received.

C.表示情報発生と転送タイミングと表示パネルとの動作
関係 第6図は、全表示画面走査駆動と部分書換え走査駆動
の動作関係を示すフローチヤートである。第7図は、部
分書換え走査駆動動作のフローチヤートである。第8図
は、全表示画面走査駆動のフローチヤートである。
C. Operational Relationship Between Display Information Generation, Transfer Timing, and Display Panel FIG. 6 is a flowchart showing the operational relationship between full display screen scan drive and partial rewrite scan drive. FIG. 7 is a flowchart of the partial rewriting scanning drive operation. FIG. 8 is a flowchart of the whole display screen scanning drive.

第6図において、まずはじめに、「第1アドレス切換
のRA選択」で、全表示画面走査駆動用カウンタである走
査カウンタ534と50ラインカウンタ535からVRAMアドレス
信号(RA)をVRAM521に走査電極アドレスデータVAとし
て与える。次に、Sync信号の“L"レベルを待って、走査
電極アドレスデータVAとこのVA信号で指定されるVRAM内
の映像データを読み出し、表示パネル11へ転送する。そ
して50ラインカウンタ535を1つインクリメントする。
インクリメントした時点、計数が49であれば「部分書き
換えルーチン」に飛び、49になってなければ、再びSync
信号の“L"レベルを待つ。ここまではいわゆる1フイー
ルド走査駆動時の動作である。
In FIG. 6, first, in "selection of RA for first address switching", VRAM address signal (RA) is supplied to VRAM 521 from scan counter 534 and 50 line counter 535, which are all display screen scan drive counters. Give as VA. Next, after waiting for the “L” level of the Sync signal, the scan electrode address data VA and the video data in the VRAM specified by the VA signal are read and transferred to the display panel 11. Then, the 50 line counter 535 is incremented by one.
At the time of the increment, if the count is 49, the process jumps to the “partial rewriting routine”.
Wait for signal “L” level. The operation up to this point is the one-field scanning drive operation.

では、計数が49になり、「部分書き換えルーチン」に
飛んだ時のその動作について以下説明する。
The operation when the count reaches 49 and the process jumps to the “partial rewriting routine” will be described below.

計数49は、次に送るべき表示情報が1フイールド内走
査電極49本目と、定めたもので第7図に示す、()の
端子から「部分書換えルーチン」が始まる。また、「部
分書換えルーチン」がおこなわれている間でも、1フイ
ールド走査駆動が表示パネルで動作しているので、「部
分書換えルーチン」と「1フイールド走査駆動」の時間
関係を「49本目転送中」及び「50本目転送中」とで示し
ている。49本目及び50本目転送中というのは、1フイー
ルド走査駆動におけるVRAM521からの走査電極アドレス
データと映像データとの転送をさす。
The count 49 indicates that the display information to be transmitted next is the 49th scan electrode within one field, and the "partial rewrite routine" starts from the terminal () shown in FIG. Also, while the “partial rewriting routine” is being performed, the 1-field scanning drive is operating on the display panel, so the time relationship between the “partial rewriting routine” and “1 field scanning driving” is “ "And" Transferring the 50th line ". The transfer of the 49th and 50th lines means the transfer of the scan electrode address data and the video data from the VRAM 521 in the one field scan drive.

「第2アドレス切換のBA選択」で、400ラインカウン
タ533のフラグメモリアドレス信号(FA)をフラグメモ
リ536に与え、400回のカウントでフラグメモリ536の400
bitのデータを読み出す。この読み出したデータのうち
フラグ“01"(=“ON")のデータがあれば、以降「部分
書換えルーチン」に入り、フラグ“0"(=“OFF")であ
れば、端子(▲▼)に進む。端子(▲▼)に進
むということは、全表示画面走査駆動に戻るということ
になる。「部分書換えルーチン」の終了後、走査カウン
タ534を1つインクリメントして、次の1フイールド走
査をアクセスするRA信号を設定する。そして、再び1フ
イールド走査駆動を行なう。
In the “BA selection of second address switching”, the flag memory address signal (FA) of the 400 line counter 533 is supplied to the flag memory 536, and 400 times of the flag memory 536 are counted by 400 times.
Read bit data. If there is data of the flag “01” (= “ON”) in the read data, then the “partial rewriting routine” is entered. If the flag is “0” (= “OFF”), the terminal (▲ ▼) Proceed to. Proceeding to the terminal (▲ ▼) means returning to full display screen scanning drive. After the “partial rewriting routine” ends, the scan counter 534 is incremented by one, and an RA signal for accessing the next one-field scan is set. Then, one field scanning drive is performed again.

ここで、フラグ“1"は、フラグメモリアドレス(FA)
で示される走査電極に書換えが生じるという事をさす。
これに対し、書換えがなければフラグ“0"ということに
する。端子()からここまでの処理が49本目転送中に
行なわれる。
Here, the flag “1” is the flag memory address (FA)
Means that rewriting occurs in the scanning electrode indicated by.
On the other hand, if there is no rewriting, the flag is set to “0”. The processing from the terminal () to here is performed during the 49th transfer.

では、フラグ“1"のbitがある場合の処理について説
明する。
Now, the processing in the case where there is a bit of the flag “1” will be described.

Sync=“L"レベルを待ち、50本目転送開始されると、
まず400ラインカウンタをクリア(“0")にし、フラグ
メモリ536から1bitを読み出す。読み出す順番は走査電
極番号に対し、先頭の1番目から読み出す。ここで、ま
たフラグメモリ536の“1"又は“0"を判断する。“0"で
あれば、400ラインカウンタ533を1つインクリメントし
て、次の1bit読み出しのアドレス(FA)を設定する。こ
の時点でインクリメントした結果が400になっていない
時に再びフラグメモリ536から1bit読み出す。ここまで
の処理をフラグ“1"のbitにあたるまで繰り返す。
Wait for Sync = "L" level, and when the 50th transfer starts,
First, the 400 line counter is cleared ("0"), and 1 bit is read from the flag memory 536. The reading order is from the first in the scanning electrode number. Here, “1” or “0” of the flag memory 536 is also determined. If it is “0”, the 400 line counter 533 is incremented by one, and the next 1-bit read address (FA) is set. At this time, when the increment result is not 400, 1 bit is read from the flag memory 536 again. The processing up to this point is repeated until the bit of the flag “1” is reached.

フラグ“1"bitが読み出した時ち直ちに400ラインカウ
ンタ533の動作を中断させ、フラグ“1"bitのアドレスを
保持する。400ラインカウンタ533の動作を中断させた状
態で、1フイールド走査駆動の終了をSync=“L"レベル
になるのを待つ。
Immediately after the flag “1” bit is read, the operation of the 400 line counter 533 is interrupted, and the address of the flag “1” bit is held. While the operation of the 400 line counter 533 is suspended, the end of the one-field scanning drive is waited until Sync = “L” level.

一方、第1アドレス切換531をBA選択としておき、1
フイールド走査駆動に続き、フラグメモリ536が保持し
ていたフラグのアドレスが部分書換え走査の走査電極ア
ドレスとなり、その走査電極アドレスで指定されるVRAM
の映像データを転送する。そして、転送するのと同時に
先に述べた「400ラインカウンターを1つインクリメン
ト」以降の処理をする。
On the other hand, the first address switch 531 is set to BA selection, and 1
Following the field scan drive, the address of the flag held in the flag memory 536 becomes the scan electrode address of the partial rewrite scan, and the VRAM specified by the scan electrode address
Transfer video data. Then, at the same time as the transfer, the processing after the above-mentioned "increment the 400 line counter by one" is performed.

このようにフラグ“1"bitがある時の処理を400回繰り
返す。次に、400回繰り返した時、つまりインクリメン
トした結果の値が判断してから、更に、その400は部分
書換え走査の走査回数が400回に相当するかどうかを判
断する。400に達していない時には端子(▲▼)に
進み、部分書換えルーチンにリターンする。400に達し
ていた時には、端子(▲▼)に進み、全表示画面
走査ルーチンに飛ぶ。
Thus, the processing when the flag “1” bit is present is repeated 400 times. Next, when it is repeated 400 times, that is, after the value of the incremented result is determined, it is further determined whether or not the number 400 is equivalent to 400 times of the partial rewriting scan. If the number has not reached 400, the process proceeds to the terminal (▲ ▼) and returns to the partial rewriting routine. If it has reached 400, it proceeds to the terminal (▲ ▼) and jumps to the full display screen scanning routine.

次に、全表示画面走査ルーチンの動作説明をする。 Next, the operation of the entire display screen scanning routine will be described.

第8図において、端子より始まり、まず第1アドレ
ス切換でRA信号を選択し、Sync=“L"レベルを待ち、走
査カウンタ534と50ラインカウンタ535で定められる走査
電極アドレスデータと、これに指定されるVRAM内の映像
データの転送を行なう。そして、50ラインカウンタ535
を1つインクリメントする。このインクリメント値が50
であるかどうかを判断し、50でなければ、次の転送に入
る。50であれば、1フイールドの走査駆動が終了したと
判断し、走査カウンタ534を1つインクリメントして、
次のフイールドを設定する。更に、その設定値が8かど
うかを判断し、8でなければ次のフイールドの先頭から
1フイールド走査駆動をおこなう。8であれば、8フイ
ールド走査駆動終了と判断し、1フレームの走査駆動を
終了し、端子に進む。そして再び、全表示画面走査ル
ーチンと部分書換えルーチンを第6図のごとくおこな
う。
In FIG. 8, starting from the terminal, the RA signal is selected by the first address switching, and waits for the Sync = “L” level. The scan electrode address data determined by the scan counter 534 and the 50-line counter 535 and the designation thereof are performed. Video data in the VRAM to be transferred. And 50 line counter 535
Is incremented by one. This increment value is 50
Is determined, and if it is not 50, the next transfer is started. If it is 50, it is determined that one-field scanning drive has been completed, and the scanning counter 534 is incremented by one.
Set the next field. Further, it is determined whether or not the set value is 8, and if it is not 8, one field scanning drive is performed from the head of the next field. If it is 8, it is determined that the 8-field scanning drive is completed, the scanning drive of one frame is completed, and the process proceeds to the terminal. Then, the whole display screen scanning routine and the partial rewriting routine are performed again as shown in FIG.

以上説明してきた処理を、表示パネル駆動の立場から
見ると、表示画面の書換えがおこらないうちは、常に全
表示画面走査駆動している。画像書換えのサーチは、1
フイールド走査駆動毎に行なう。書換えがあれば、1フ
イールド走査駆動終了後、続けて部分書換えする。ここ
で、部分書換えする時の走査方法はノンインターレース
方式となる。部分書換えする上で、この書換え回数が次
の1フイールド走査駆動する前に400回を越える場合
は、自動的に1フレーム走査駆動する。この時の走査方
法は、インターレース駆動となる。表示パネル11は、本
体装置14からの画像情報に基づいて、これら一連の動作
を繰り返していく。
From the standpoint of driving the display panel, the above-described processing always drives the entire display screen scanning unless the display screen is rewritten. Search for image rewriting is 1
It is performed every field scanning drive. If rewriting is performed, partial rewriting is continued after one field scanning drive is completed. Here, the scanning method at the time of partial rewriting is a non-interlace method. In the case of partial rewriting, if the number of rewriting exceeds 400 before the next one field scan drive, one frame scan drive is automatically performed. The scanning method at this time is interlace driving. The display panel 11 repeats these series of operations based on image information from the main device 14.

第6図〜第8図に示した様に画像情報が発生している
間、第1アドレス切換531で選択されるBA信号とRA信号
は一時的なもので、それ以外はCPU51のADR信号が選択さ
れている。つまり、VRAM521内のデータは常にCPU51によ
り、アクセス可能な状態となっている。
While the image information is generated as shown in FIGS. 6 to 8, the BA signal and the RA signal selected by the first address switch 531 are temporary, and otherwise the ADR signal of the CPU 51 is not used. Selected. That is, the data in the VRAM 521 is always accessible by the CPU 51.

第9図は本発明で用いた別の部分書き込みルーチンで
ある。この動作を第10図に示す。CPUから新たに書換え
データが来るか判断し、もし来なければこれを繰り返
し、もし来た場合にはVRAMの前歴データを書き直し、新
しいデータを書く。こうして、本体装置14はCPUから新
たに送られてくる映像データに走査電極アドレスデータ
を付加して制御回路15へ転送する。
FIG. 9 shows another partial write routine used in the present invention. This operation is shown in FIG. Judge whether new rewriting data comes from the CPU, and if it does not, repeat this. If it does, rewrite the previous data of VRAM and write new data. In this way, main unit 14 adds scan electrode address data to the video data newly sent from the CPU and transfers the data to control circuit 15.

一方、全表示画面走査駆動は、一定の間隔をもって実
行するようにしている。このため、主プログラムへ割り
込み要求を用いて、全表示画面走査駆動を行うように
し、一定間隔をもってこの割り込み要求に応じて本体装
置14が第10図に示すルーチンで実行する。第10図の動作
は、部分書換え中であれば、これを中断してCPUからの
新たなデータを拒否する。そして、全画面の画像情報を
制御回路15へ転送する。そして、次の全表示画面走査駆
動までの時間を設定する(本実施例では1秒とした)。
そして、CPUからの新たなデータを受けつけるようにす
る。
On the other hand, the entire display screen scanning drive is executed at regular intervals. For this reason, the entire display screen scanning drive is performed using an interrupt request to the main program, and the main unit 14 executes the routine shown in FIG. 10 at regular intervals in response to the interrupt request. In the operation of FIG. 10, if partial rewriting is in progress, this is interrupted and new data from the CPU is rejected. Then, the image information of the entire screen is transferred to the control circuit 15. Then, the time until the next whole display screen scanning drive is set (1 second in this embodiment).
Then, new data from the CPU is received.

以上のように本体装置14の動作を定めて本発明の駆動
方法を実行する。
As described above, the operation of the main device 14 is determined, and the driving method of the present invention is executed.

第11図は、上述の例における表示動作原理を示すタイ
ミング図である。1フレーム目は全表示画面走査駆動期
間である。この時、書換え情報が発生したとすると本体
装置14は前述した手段をもって書換え画像情報(走査電
極アドレスデータと映像データとがシリアルに発生)を
準備する。そして、2フレーム目にかかる先頭のところ
から、第9図と第10図に示すルーチンをもって部分書換
え動作に入る。部分書換えが終了し、1フレーム目から
一定の定刻になる次第再び全表示画面走査駆動する。
FIG. 11 is a timing chart showing the display operation principle in the above-described example. The first frame is the entire display screen scanning drive period. At this time, if rewrite information is generated, main unit 14 prepares rewrite image information (scan electrode address data and video data are generated serially) by the above-described means. Then, from the beginning of the second frame, the partial rewriting operation is started with the routine shown in FIGS. 9 and 10. When the partial rewriting is completed, the whole display screen is scanned and driven again as soon as a fixed time is reached from the first frame.

ここで、書換え情報が全面にわたらない時、つまり部
分書換えの走査電極数<全面走査電極数の場合は、第11
図(A)のごとく部分書換え終了後、定刻になり次第、
全表示画面走査駆動する。
Here, when the rewriting information does not cover the entire surface, that is, when the number of scanning electrodes for partial rewriting <the number of scanning electrodes for the entire surface, the eleventh
After the partial rewriting as shown in Fig. (A),
The entire display screen is scanned and driven.

次に、部分書換え走査の走査回数≧全表示画面走査の
走査線数(例えば400本)の場合は、第11図(B)に示
すように部分書換え走査の走査回数が400回を越えた時
に部分書換え走査を中断して次の全表示画面走査駆動に
進む。
Next, when the number of partial rewriting scans is equal to or greater than the number of scanning lines of the entire display screen (for example, 400), when the number of partial rewriting scans exceeds 400 as shown in FIG. The partial rewriting scan is interrupted and the process proceeds to the next whole display screen scan drive.

この実施例では、全表示画面走査駆動周期を1秒とし
た。
In this embodiment, the entire display screen scanning drive cycle is 1 second.

D.表示動作例 以下、本実施例を具体的にあげ、更に詳しく説明す
る。
D. Display Operation Example Hereinafter, the present embodiment will be described in more detail with reference to specific examples.

第12図はマルチウインドウ画面表示の一実施例であ
る。表示画面は、表示領域に各々異なった画面を表示し
たものである。ウインドウ1はある集計結果を円グラフ
で表現した画面。ウインドウ2はウインドウ1の集計結
果を表で表現した画面。ウインドウ3はウインドウ1の
集計結果を棒グラフで表現した画面。ウインドウ4は文
章作成に関した動作をしている。そして、背景は白の無
地である。
FIG. 12 shows an embodiment of a multi-window screen display. The display screen displays different screens in the display area. Window 1 is a screen that displays a certain tally result in a pie chart. Window 2 is a screen representing the tabulated result of window 1 in a table. Window 3 is a screen that represents the total result of window 1 in a bar graph. The window 4 performs an operation related to text creation. The background is solid white.

ここで、いまウインドウ4が作業画面であり、他のウ
インドウは静止画状態にある。つまりウインドウ4は文
章作成中で動画表示状態にある。この動画状態の具体的
動作はスクロール,単語・文節の挿入や削除及びコピ
ー,領域移動等々である。これらの動作は比較的速い動
作が必要である。以下、表示動作例をあげる。
Here, window 4 is the work screen, and the other windows are in a still image state. In other words, the window 4 is in a moving image display state while text is being created. Specific operations in this moving image state include scrolling, inserting / deleting and copying words / phrases, moving an area, and the like. These operations require relatively fast operations. Hereinafter, a display operation example will be described.

第1の例 〜ウインドウ4内の任意の一行に一文字を新
たに追加表示する〜 文字フオントは16×16構成とする。一文字を新たに追
加表示する事は走査電極16本を書換える事である。第5
図〜第8図に示すルーチンの時、全表示画面走査駆動中
に16走査電極のみ書換えするタイミングは、まず、CPU5
1が、一文字をVRAM521内に追加書換えした時点のフイー
ルドの49本目から、フラグメモリー536のサーチをおこ
ない、16bitのフラグ“ON"を検知し、フイールド走査駆
動中の走査終了後、続けて走査電極16本のみをノンイン
ターレースで部分書換えする。そして、再び次のフイー
ルド走査駆動を先頭の走査電極から順次行う。16本書換
えに要する時間は、1水平走査期間を250μsecとする
と、16×250μsec=3.8msecとなり、高速に部分書換え
が行われる。フイールド走査駆動に要する時間は、50×
250μsec=12.5msec、したがってCPU51がVRAM521を書換
えてから表示パネル11に追加文字が表示されるまでに要
する時間は最大でも16.3msecとなる。周波数に書き変え
ると、約61Hzとなり、非常に速い応答である。従って、
カーソルやマウスなどのフオントに対応した部分走査線
走査駆動を異なる走査電極毎で繰り返し周期的に行うこ
とによって、カーソルやマウスなどの移動表示を可能と
し、かかる移動表示を高速で行うことができる。
First Example-One additional character is displayed on an arbitrary line in the window 4-A character font has a 16 × 16 configuration. To additionally display one character is to rewrite 16 scanning electrodes. Fifth
At the time of the routine shown in FIG. 8 to FIG.
1 searches the flag memory 536 from the 49th field at the time when one character is additionally rewritten in the VRAM521, detects the 16-bit flag "ON", and continues scanning electrodes after scanning is completed during field scanning driving. Partially rewrite only 16 lines non-interlaced. Then, the next field scanning drive is performed again sequentially from the first scanning electrode. The time required for 16 rewrites is 16 × 250 μsec = 3.8 msec, where one horizontal scanning period is 250 μsec, and partial rewrite is performed at high speed. The time required for field scanning drive is 50 ×
250 μsec = 12.5 msec. Therefore, the time required from when the CPU 51 rewrites the VRAM 521 to when the additional character is displayed on the display panel 11 is at most 16.3 msec. When rewritten to frequency, it becomes about 61Hz, which is a very fast response. Therefore,
By repeatedly and periodically performing the partial scan line scanning drive corresponding to a font such as a cursor or a mouse for each different scan electrode, it is possible to move and display a cursor or a mouse, and to perform such a moving display at a high speed.

第2の例 〜第5図〜第8図のルーチンを用いて全体を
スクロール〜 全表示画面走査駆動から部分書換え走査駆動への切換
えタイミングは、前述の第1例と同様である。ここで
は、部分書換えの代わりに全表示画面書換え走査とな
り、走査される走査電極400本にわたるため、初めの1
フレームはノンインターレース走査方式で400本の走査
電極を走査することによって全表示画面書換えを行い、
次のフレームでインターレース走査方式で走査する。つ
まり、交互にノンインターレース走査方式とインターレ
ース走査方式とで表示画面が書き変わっていく。ここで
インターレース走査駆動時であっても、VRAMから転送さ
れる画像情報は、最新映像データをもっている。本例で
は1画面の書換えスピードは、1水平走査時間の250μs
ecとして、400×250μsec=100msecとなり、周波数で表
現すればフレーム周波数10Hzとなり、スクロールは視認
できるレベルである。
Second Example: Scrolling the Whole Using the Routine of FIGS. 5 to 8 The timing of switching from the entire display screen scan drive to the partial rewrite scan drive is the same as in the first example described above. Here, the entire display screen is rewritten instead of partial rewriting, and the scanning is performed for 400 scanning electrodes.
The frame rewrites the entire display screen by scanning 400 scanning electrodes in a non-interlaced scanning method,
The next frame is scanned by the interlaced scanning method. That is, the display screen is rewritten alternately between the non-interlaced scanning method and the interlaced scanning method. Here, even during the interlaced scanning drive, the image information transferred from the VRAM has the latest video data. In this example, the rewriting speed for one screen is 250 μs for one horizontal scanning time.
As ec, 400 × 250 μsec = 100 msec, which is expressed in frequency as a frame frequency of 10 Hz, and the scroll is at a visible level.

第3の例 〜第9図〜第11図のルーチンを用いてウイン
ドウ4をスムーススクロール状態〜 ウインドウ4の占める走査電極数は200本であるとす
る。スムーススクロール表示は200本書換える事であ
る。全表示画面走査駆動中に200本の走査電極を駆動す
るタイミングは、第11図に示したタイミングである。1
フレーム目は全表示画面走査駆動しており、2フレーム
の先頭から200走査電極の駆動時間200×250μsec=50ms
ecを次の全表示画面走査駆動開始時間がくるまで繰り返
し部分書き込みが続けられる。
Third Example-Smooth scroll state of window 4 using the routines of Figs. 9 to 11-It is assumed that the number of scanning electrodes occupied by window 4 is 200. Smooth scroll display is to rewrite 200 lines. The timing for driving the 200 scanning electrodes during the entire display screen scanning drive is the timing shown in FIG. 1
The frame is driven by scanning the entire display screen, and the driving time of 200 scanning electrodes from the beginning of the 2nd frame is 200 × 250 μsec = 50 ms
ec is repeated until the next whole display screen scanning drive start time comes, and partial writing is continued.

E.強誘電性液晶素子 第13図は、強誘電性液晶セルの例を模式的に描いたも
のである。透明電極がコートされた上下の電極基板(ガ
ラス基板)131Aと131Bの間に強誘電性液晶の分子で組織
された層、132を電極基板131A,131Bに垂直になるように
封入されている。この強誘電性液晶はカイラルスメクチ
ツクC又はH相を呈しており、該カイラルスメクチツク
相の固有らせん構造を消失させるのに十分に薄い膜厚
(例えば0.5μm〜5μm)に設定されている。
E. Ferroelectric Liquid Crystal Element FIG. 13 schematically illustrates an example of a ferroelectric liquid crystal cell. A layer 132 composed of ferroelectric liquid crystal molecules is sealed between upper and lower electrode substrates (glass substrates) 131A and 131B coated with transparent electrodes so as to be perpendicular to the electrode substrates 131A and 131B. This ferroelectric liquid crystal exhibits a chiral smectic C or H phase, and is set to a film thickness (for example, 0.5 μm to 5 μm) which is small enough to eliminate the inherent helical structure of the chiral smectic phase. I have.

上下の電極基板131Aと131Bの間に一定のしきい値以上
の電界E(−E)をかけると液晶分子133は電界方向に
配向方向を変える。液晶分子は細長い形状を有してお
り、その長軸方向と短軸方向で屈折率異方性を示す。そ
こでガラス面の上下に互いにクロスニコルの偏光板(図
示せず)を置けば電界E(−E)の印加極性によって光
学特性が変わる液晶変調素子となる。このようなセルに
一定のしきい値以上の電界Eを印加すると液晶分子133
は第1の安定状態133Aに配向する。又、逆向きの電界−
Eを印加すると、液晶分子133は第2の安定状態133Bに
配向してその分子の向きを変えられる。又、印加する電
界がEおよび−Eが一定のしきい値を越えないかぎり、
それぞれの配向状態に保たれる。
When an electric field E (−E) of a certain threshold value or more is applied between the upper and lower electrode substrates 131A and 131B, the liquid crystal molecules 133 change the alignment direction to the electric field direction. Liquid crystal molecules have an elongated shape and exhibit refractive index anisotropy in the major axis direction and the minor axis direction. Therefore, if crossed Nicol polarizing plates (not shown) are placed above and below the glass surface, a liquid crystal modulation element whose optical characteristics are changed by the applied polarity of the electric field E (-E) is obtained. When an electric field E exceeding a certain threshold is applied to such a cell, the liquid crystal molecules 133
Are oriented to the first stable state 133A. Also, the opposite electric field
When E is applied, the liquid crystal molecules 133 are oriented to the second stable state 133B, and the orientation of the molecules can be changed. As long as the applied electric field does not exceed a certain threshold value of E and -E,
Each alignment state is maintained.

本実施例で用いた強誘電性液晶素子は、単安定性配向
状態を有しており、第1の安定状態133Aと第2の安定状
態133Bとの安定状態が非対称であって、電界E又は−E
を解除した後、何れか一方の安定状態、又は別のより安
定な第3の安定状態へ配向する。尚、本発明において、
かかる単安定性配向状態の強誘電性液晶素子への適用が
好適であるが、米国特許第4,367,924号公報に開示され
た半永久的又は永久的な双安定性を発現させる配向状態
の強誘電性液晶素子やヨーロツパ特許第91,661号公報に
開示された様ならせん構造が存在する配向状態の強誘電
性液晶素子への適用も可能である。
The ferroelectric liquid crystal element used in this embodiment has a monostable alignment state, and the first stable state 133A and the second stable state 133B are asymmetric, and the electric field E or -E
Is released, orienting to one of the stable states or another more stable third stable state. In the present invention,
The application to the ferroelectric liquid crystal element of such a monostable alignment state is preferable, but the ferroelectric liquid crystal of the alignment state that expresses the semi-permanent or permanent bistability disclosed in U.S. Pat.No. 4,367,924. The present invention is also applicable to an element or a ferroelectric liquid crystal element in an alignment state having a helical structure as disclosed in European Patent No. 91,661.

第14図(A)と(B)は、本発明の液晶素子の一実施
例を示している。第14図(A)は、本発明の液晶素子の
平面図で、第14図(B)はそのA−A′断面図である。
FIGS. 14 (A) and (B) show one embodiment of the liquid crystal element of the present invention. FIG. 14 (A) is a plan view of the liquid crystal element of the present invention, and FIG. 14 (B) is a cross-sectional view along the line AA ′.

第14図で示すセル構造体140は、ガラス板又はプラス
チツク板などからなる一対の基板141Aと141Bをスペーサ
144で所定の間隔に保持され、この一対の基板をシーリ
ングするために接着剤146で接着したセル構造を有して
おり、さらに基板141Aの上には複数の透明電極142Aから
なる電極群(例えば、マトリクス電極構造のうちの走査
電圧印加電極群)が例えば帯状パターンなどの所定パタ
ーンで形成されている。基板141Bの上には前述の透明電
極142Aと交差させた複数の透明電極142Bからなる電極群
(例えば、マトリクス電極構造のうちの信号電圧印加用
電極群)が形成されている。
A cell structure 140 shown in FIG. 14 includes a pair of substrates 141A and 141B made of a glass plate, a plastic plate, or the like.
It has a cell structure held at a predetermined interval by 144 and bonded with an adhesive 146 to seal the pair of substrates, and further on the substrate 141A, an electrode group including a plurality of transparent electrodes 142A (for example, , A scanning voltage application electrode group of the matrix electrode structure) is formed in a predetermined pattern such as a strip pattern. On the substrate 141B, an electrode group including a plurality of transparent electrodes 142B crossing the above-described transparent electrode 142A (for example, a signal voltage application electrode group in a matrix electrode structure) is formed.

この様な透明電極142Bを設けた基板141Bには、例え
ば、一酸化硅素,二酸化硅素,酸化アルミニウム,ジル
コニア,フツ化マグネシウム,酸化セリウム,フツ化セ
リウム,シリコン窒化物,シリコン炭化物,ホウ素窒化
物などの無機絶縁物質やポリビニルアルコール,ポリイ
ミド,ポリアミドイミド,ポリエステルイミド,ポリパ
ラキシレリン,ポリエステル,ポリカーボネート,ポリ
ビニルアセタール,ポリ塩化ビニル,ポリアミド,ポリ
スチレン,セルロース樹脂,メラミン樹脂,ユリア樹脂
やアクリル樹脂などの有機絶縁物質を用いて被膜形成し
た配向制御膜145を設けることができる。
The substrate 141B provided with such a transparent electrode 142B includes, for example, silicon monoxide, silicon dioxide, aluminum oxide, zirconia, magnesium fluoride, cerium oxide, cerium fluoride, silicon nitride, silicon carbide, boron nitride, etc. Inorganic insulating materials and organic materials such as polyvinyl alcohol, polyimide, polyamide imide, polyester imide, polyparaxylerin, polyester, polycarbonate, polyvinyl acetal, polyvinyl chloride, polyamide, polystyrene, cellulose resin, melamine resin, urea resin and acrylic resin An alignment control film 145 formed with a film using an insulating material can be provided.

この配向制御膜145は、前述の如き無機絶縁物質又は
有機絶縁物質を被膜形成した後に、その表面をビロー
ド、布や紙で一方向に摺擦(ラビング)することによっ
て得られる。
The orientation control film 145 is obtained by forming a film of the above-described inorganic insulating material or organic insulating material, and then rubbing the surface thereof in one direction with velvet, cloth or paper.

本発明の別の好ましい具体例では、SiOやSiO2などの
無機絶縁物質を基板141Bの上に斜め蒸着法によって被膜
形成することによって、配向制御膜145を得ることがで
きる。
In another preferred embodiment of the present invention, the orientation control film 145 can be obtained by forming a film of an inorganic insulating material such as SiO or SiO 2 on the substrate 141B by an oblique evaporation method.

また、別の具体例ではガラス又はプラスチツクからな
る基板141Bの表面あるいは基板141Bの上に前述した無機
絶縁物質や有機絶縁物質を被膜形成した後に、該被膜の
表面を斜方エツチング法によりエツチングすることによ
り、その表面に配向制御効果を付与することができる。
In another specific example, after the above-mentioned inorganic insulating material or organic insulating material is formed on the surface of the substrate 141B made of glass or plastic or on the substrate 141B, the surface of the film is etched by oblique etching. Thereby, an orientation control effect can be imparted to the surface.

前述の配向制御膜145は、同時に絶縁膜としても機能
させることが好ましく、このためにこの配向制御膜145
の膜厚は一般に100Å〜1μ、好ましくは500Å〜5000Å
の範囲に設定することができる。この絶縁膜は、液晶層
143に微量に含有される不純物等のために生ずる電流の
発生を防止できる利点をも有しており、従って動作を繰
り返し行っても液晶化合物を劣化させることがない。
It is preferable that the above-mentioned orientation control film 145 also functions as an insulating film at the same time.
Generally has a thickness of 100Å to 1 、, preferably 500Å to 5000Å.
Can be set in the range. This insulating film is the liquid crystal layer
It also has the advantage of preventing the generation of current generated due to impurities or the like contained in a small amount in 143, so that the liquid crystal compound does not deteriorate even if the operation is repeated.

また、本発明の液晶素子では前述の配向制御膜145と
同様のものをもう一方の基板141Aに設けることができ
る。
In the liquid crystal element of the present invention, the same substrate as the above-described alignment control film 145 can be provided on the other substrate 141A.

強誘電性液晶143としては、米国特許第4,561,726号公
報、米国特許第4,614,609号公報、米国特許第4,589,996
号公報、米国特許第4,592,858号公報、米国特許第4,59
6,667号公報、米国特許第4,613,209号公報などに開示さ
れたカイラルスメクチツク相を呈する液晶化合物又は組
成物を用いることができる。
As the ferroelectric liquid crystal 143, U.S. Pat.No. 4,561,726, U.S. Pat.No. 4,614,609, U.S. Pat.
Publication, U.S. Pat.No. 4,592,858, U.S. Pat.
Liquid crystal compounds or compositions exhibiting a chiral smectic phase disclosed in US Pat. No. 6,667, US Pat. No. 4,613,209, and the like can be used.

又、図中、143と148は偏光板であって、その偏光軸は
互いに交差、好ましくは90゜で交差されている。
In the figure, 143 and 148 are polarizing plates whose polarization axes cross each other, preferably at 90 °.

〔発明の効果〕〔The invention's effect〕

本発明によれば、部分書換え走査駆動と全表示画面走
査駆動との両立を実現することができ、単安定性傾向の
強い強誘電性液晶材料を安定に静止画表示をしつつ、低
フレーム周波数における部分的動画表示を高速化でき
る。
According to the present invention, it is possible to realize both partial rewrite scanning drive and full display screen scanning drive, and to display a still image stably using a ferroelectric liquid crystal material having a strong monostable tendency while maintaining a low frame frequency. Can speed up the partial moving image display.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の表示装置を表わすブロツク図であ
る。第2図は、本発明の表示装置で用いた信号転送と駆
動のタイミングを示すチヤート図である。第3図(A)
〜(D)及び第4図(A)〜(C)は、本発明で用いた
駆動信号の波形図である。第5図は、本発明で用いた本
体装置のブロツク図である。 第6図は、全表示画面走査駆動と部分書換え走査駆動と
の動作ルーチンを示すフローチヤート図である。第7図
は、部分書換え走査駆動のルーチンを示すフローチヤー
ト図である。第8図は、1フレーム走査駆動のルーチン
を示すフローチヤート図である。第9図は、部分書込み
ルーチンを示すフローチヤート図である。第10図は、全
表示画面走査駆動ルーチンを示すフローチヤート図であ
る。第11図(A)は、部分書換え走査時の走査電極数<
全面走査電極数の場合のタイミング図で、第11図(B)
は部分書換え走査時の走査電極数≧全面走査電極数の場
合のタイミング図である。第12図は、本発明で用いた画
像表示の1例を示した表示画面図である。第13図は、本
発明で用いた強誘電性液晶素子を模式的に説明するため
の斜視図である。第14図(A)は、本発明で用いた素子
の平面図で、第14図(B)はそのA−A′断面図であ
る。
FIG. 1 is a block diagram showing a display device of the present invention. FIG. 2 is a chart showing the timing of signal transfer and driving used in the display device of the present invention. Fig. 3 (A)
4 (A) to 4 (D) and FIGS. 4 (A) to 4 (C) are waveform diagrams of the drive signals used in the present invention. FIG. 5 is a block diagram of the main unit used in the present invention. FIG. 6 is a flowchart showing an operation routine of the entire display screen scanning drive and the partial rewriting scanning drive. FIG. 7 is a flowchart showing a routine of the partial rewriting scanning drive. FIG. 8 is a flowchart showing a one-frame scanning drive routine. FIG. 9 is a flowchart showing a partial write routine. FIG. 10 is a flowchart showing an entire display screen scanning drive routine. FIG. 11 (A) shows the number of scanning electrodes at the time of partial rewriting scanning <
FIG. 11 (B) is a timing chart in the case of the whole number of scanning electrodes.
FIG. 7 is a timing chart when the number of scanning electrodes at the time of partial rewriting scanning ≧ the number of scanning electrodes over the entire surface. FIG. 12 is a display screen diagram showing one example of an image display used in the present invention. FIG. 13 is a perspective view for schematically explaining the ferroelectric liquid crystal element used in the present invention. FIG. 14 (A) is a plan view of an element used in the present invention, and FIG. 14 (B) is a cross-sectional view taken along the line AA ′.

フロントページの続き (56)参考文献 特開 昭63−63093(JP,A) 特開 昭63−104583(JP,A) 特開 昭61−272724(JP,A) 特開 昭63−65494(JP,A) 特開 昭61−149933(JP,A) 特開 昭62−272777(JP,A) 特開 昭61−156229(JP,A) 特開 昭63−257794(JP,A) 特開 昭62−44797(JP,A) 特開 昭63−116128(JP,A)Continuation of the front page (56) References JP-A-63-63093 (JP, A) JP-A-63-104583 (JP, A) JP-A-61-272724 (JP, A) JP-A-63-65494 (JP) JP-A-61-149933 (JP, A) JP-A-62-272777 (JP, A) JP-A-61-156229 (JP, A) JP-A-63-257794 (JP, A) 62-44797 (JP, A) JP-A-63-116128 (JP, A)

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
と、 を具備する表示装置。
1. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed for skip-selecting one or more scan electrodes, and a second routine is executed for non-jump scan-selection of some of the scan electrodes when rewriting a part of the display screen. A display device comprising:
【請求項2】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査する、第2のルーチンを実行する為の手段を具
備し、 該走査選択信号が消去パルスとそれにつづく該消去パル
スとは逆極性のパルスとを含み、 該情報信号が一極性のパルスと該パルスの前後の位相に
ある該パルスとは逆極性の2つのパルスとを含むことを
特徴とする表示装置。
2. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed in which one or more scan electrodes are skipped and scanning is selected, and a second routine is executed in which, when rewriting a part of the display screen, non-interlaced scanning of some of the scan electrodes is performed. The scanning selection signal includes an erasing pulse and a subsequent pulse of the opposite polarity to the erasing pulse, wherein the information signal includes a pulse of a single polarity and the pulse having a phase before and after the pulse. Are two of opposite polarity Display device characterized by including a pulse.
【請求項3】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
と、 該表示画面に表示すべき画像情報を格納するメモリと、
を具備し、 該第1のルーチンの実行中に、該メモリに格納された画
像情報の一部に書換が生じたとき、書き換え前の画像情
報に基づいた一垂直走査が終了した後、該第2のルーチ
ンを実行することを特徴とする表示装置。
3. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and a first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed for skip-selecting one or more scan electrodes, and a second routine is executed for non-jump scan-selection of some of the scan electrodes when rewriting a part of the display screen. A memory for storing image information to be displayed on the display screen;
When part of the image information stored in the memory is rewritten during execution of the first routine, after one vertical scan based on the image information before rewriting is completed, A display device for executing the second routine.
【請求項4】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
と、 該表示画面に表示すべき画像情報を格納するメモリと、 を具備し、 該第1のルーチンの実行中に、該メモリに格納された画
像情報の一部に書き換えが生じたとき、該第2のルーチ
ンに移行し、該第2のルーチンで走査選択される走査電
極の数が所定値を越えたとき、該第1のルーチンへ移行
することを特徴とする表示装置。
4. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and a first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed for skip-selecting one or more scan electrodes, and a second routine is executed for non-jump scan-selection of some of the scan electrodes when rewriting a part of the display screen. And a memory for storing image information to be displayed on the display screen. A part of the image information stored in the memory is rewritten during the execution of the first routine. When the second luch Proceeds to, when the number of scanning electrodes to be scanned selected by the second routine exceeds a predetermined value, a display device, characterized in that the transition into the first routine.
【請求項5】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
を具備し、 該第1のルーチンを実行する為の期間と、該第2のルー
チンを実行する為の期間とが、交互に設定されているこ
とを特徴とする表示装置。
5. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting with the scanning electrodes, and first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed for skip-selecting one or more scan electrodes, and a second routine is executed for non-jump scan-selection of some of the scan electrodes when rewriting a part of the display screen. A period for executing the first routine and a period for executing the second routine are alternately set.
【請求項6】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に一本以上の走査電極を飛び越して走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
と、 該表示画面に表示すべき画像情報を格納するメモリと、 該メモリに格納された画像情報の書き換えに応じて、対
応する走査電極毎に書き換えデータのセットが可能なフ
ラグメモリと、を具備し、 該第1のルーチンによる一垂直走査毎に該フラグメモリ
にアクセスし、該書き換えデータに応じて該第2のルー
チンに移行し該書き換えデータに対応した走査電極を走
査選択することを特徴とする表示装置。
6. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and a first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, A first routine is executed for skip-selecting one or more scan electrodes, and a second routine is executed for non-jump scan-selection of some of the scan electrodes when rewriting a part of the display screen. Means for storing image information to be displayed on the display screen, and a flag memory capable of setting rewriting data for each corresponding scan electrode in accordance with rewriting of the image information stored in the memory. Accessing the flag memory for each vertical scan by the first routine, shifting to the second routine according to the rewritten data, and scanning and selecting a scan electrode corresponding to the rewritten data. A display device characterized by the above-mentioned.
【請求項7】前記表示パネルは強誘電性液晶を該走査電
極と該情報電極との間に配した強誘電性液晶素子である
請求項1乃至6項に記載の表示装置。
7. The display device according to claim 1, wherein said display panel is a ferroelectric liquid crystal element having a ferroelectric liquid crystal disposed between said scanning electrode and said information electrode.
【請求項8】前記第1の手段はデコーダを有する走査電
極駆動回路であり、前記第2の手段はシフトレジスタを
有する情報電極駆動回路である請求項1乃至6項に記載
の表示装置。
8. The display device according to claim 1, wherein said first means is a scan electrode drive circuit having a decoder, and said second means is an information electrode drive circuit having a shift register.
【請求項9】複数の走査電極と該走査電極と交差する複
数の情報電極とが設けられた表示画面を有する表示パネ
ルと、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と、 を備えた表示装置において、 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に複数本の走査電極を飛び越すとともに
連続する2つの垂直走査間で隣合わない走査電極を走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
しで走査選択する、第2のルーチンを実行する為の手段
と、 を具備する表示装置。
9. A display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, and a first means for applying a scanning selection signal to the scanning electrodes. And a driving unit having a second unit for applying an information signal to the information electrode. In the display device, when sequentially scanning and selecting all the scanning electrodes on the display screen, within one vertical scanning period, When a first routine is executed for skipping a plurality of scan electrodes and scanning and selecting a scan electrode that is not adjacent between two consecutive vertical scans, and rewriting a part of the display screen, the scan electrode of the part is changed. Means for executing a second routine for non-interlaced scanning selection.
【請求項10】前記走査選択信号が消去パルスとそれに
つづく該消去パルスとは逆極性のパルスとを含み、 該情報信号が一極性のパルスと該パルスの前記の位相に
ある該パルスとは逆極性の2つのパルスとを含むことを
特徴とする請求項9に記載の表示装置。
10. The scanning selection signal comprises an erasing pulse followed by a pulse of the opposite polarity to the erasing pulse, wherein the information signal is a pulse of one polarity and the pulse of the pulse is in the opposite phase of the pulse. The display device according to claim 9, comprising two pulses having polarities.
【請求項11】前記表示装置は、該表示画面に表示すべ
き画像情報を格納するメモリを具備し、該第1のルーチ
ンの実行中に、該メモリに格納された画像情報の一部に
書換が生じたとき、書き換え前の画像情報に基づいた一
垂直走査が終了した後、該第2のルーチンを実行するこ
とを特徴とする請求項9に記載の表示装置。
11. The display device according to claim 1, further comprising a memory for storing image information to be displayed on the display screen, and rewriting a part of the image information stored in the memory during execution of the first routine. 10. The display device according to claim 9, wherein the second routine is executed after one vertical scanning based on the image information before rewriting has been completed when the occurrence of the error occurs.
【請求項12】前記表示装置は、該表示画面に表示すべ
き画像情報を格納するメモリを具備し、 該第1のルーチンの実行中に、該メモリに格納された画
像情報の一部に書き換えが生じたとき、該第2のルーチ
ンに移行し、該第2のルーチンで走査選択される走査電
極の数が所定値を越えたとき、該第1のルーチンへ移行
することを特徴とする請求項9に記載の表示装置。
12. The display device has a memory for storing image information to be displayed on the display screen, and rewrites a part of the image information stored in the memory during execution of the first routine. When the number of scan electrodes selected for scanning in the second routine exceeds a predetermined value, the process proceeds to the first routine. Item 10. The display device according to Item 9.
【請求項13】該第1のルーチンを実行する為の期間
と、該第2のルーチンを実行する為の期間とが、交互に
設定されていることを特徴とする請求項9に記載の表示
装置。
13. The display according to claim 9, wherein a period for executing the first routine and a period for executing the second routine are set alternately. apparatus.
【請求項14】該表示画面に表示すべき画像情報を格納
するメモリと、該メモリに格納された画像情報の書き換
えに応じて、対応する走査電極毎に書き換えデータのセ
ットが可能なフラグメモリと、を具備し、 該第1のルーチンによる一垂直走査毎に該フラグメモリ
にアクセスし、該書き換えデータに応じて該第2のルー
チンに移行し該書き換えデータに対応した走査電極を走
査選択することを特徴とする請求項9に記載の表示装
置。
14. A memory for storing image information to be displayed on the display screen, and a flag memory capable of setting rewriting data for each corresponding scanning electrode in accordance with rewriting of the image information stored in the memory. Accessing the flag memory for each vertical scan by the first routine, shifting to the second routine according to the rewritten data, and scanning and selecting a scan electrode corresponding to the rewritten data. The display device according to claim 9, wherein:
【請求項15】前記表示パネルは強誘電性液晶を該走査
電極と該情報電極との間に配した強誘電性液晶素子であ
る請求項9乃至14項に記載の表示装置。
15. The display device according to claim 9, wherein said display panel is a ferroelectric liquid crystal element in which a ferroelectric liquid crystal is disposed between said scanning electrode and said information electrode.
【請求項16】前記第1の手段はデコーダを有する走査
電極駆動回路であり、前記第2の手段はシフトレジスタ
を有する情報電極駆動回路である請求項9乃至14項に記
載の表示装置。
16. The display device according to claim 9, wherein said first means is a scan electrode drive circuit having a decoder, and said second means is an information electrode drive circuit having a shift register.
【請求項17】複数の走査電極と該走査電極と交差する
複数の情報電極とが設けられた表示画面を有する表示パ
ネルの駆動装置において、 該走査電極に走査選択信号を印加する為の第1の手段と
該情報電極に情報信号を印加する為の第2の手段とを有
する駆動手段と 該表示画面の全走査電極を順次走査選択する場合に、一
垂直走査期間内に複数本の走査電極を飛び越すとともに
連続する2つの垂直走査間で隣合わない走査電極を走査
選択する、第1のルーチンを実行し、該表示画面の一部
分を書き換える場合に、該一部分の走査電極を非飛び越
して走査選択する、第2のルーチンを実行する為の手段
と、 を具備することを特徴とする駆動装置。
17. A driving apparatus for a display panel having a display screen provided with a plurality of scanning electrodes and a plurality of information electrodes intersecting the scanning electrodes, wherein a first signal for applying a scanning selection signal to the scanning electrodes is provided. Means for applying an information signal to the information electrode, and a driving means having a second means for applying an information signal to the information electrode. When a first routine is executed to select a non-adjacent scan electrode between two successive vertical scans and rewrite a part of the display screen, non-jump scan selection of the part of the scan electrode is performed. And a means for executing a second routine.
JP63285141A 1987-11-26 1988-11-11 Display device and drive device Expired - Lifetime JP2584847B2 (en)

Priority Applications (20)

Application Number Priority Date Filing Date Title
JP63285141A JP2584847B2 (en) 1988-11-11 1988-11-11 Display device and drive device
CA000584118A CA1319767C (en) 1987-11-26 1988-11-25 Display apparatus
DE3855039T DE3855039T2 (en) 1987-11-26 1988-11-28 Display device
AT88119806T ATE134785T1 (en) 1987-11-26 1988-11-28 DISPLAY DEVICE
AT95109999T ATE202430T1 (en) 1987-11-26 1988-11-28 DISPLAY DEVICE
AU25990/88A AU619783B2 (en) 1987-11-26 1988-11-28 Display apparatus
EP88119806A EP0318050B1 (en) 1987-11-26 1988-11-28 Display apparatus
ES88119806T ES2083361T3 (en) 1987-11-26 1988-11-28 APPARATUS FOR THE VIEWING OF IMAGES.
DE3856368T DE3856368T2 (en) 1987-11-26 1988-11-28 Display device
EP95109999A EP0690431B1 (en) 1987-11-26 1988-11-28 Display apparatus
DE3856478T DE3856478T2 (en) 1987-11-26 1988-11-28 Display device
AT94114097T ATE185438T1 (en) 1987-11-26 1988-11-28 DISPLAY DEVICE
US07/276,548 US5091723A (en) 1987-11-26 1988-11-28 Display apparatus including partial rewritting means for moving image display
EP94114097A EP0640950B1 (en) 1987-11-26 1988-11-28 Display apparatus
US07/745,400 US5172107A (en) 1987-11-26 1991-08-15 Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
AU87792/91A AU632715B2 (en) 1987-11-26 1991-11-12 Display apparatus
AU87794/91A AU632716B2 (en) 1987-11-26 1991-11-12 Display apparatus
CA000616634A CA1333427C (en) 1987-11-26 1993-03-12 Display apparatus
US08/312,982 US5726679A (en) 1987-11-26 1994-10-03 Display system for selectively designating scanning lines having moving display data thereon
GR960401049T GR3019672T3 (en) 1987-11-26 1996-04-19 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63285141A JP2584847B2 (en) 1988-11-11 1988-11-11 Display device and drive device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP13060595A Division JP2756427B2 (en) 1995-05-29 1995-05-29 Display device

Publications (2)

Publication Number Publication Date
JPH02131286A JPH02131286A (en) 1990-05-21
JP2584847B2 true JP2584847B2 (en) 1997-02-26

Family

ID=17687632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63285141A Expired - Lifetime JP2584847B2 (en) 1987-11-26 1988-11-11 Display device and drive device

Country Status (1)

Country Link
JP (1) JP2584847B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323904A (en) * 1992-05-19 1993-12-07 Canon Inc Unit and method for display control
US5583534A (en) * 1993-02-18 1996-12-10 Canon Kabushiki Kaisha Method and apparatus for driving liquid crystal display having memory effect
WO2001053882A1 (en) * 2000-01-21 2001-07-26 Citizen Watch Co., Ltd. Driving method of liquid crystal display panel and liquid crystal display device
US7948464B2 (en) 2004-09-29 2011-05-24 Citizen Holdings Co., Ltd. Memory-type liquid crystal display device
JP4746502B2 (en) * 2006-09-14 2011-08-10 シチズンホールディングス株式会社 Memory-type LCD
KR101988526B1 (en) * 2013-04-30 2019-06-12 엘지디스플레이 주식회사 Display Device For Low-speed Driving And Driving Method Of The Same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2774492B2 (en) * 1986-09-08 1998-07-09 キヤノン株式会社 Display device

Also Published As

Publication number Publication date
JPH02131286A (en) 1990-05-21

Similar Documents

Publication Publication Date Title
EP0640950B1 (en) Display apparatus
US5818410A (en) Data processing system and apparatus having first and second graphic event data
US5321419A (en) Display apparatus having both refresh-scan and partial-scan
US5172107A (en) Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
US5408247A (en) Information processing apparatus and display system with simultaneous partial rewriting scanning capability
JP2774502B2 (en) Display device, drive control device thereof, and display method
JP2584847B2 (en) Display device and drive device
EP0494605B1 (en) Liquid crystal apparatus
JP2633191B2 (en) Display control device
JP2756427B2 (en) Display device
CA1333427C (en) Display apparatus
JP2738846B2 (en) Information processing device
JP2738845B2 (en) Display device and drive control device
JP2662427B2 (en) Information processing device
JP2770961B2 (en) Information processing device
JP2729049B2 (en) Display device
JPH0398088A (en) Information processing system and device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

EXPY Cancellation because of completion of term