JP2580553B2 - 動画領域検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＵＳＥ信号を受信す
る機器に関し、特にサンプリング伝送されてくるＭＵＳ
Ｅ信号の画像データについて、動き検出を行って映像信
号を復元する動画領域検出回路に関する。現在、ハイビ
ジョン放送に関しては実験放送が行われている最中であ
り、この放送を受信するための受信機の開発が進められ
ており、家庭用にハイビジョン放送受信機を普及させる
ためには、価格が安く性能の良い機器を開発することが
求められている。

【０００２】

【従来の技術】従来の動画領域検出回路においては、図
５に示すように、入力端子３５を介して入力されたディ
ジタル信号に変換されたＭＵＳＥ映像信号を分岐させ
て、同分岐させた第１を２フレームメモリ３６に入力し
て、２フレームメモリ３６の内部のフレームメモリ４５
で前記入力を１フレーム遅延させて出力して加算器３７
に入力し、さらに、２フレームメモリ３６の内部のフレ
ームメモリ４６から２フレーム遅延させた信号を出力し
て加算器３８に入力し、加算器３７及び加算器３８では
各々入力端子３５を介して加えられたＭＵＳＥ映像信号
の現フレームデータと演算処理して、加算器３７からは
現フレームデータと１フレーム前のフレームデータとの
差分を検出し、加算器３８からは現フレームデータと２
フレーム前のフレームデータとの差分を検出し、絶対値
検出回路３９及び４０で各々の差分の絶対値をとって最
小値検出回路４１に入力し、同最小値検出回路４１で各
々の差分の最小値を検出し、同差分の最小値をフレーム
メモリ４２と最大値検出回路４３で構成されたテンポラ
ルフィルタに入力し、同テンポラルフィルタで前フレー
ムの差分の最小値と現フレームの差分の最小値とから最
大値を検出して、同検出信号を動画領域検出信号として
出力し、同出力に基づき静止画処理回路と動画処理回路
の出力を混合して、映像信号を復元するようにしてい
た。

【０００３】

【発明が解決しようとする課題】従って、２フレームメ
モリ３６やテンポラルフィルタを使用しているため、回
路規模が大きくなり、回路が複雑になるといった問題点
があった。本発明は、簡単な回路構成で、回路規模も小
さくして動画領域の検出を行うことを目的とする。

【０００４】

【課題を解決するための手段】図１は、本発明の一実施
例を示すＭＵＳＥの映像信号処理回路の要部電気回路ブ
ロック図であり、同図に示すように、ディジタル信号に
変換されたＭＵＳＥ映像信号の前フレームの画素データ
を演算回路４の一端に入力し、同演算回路４の他端に現
フレームの画素データを位相制御回路３を介して入力
し、同演算回路４で図３（Ａ）に示すように、現フレー
ムの画素に対して、前フレームの同位置の画素 との
差分（前方差分）と、前フレームの一つ後の画素 との
差分（後方差分）とを演算して第２フィルタ回路（以
下、第２フィルタと記す）６に入力し、同第２フィルタ
６で前記入力の最小値を求めて第３フィルタ回路（以
下、第３フィルタと記す）７の一端に入力し、前記演算
回路４で図３（Ｂ）に示すように、前フレームの画素
に対して、現フレームの一つ前の画素 との差分（前方
差分）と、現フレームの同位置の画素 との差分（後方
差分）とを演算して第１フィルタ回路５に入力し、同第
１フィルタ回路（以下、第１フィルタと記す）５で前記
入力の最小値を求めて第３フィルタ７の他端に入力し、
同第３フィルタ７で両入力の最大値を求めて画素の動き
量として出力し、同出力に基づき静止画処理回路９と動
画処理回路１０の出力を混合するようにしている。

【０００５】

【作用】本発明は上記した構成により、画素の動き量を
検出するようにしており、図４は、本発明の動画領域検
出回路の画素データの演算例を示す説明図であり、同図
を使用して画素の動き量の検出について以下に説明す
る。画素の動きによる２重像は、背景と動く物体の明暗
差が大きい程顕著に現れることから、８ビットで量子化
されたＭＵＳＥの映像信号を例えば２値画像にモデル化
して、画像の白ピークレベルを１、黒レベルを０とし、
２フレームで合成された画像の１ラインを図４に示す画
素の並びとすると、同ラインは前フレームの画素（○
印）と現フレームの画素（□印）が交互にオフセットさ
れて並んだ状態となる。今、図４に示すＡ部のように、
黒レベルが並んでいる中に２点だけ白レベルがあり、こ
の内の１点は前フレームの画素であり、他の１点は現フ
レームの画素であるような、隣合う２点以上が同一レベ
ルの画素部は動き量零の静止領域として処理し、画素
のように黒レベルの画素及びに挟まれた部分は動領
域として処理するようにしている。

【０００６】白レベルのの画素の演算は、前方差分と
して黒レベルの画素と演算すると１となり、後方差分
として黒レベルの画素と演算すると１となり、前フレ
ーム画素としては白レベルであるため１となり、これら
の３者の最小値は１となる。一方黒レベルのの画素の
演算は、前方差分として白レベルの画素と演算すると
１となり、後方差分として黒レベルの画素と演算する
と０となり、現フレーム画素としては黒レベルであるた
め０となり、これらの３者の最小値は０となる。従っ
て、の画素の演算結果と、の画素の演算結果の最大
値をとると１となり、の画素は動領域として検出され
る。また、の画素についても同様な演算を行うことに
より動領域として検出される。同検出信号に基づき静止
画処理回路９と動画処理回路１０の出力を混合すること
により、映像信号を復元することができ、従って従来使
用していた２フレームメモリやテンポラルフィルタを使
用しないため、簡単な回路構成で、回路規模も小さくし
て動画領域の検出を行うことができる。

【０００７】

【実施例】図１は、本発明の一実施例を示すＭＵＳＥの
映像信号処理回路の要部電気回路ブロック図であり、１
は映像信号処理回路の入力端子であり、ディジタル信号
に変換されたＭＵＳＥ映像信号が入力されており、同入
力を分岐させ、同分岐させた第１を動画領域検出回路２
に入力し、同分岐させた第２をフレームメモリ８に入力
し同フレームメモリ８で入力された映像信号を１フレー
ム遅延させて出力し、同出力を分岐させて一方を動画領
域検出回路２の演算回路４に入力し、他方を静止画処理
回路９に入力しており、また、前記分岐させた第３を静
止画処理回路９に、同分岐させた第４を動画処理回路１
０に入力している。静止画処理回路９ではフレーム間内
挿を行い、動画処理回路１０ではフィルド間内挿を行っ
て出力し共に混合回路１１に入力している。混合回路１
１では、動画領域検出回路２から入力される動き検出信
号に基づいて、静止画処理回路９からの出力と、動画処
理回路１０からの出力を混合して出力することにより、
出力端子１２に内挿処理の行われた復元された映像信号
を供給するようにしている。

【０００８】動画領域検出回路２については、次に説明
する。図２は、本発明の一実施例を示す動画領域検出回
路２の電気回路ブロック図であり、３は位相制御回路で
あり、動画領域検出回路２の入力端子１４を介して加え
られたディジタル信号に変換されたＭＵＳＥ映像信号の
入力回路を分岐させて、一方を遅延回路２５に入力し、
同遅延回路２５でＭＵＳＥ信号を量子化するサンプリン
グクロックパルスの１クロック分を遅延させて出力し切
換器２６の一端に入力し、前記入力回路を分岐させた他
方を切換器の他端に入力している。２４は制御信号分離
回路であり、入力端子１を介して入力されたＭＵＳＥ映
像信号を分岐して入力しており、同制御信号分離回路２
４でＭＵＳＥ映像信号からサブサンプリング信号を分離
し、制御信号として前記切換器２６に入力しており、同
切換器２６をフレーム毎に切り換えて出力することによ
り、フレーム毎に異なるサブサンプリング点の位相を合
わせて、前フレームの画素データと現フレームの画素デ
ータとがフレームが変わっても、同様な演算処理ができ
るようにしている。

【０００９】４は演算回路であり、入力端子１３を介し
て入力されるフレームメモリ８からの前フレームの画素
データの入力回路を分岐させて、同分岐させた第１を第
１フィルタ５に入力し、同分岐させた第２を遅延回路１
８に入力し、同分岐させた第３を加算器１５に入力し、
同分岐させた第４を加算器１７に入力し、位相制御回路
３で位相が制御された現フレームの画素データの入力回
路を分岐させて、同分岐させた第１を加算器１５に入力
し、同分岐させた第２を遅延回路１６に入力している。
加算器１５では前フレームの画素データと現フレームの
画素データとの差分をとり、同差分を絶対値検出回路２
０に加えて絶対値を求めて第１フィルタ５に入力してい
る。

【００１０】遅延回路１８及び遅延回路１６で各々の前
記入力をＭＵＳＥ信号を量子化するサンプリングクロッ
クパルスの１クロック分を遅延させて出力し、遅延回路
１８からの出力を加算器１９に入力し、前記遅延回路１
６からの出力を分岐し、同分岐の第１を加算器１７に入
力し、同分岐の第２を加算器１９に入力し、同分岐の第
３を第２フィルタ６に入力している。加算器１７で前フ
レームの画素データと現フレームの画素データとの差分
をとり、同差分を絶対値検出回路２１に加えて絶対値を
求めて出力を分岐させ、同分岐させた一方を第１フィル
タ５に入力し、同分岐させた他方を第２フィルタ６に入
力し、加算器１９で前フレームの画素データと現フレー
ムの画素データとの差分をとり、同差分を絶対値検出回
路２２に加えて絶対値を求めて第２フィルタ６に入力し
ている。前フレームデータと現フレームデータとの差分
を検出する加算器１５、１７及び１９は、一方の入力を
補数に変換して他方の入力と加算することにより両入力
の差分信号を検出するようにしている。

【００１１】第１フィルタ５及び第２フィルタ６は非線
形フィルタを使用し、第１フィルタ５では入力端子１３
からの前フレームの画素データと、絶対値検出回路２０
からの画素データと、絶対値検出回路２１からの画素デ
ータが入力されており、３つの画素データの最小値を検
出して出力し、第３フィルタ７に入力している。第２フ
ィルタ６では遅延回路１６からの現フレームの画素デー
タと、絶対値検出回路２２からの画素データと、絶対値
検出回路２１からの画素データが入力されており、３つ
の画素データの最小値を検出して出力し、第３フィルタ
７に入力している。第３フィルタ７は非線形フィルタを
使用して、第１フィルタ５及び第２フィルタ６からの入
力の最大値を検出して出力端子２３から出力するように
しており、同最大値を画素の動き量とし、同動き量に基
づき図１に示す静止画処理回路９と動画処理回路１０の
出力を混合している。

【００１２】図３は、本発明の一実施例を示す動画領域
検出回路の画素データの演算に関する説明図であり、上
段が前フレームの画素データのラインを示し、下段が現
フレームの画素データのラインを示し、右側の方向が時
間が経過する方向を示している。図３の（Ａ）は現フレ
ーム中心差分の説明図であり、図２に示す第２フィルタ
６に対する入力信号の説明用である。画素データの処理
時点がの部分であったとすると、第２フィルタ６に
は、の画素データより１クロック、図２の遅延回路１
６で遅延させたの画素データを入力し、また、の画
素データと、図２に示す入力端子１３を介して入力され
たの画素データとを加算器１７に入力して、同加算器
１７で後方差分をとり、さらに、の画素データと、
の画素データより１クロック、図２の遅延回路１８で遅
延させたの画素データとを加算器１９に入力して、同
加算器１９で前方差分をとり、前記後方差分と前方差分
を各々絶対値検出回路を介して第２フィルタ６に入力す
るようにしている。

【００１３】図３の（Ｂ）は前フレーム中心差分の説明
図であり、図２に示す第１フィルタ５に対する入力信号
の説明用である。画素データの処理時点がの部分であ
ったとすると、第１フィルタ５には、図２に示す入力端
子１３を介して入力されたの画素データを入力し、ま
た、の画素データと、図２に示す位相制御回路３を介
して入力されたの画素データとを加算器１５に入力し
て、同加算器１５で後方差分をとり、さらに、の画素
データと、の画素データより１クロック、図２の遅延
回路１６で遅延させたの画素データとを加算器１７に
入力して、同加算器１７で前方差分をとり、前記後方差
分と前方差分を各々絶対値検出回路を介して第１フィル
タ５に入力するようにしている。

【００１４】

【発明の効果】以上説明したように、本発明によればサ
ンプリング伝送されてくるＭＵＳＥ信号の画像データの
画素について演算処理をすることにより、画素の動きを
検出することが可能となり、従来のように２フレームメ
モリやテンポラルフィルタを使用した方法より、簡単な
回路構成で回路規模も小さくして行うことができ、経済
的なＭＵＳＥ信号の受信機を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すＭＵＳＥの映像信号処
理回路の要部電気回路ブロック図である。

【図２】本発明の一実施例を示す動画領域検出回路の電
気回路ブロック図である。

【図３】本発明の一実施例を示す動画領域検出回路の画
素データの演算に関する説明図である。

【図４】本発明の動画領域検出回路の画素データの演算
例を示す説明図である。

【図５】従来例の動画領域検出回路の電気回路ブロック
図である。

【符号の説明】

１ 入力端子 ２ 動画領域検出回路 ３ 位相制御回路 ４ 演算回路 ５ 第１フィルタ回路 ６ 第２フィルタ回路 ７ 第３フィルタ回路 ８ フレームメモリ ９ 静止画処理回路 １０ 動画処理回路 １１ 混合回路 １２ 出力端子 １３ 入力端子 １４ 入力端子 １５ 加算器 １６ 遅延回路 １７ 加算器 １８ 遅延回路 １９ 加算器 ２０ 絶対値検出回路 ２１ 絶対値検出回路 ２２ 絶対値検出回路 ２３ 出力端子 ２４ 制御信号分離回路 ２５ 遅延回路 ２６ 切換器 ３５ 入力端子 ３６ ２フレームメモリ ３７ 加算器 ３８ 加算器 ３９ 絶対値検出回路 ４０ 絶対値検出回路 ４１ 最小値検出回路 ４２ フレームメモリ ４３ 最大値検出回路 ４４ 出力端子 ４５ フレームメモリ ４６ フレームメモリ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタル信号に変換されたＭＵＳＥ映
   像信号の前フレームの画素データを演算回路の一端に入
   力し、同演算回路の他端に現フレームの画素データを位
   相制御回路を介して入力し、同演算回路で現フレームの
   画素に対して、前フレームの同位置の画素との差分（前
   方差分）と、前フレームの一つ後の画素との差分（後方
   差分）とを演算して第２フィルタに入力し、同第２フィ
   ルタで前記入力の最小値を求めて第３フィルタの一端に
   入力し、前記演算回路で前フレームの画素に対して、現
   フレームの一つ前の画素との差分（前方差分）と、現フ
   レームの同位置の画素との差分（後方差分）とを演算し
   て第１フィルタに入力し、同第１フィルタで前記入力の
   最小値を求めて第３フィルタの他端に入力し、同第３フ
   ィルタで両入力の最大値を求めて画素の動き量として出
   力することを特徴とする動画領域検出回路。
2. 【請求項２】 前記位相制御回路がディジタル信号に変
   換されたＭＵＳＥ映像信号の入力回路を分岐させて、一
   方を遅延回路に入力し、同遅延回路でＭＵＳＥ信号を量
   子化するサンプリングクロックパルスの１クロック分を
   遅延させて出力する回路と、前記分岐させた他方を切換
   器の一端に入力し、同切換器の他端に前記遅延回路から
   の出力を入力し、ＭＵＳＥ映像信号から分離したサブサ
   ンプリング信号を制御信号として前記切換器に入力し、
   同切換器をフレーム毎に切り換えて出力する回路とから
   なり、フレーム毎に異なるサブサンプリング点の位相を
   合わせて出力することを特徴とする請求項１記載の動画
   領域検出回路。
3. 【請求項３】 前記演算回路が前フレームの画素データ
   の入力回路を分岐させて、同分岐させた第１を第１フィ
   ルタに入力し、同分岐させた第２を第１遅延回路に入力
   し、同分岐させた第３を第１加算器に入力し、同分岐さ
   せた第４を第２加算器に入力する回路と、前記位相制御
   回路で位相が制御された現フレームの画素データの入力
   回路を分岐させて、同分岐させた第１を第１加算器に入
   力し、同第１加算器で前フレームの画素データと現フレ
   ームの画素データとの差分をとり、同差分の絶対値を求
   めて前記第１フィルタに入力し、前記分岐させた第２を
   第２遅延回路に入力する回路と、前記第１遅延回路及び
   第２遅延回路で各々の前記入力をＭＵＳＥ信号を量子化
   するサンプリングクロックパルスの１クロック分を遅延
   させて出力し、前記第１遅延回路からの出力を第３加算
   器に入力し、前記第２遅延回路からの出力を分岐し、同
   分岐の第１を第２加算器に入力し、同分岐の第２を第３
   加算器に入力し、同分岐の第３を第２フィルタに入力す
   る回路と、前記第２加算器で前フレームの画素データと
   現フレームの画素データとの差分をとり、同差分の絶対
   値を求めて出力を分岐させ、同分岐させた一方を前記第
   １フィルタに入力し、同分岐させた他方を前記第２フィ
   ルタに入力し、前記第３加算器で前フレームの画素デー
   タと現フレームの画素データとの差分をとり、同差分の
   絶対値を求めて前記第２フィルタに入力する回路とから
   なることを特徴とする請求項１記載の動画領域検出回
   路。