JP2578775B2 - Signal receiver - Google Patents

Signal receiver

Info

Publication number
JP2578775B2
JP2578775B2 JP61209013A JP20901386A JP2578775B2 JP 2578775 B2 JP2578775 B2 JP 2578775B2 JP 61209013 A JP61209013 A JP 61209013A JP 20901386 A JP20901386 A JP 20901386A JP 2578775 B2 JP2578775 B2 JP 2578775B2
Authority
JP
Japan
Prior art keywords
signal
analog
outputs
digital
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61209013A
Other languages
Japanese (ja)
Other versions
JPS6364447A (en
Inventor
小山  徹
登 花島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61209013A priority Critical patent/JP2578775B2/en
Publication of JPS6364447A publication Critical patent/JPS6364447A/en
Application granted granted Critical
Publication of JP2578775B2 publication Critical patent/JP2578775B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は最尤度受信器、特にディジタル信号処理技術
を適用した相関器を具備している最尤度受信器に関す
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a maximum likelihood receiver, and particularly to a maximum likelihood receiver having a correlator to which digital signal processing technology is applied.

〔従来の技術〕[Conventional technology]

データ通信などで送信側から離散的な情報を示す信号
を、雑音が有る伝送路を経由して受信する際に、受信時
の誤り確率を最小化するため最尤度受信器を使用するこ
とがある。この種の最尤度受信器では、回路の累積化や
信号処理時間の短縮を図るために、相関器や尤度比較判
定部はディジタル形式の回路を使用している。従って、
受信信号がアナログ形式である場合には、量子化ステッ
プが均等なアナログ−ディジタル変換器により、受信信
号のレベルを量子化し符号化してディジタル信号に変換
した上で、相関器に導いている。
When receiving a signal indicating discrete information from the transmitting side via data transmission, etc. via a transmission line with noise, it is possible to use a maximum likelihood receiver to minimize the error probability at the time of reception. is there. In this type of maximum likelihood receiver, a digital type circuit is used for the correlator and the likelihood comparison / judgment unit in order to accumulate circuits and reduce signal processing time. Therefore,
When the received signal is in an analog format, the level of the received signal is quantized and coded by an analog-digital converter having an equal quantization step, converted into a digital signal, and then guided to a correlator.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述したような受信入力端にアナログ−ディジタル変
換器を設けた従来の最尤度受信器では、回路規模の小形
化を図るべくアナログ−ディジタル変換器の出力ビット
数を少く設定すると、尤度の算出結果の精度が量子化ノ
イズの増大により低下するので受信誤り確率が増大し、
逆に誤り確率の減少を図るべくビット数を多くすると、
回路規模が大形化して価格も上昇するという問題点があ
る。特に、伝送路の長短により受信信号レベルが大きく
変るため広範囲のダイナミックレンジを要請される場合
に、この問題点は顕著である。
In the conventional maximum likelihood receiver in which the analog-digital converter is provided at the reception input terminal as described above, if the number of output bits of the analog-digital converter is set small in order to reduce the circuit size, the likelihood of the likelihood is reduced. Since the accuracy of the calculation result decreases due to the increase in the quantization noise, the reception error probability increases,
Conversely, if the number of bits is increased to reduce the error probability,
There is a problem that the circuit size becomes large and the price rises. In particular, this problem is remarkable when a wide dynamic range is required because the received signal level greatly changes depending on the length of the transmission path.

本発明の目的は、上述の問題点を解決し従来の受信器
の場合ほどの受信誤り確率の増大を伴わずに受信信号変
換後のビット数を低減し得る最尤度受信器を提供するこ
とにある。
An object of the present invention is to provide a maximum likelihood receiver capable of solving the above-mentioned problems and reducing the number of bits after reception signal conversion without increasing a reception error probability as in the case of a conventional receiver. It is in.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明の信号受信器は、送信側で送出されたT秒間隔
で異なるN種類の信号波形の一つをアナログ受信信号と
して受けこの受信信号をディジタル信号に変換するアナ
ログ−ディジタル変換器と、予め定めた振幅制限特性を
もち前記アナログ−ディジタル変換器に許容される入力
信号レベルの範囲に前記アナログ受信信号の振幅変化を
制限して前記アナログ−ディジタル変換器に送るリミッ
タと、N個の重み付け信号と前記アナログ−ディジタル
変換器の出力との積をとるN個の乗算回路と、この乗算
回路の各出力を積分するN個の積分手段と、この積分手
段の各出力を比較し、最大尤度の振幅パターンを示す識
別結果を出力する比較回路を備えている。
The signal receiver according to the present invention includes: an analog-digital converter that receives one of N different signal waveforms transmitted at a transmission side at an interval of T seconds as an analog reception signal and converts the reception signal into a digital signal; A limiter having a defined amplitude limiting characteristic, limiting an amplitude change of the analog reception signal to a range of an input signal level allowed to the analog-digital converter, and sending the analog-signal to the analog-digital converter; and N weighting signals. N multiplying circuits for multiplying the output of the analog-to-digital converter with the outputs of the analog-to-digital converters; N integrating means for integrating the outputs of the multiplying circuits; And a comparison circuit for outputting a discrimination result indicating the amplitude pattern.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック図であり、
第2図はその動作を説明するための特性図である。
FIG. 1 is a block diagram showing one embodiment of the present invention.
FIG. 2 is a characteristic diagram for explaining the operation.

第1図において、乗算器3−1ないし3−n、ならび
に積分器4−1ないし4−nから成る相関回路群と、比
較判定回路5とは、ディジタム形式で構成されている。
本実施例では、アナログ形式の受信信号は、リミッタ1
を通ったあとアナログ−ディジタル変換器(ADC)2で
ディジタル信号に変換される。第2図は、リミッタ1の
入出力レベル特性を例示する。本実施例のリミッタ1
は、ソフトリミッタであり、入力レベルの下限−vmから
上限+vmまでの範囲内の受信信号が入力した時に、その
出力レベルは入力レベル範囲よりも狭い範囲すなわち下
限−vmから上限+vmまでの範囲内に制限される。
In FIG. 1, a correlation circuit group including multipliers 3-1 to 3-n and integrators 4-1 to 4-n and a comparison determination circuit 5 are configured in a digit format.
In this embodiment, the received signal in the analog format is
After that, the signal is converted into a digital signal by an analog-digital converter (ADC) 2. FIG. 2 illustrates an input / output level characteristic of the limiter 1. Limiter 1 of the present embodiment
Is a soft limiter, and when a received signal within a range of the input level from the lower limit −vm to the upper limit + vm is input, the output level is within a range smaller than the input level range, that is, a range from the lower limit −vm to the upper limit + vm. Is limited to

リミッタ1の通って上述のごとくレベル圧縮された受
信信号は、ADC2でディジタル信号に変換されて、乗算器
3−1ないし3−nにそれぞれ送られる。自然数nは、
送信側で送信する符号種類の個数であり、乗算器3−1
ないし3−nには、後述するようにそれぞれ、このn個
の符号に対応する送信信号の各振幅パターンを示す重み
付け信号w1ないしwnを与えてある。乗算器3−1ないし
3−nはそれぞれ、重み付け信号w1ないしwnと、ADC2か
ら送られてくる受信信号との乗算を行ない、各乗算結果
を積分器4−1ないし4−nに与える。積分器4−1な
いし4−nはそれぞれ、符号周期の区切り毎に、最初に
所定の初期値にリセットしたあと、乗算器3−1ないし
3−nでの乗算結果を順次に累加算し、この累加算結果
を比較判定回路5へ送る。比較判定回路5は、符号周期
の区切り毎に、積分器4−1ないし4−nの各最終累加
算結果すなわち各符号の尤度を相互に比較して、最大尤
度の符号を示すデータ信号を発生し出力信号として出力
する。
The received signal whose level has been compressed as described above through the limiter 1 is converted into a digital signal by the ADC 2 and sent to the multipliers 3-1 to 3-n. The natural number n is
This is the number of code types to be transmitted on the transmission side, and is a multiplier 3-1.
The through 3-n, respectively, as described later, are given to no weighting signals w 1 shows each amplitude pattern of the transmission signal corresponding to the n code w n. Multipliers 3-1 through 3-n includes a to weighting signals w 1 no w n, performs multiplication of the reception signal sent from ADC2, gives to the 4-n no integrators 4-1 each multiplication result . Each of the integrators 4-1 to 4-n first resets to a predetermined initial value at each code period break, and then sequentially accumulates the multiplication results of the multipliers 3-1 to 3-n, The result of the accumulation is sent to the comparison and judgment circuit 5. The comparison / determination circuit 5 compares the final cumulative addition results of the integrators 4-1 to 4-n, that is, the likelihood of each code with each other at each code period break, and outputs a data signal indicating the code of the maximum likelihood. Is generated and output as an output signal.

ここで、重み付け信号w1〜wnについて説明する。The following describes the weighting signal w 1 to w n.

この重み付け信号は、特開昭61−199358号公報に記載
された方法により決定される。具体的には、第1図にお
いて、図示しない送信器においてT秒間隔でN種類の異
なった波形を送信する。Nは正の整数であり、第1図に
示した実施例回路ではM=3の場合である。伝送路で
は、波形の歪みが発生しないものと仮定する。これは、
図示しない受信フィルタで十分に伝送路の歪みを除去す
ることができる場合に相当する。積分器において、平均
パワーσの白色ガウス雑音が外部から加わるものとす
る。
This weighting signal is determined by the method described in JP-A-61-199358. More specifically, in FIG. 1, a transmitter (not shown) transmits N different waveforms at intervals of T seconds. N is a positive integer, which is the case of M = 3 in the embodiment circuit shown in FIG. It is assumed that waveform distortion does not occur in the transmission path. this is,
This corresponds to a case where the distortion of the transmission path can be sufficiently removed by a receiving filter (not shown). In the integrator, it is assumed that white Gaussian noise average power sigma 2 is applied from the outside.

ADC2でT秒の間にM回のサンプリングを行う。サンプ
リングした結果をベクトルXp=(Xp1,Xp2,……,XpM)で
表す。ここで、pはp番目の送信に対する受信信号サン
プル値ベクトルである。N個の乗算回路3−1〜3−n
に対して、N通りの送信波形に対応した重み付けベクト
ルWq=(Wq1,Wq2,……,WqN)(q=1,……,N)が定めら
れている。各乗算回路では、入力サンプル値ベクトルXp
と重み付けベクトルWqとの積がとられる。すなわち、 になる。ここで、・ベクトルの内積を示す。
ADC2 performs sampling M times during T seconds. Vector results of sampling X p = (X p1, X p2, ......, X pM) represented by. Here, p is a received signal sample value vector for the p-th transmission. N multiplication circuits 3-1 to 3-n
, Weighting vectors W q = (W q1 , W q2 ,..., W qN ) (q = 1,..., N) corresponding to N transmission waveforms are defined. In each multiplier, the input sample value vector X p
And the weight vector Wq . That is, become. Here, the inner product of the vectors is shown.

ディジタルデータ比較回路5はYp,q(q=1,……
N)のうちの最大値をとるものを選択し、受信信号識別
結果として出力する。識別結果をq0とすると、 qop=MAX(yp1,yp2,……,ypN) ……(2) となる。また、送信信号をサンプル値ベクトルで Sp,q=(Sp,a,1,Sp,q,2,……,Sp,q,M) ……(3) と表し、受信回路で二重化されたサンプル値ベクトル
{Xp}に対して、ペイズ判定(最尤度検定)を行うと、
p番目の判定結果は、 により決定される。
The digital data comparison circuit 5 calculates Y p, q (q = 1,...)
N), the one having the maximum value is selected and output as the received signal identification result. When the discrimination result as q 0, q op = MAX ( y p1, y p2, ......, y pN) a ... (2). In addition, the transmission signal is represented by a sample value vector as Sp, q = ( Sp, a, 1 , Sp, q, 2 , ..., Sp, q, M ) (3). Performing a pay judgment (maximum likelihood test) on the duplicated sample value vector {X p }
The p-th determination result is Is determined by

次に、p(Xp/Sq)の計算を行う。受信信号サンプル
値ベクトルの各サンプル点間に干渉がなく、独立である
と仮定すると、ここで計算しようとしている送信信号ベ
クトルSqに対して、現受信ベクトルXpが発生する確率
は、対応するサンプル点ごとに計算した事後確率の積と
なる。雑音として平均パワーσの白色ガウス雑音を仮
定しているから、 となる。ここで誤差関数erf(・)の値が1に対して小
さいため、高次項は無視できると仮定し、この高次項を
無視すると、 となる。以上により第(6)式を評価することにより受
信ベクトルXpから送信ベクトルを推定することが可能と
なることが分かる。第(6)式の値は、{ }内の第2
項により決定されるが、第2項はベクトルXpとベクトル
{erf(Sq,i/2σ)}の内積であるから、式の形から重
み付けベクトルとして、 と定める。
Next, calculation of p ( Xp / Sq ) is performed. Assuming that there is no interference between each sample point of the received signal sample value vector and that they are independent, for the transmitted signal vector Sq to be calculated here, the probability that the current received vector Xp occurs corresponds to It is the product of the posterior probabilities calculated for each sample point. Assuming white Gaussian noise of average power σ 2 as noise, Becomes Here, since the value of the error function erf (·) is smaller than 1, it is assumed that higher-order terms can be ignored. Becomes It can be seen that it is possible to estimate the transmit vector from the received vector X p by evaluating the equation (6) as described above. The value of equation (6) is the second value in {}
The second term is the inner product of the vector X p and the vector {erf (Sq, i / 2σ)}. Is determined.

なお、この第(7)式で送信信号のサンプル値Sp,i
は送信波形から決定できる。またσについては実測等に
より雑音電力σxσを仮定することにより決定できる。
p,1とσとが決定されれば、誤差関数erf(・)の計算
が可能となり重み付けベクトルの値が決まる。
Note that the sample value S p, i of the transmission signal is calculated by the equation (7).
Can be determined from the transmission waveform. Σ can be determined by assuming noise power σxσ by actual measurement or the like.
If S p, 1 and σ are determined, the error function erf (·) can be calculated, and the value of the weight vector is determined.

次に、第1図の回路動作を第3図〜第6図を参照して
説明する。
Next, the circuit operation of FIG. 1 will be described with reference to FIGS.

ここでは、説明の簡単化のため重み付け信号が2個
(w1,w2)の場合を図示している。
Here, a case where the number of weighting signals is two (w 1 , w 2 ) is illustrated for simplification of description.

まず、第3図はリミッタの入力と出力の関係を示し、
所定の値以上の入力信号はリミッタにより制限され、AD
Cに供給される。第4図に示すように、リミッタで制限
された入力信号は、乗算器3−1,3−2で、重み付け信
号と乗されたあと、積分器4−1,4−2で図のように積
分される。
First, FIG. 3 shows the relationship between the input and output of the limiter,
Input signals above a certain value are limited by the limiter,
Supplied to C. As shown in FIG. 4, the input signal limited by the limiter is multiplied by a weighting signal in multipliers 3-1 and 3-2, and then integrators 4-1 and 4-2 as shown in the figure. Is integrated.

比較判定回路5は積分器の値が最大のものを尤度が最
大のもの(受信信号と判断)として出力する。第4図で
は、積分器1の出力が積分器2の出力より大きいので、
積分器1の示すデータ(入力信号に対応するデータ)を
出力する。
The comparison determination circuit 5 outputs the one with the largest value of the integrator as the one with the highest likelihood (determined as a received signal). In FIG. 4, since the output of integrator 1 is larger than the output of integrator 2,
The data (data corresponding to the input signal) indicated by the integrator 1 is output.

一方、リミッタの制限振幅より小さな信号(第5図)
の場合にも、第6図に示すように、積分器で乗算結果を
積分し、比較器5は値が大きい方を受信信号と判断して
出力する。
On the other hand, a signal smaller than the limiter amplitude (Fig. 5)
In this case, as shown in FIG. 6, the result of the multiplication is integrated by the integrator, and the comparator 5 determines that the larger value is the received signal and outputs it.

このように、リミッタ1を設けることにより、前述の
ごとく受信信号のレベル範囲を圧縮してADC2へ与えてい
る。しかもそのレベル圧縮率は、信号対雑音(S/N)が
低くなりがちな低入力レベル範囲では小さく、S/N比が
高い高入力レベル範囲では大きくなるよう、リミッタ1
の入出力レベル特性を設定してある。この結果、受信信
号をADC2に直接与えている従来の受信器の比較すると、
相関回路で得られる尤度の精度を同程度にするのに要す
るADC2の出力ビット数は、本実施例の方が小さく済む。
更にこのADC2のビット数低減に伴って、乗算器3−1な
いし3−nの各入力ビット数も減り、従来受信器の場合
ほどの受信誤り確率の増大を伴うこと無く、回路規模の
小形化、価格の低減を達成することができる。
Thus, by providing the limiter 1, the level range of the received signal is compressed and given to the ADC 2 as described above. In addition, the level compression ratio is small in a low input level range where the signal-to-noise (S / N) tends to be low, and large in a high input level range where the S / N ratio is high.
Input / output level characteristics are set. As a result, comparing with the conventional receiver that directly supplies the received signal to ADC2,
In the present embodiment, the number of output bits of the ADC 2 required to make the accuracy of the likelihood obtained by the correlation circuit the same level is smaller in the present embodiment.
Further, as the number of bits of the ADC 2 is reduced, the number of input bits of the multipliers 3-1 to 3-n is also reduced, and the circuit scale is reduced without increasing the reception error probability as in the conventional receiver. , A reduction in price can be achieved.

なおリミッタ1としてハードリミッタを使用しても、
同様な効果を得ることが可能である。
Even if a hard limiter is used as the limiter 1,
Similar effects can be obtained.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明には、従来の受信器の場合
ほどの受信誤り確率の増大を伴わずに受信信号変換後の
ビット数を低減し得る最尤度受信器を実現できる効果が
ある。
As described above, the present invention has an effect of realizing a maximum likelihood receiver capable of reducing the number of bits after reception signal conversion without increasing the reception error probability as in the case of the conventional receiver.

【図面の簡単な説明】[Brief description of the drawings]

第1図および第2図はそれぞれ本発明の一実施例を示す
ブロック図およびその動作を説明するための特性図、お
よび第3図〜第6図は第1図の回路の動作を説明する図
である。 1……リミッタ、2……アナログ−ディジタル変換器
(ADC)、3−1〜3−n……乗算器、4−1〜4−n
……積分器、5……比較判定回路。
1 and 2 are block diagrams showing an embodiment of the present invention and characteristic diagrams for explaining the operation thereof, respectively, and FIGS. 3 to 6 are diagrams for explaining the operation of the circuit of FIG. It is. 1 Limiter 2 Analog-to-Digital Converter (ADC) 3-1 to 3-n Multiplier 4-1 to 4-n
…… Integrator, 5 …… Comparative judgment circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−66546(JP,A) 特開 昭60−90060(JP,A) 特開 昭60−128735(JP,A) 特開 昭56−61010(JP,A) 特開 昭61−199358(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-60-6546 (JP, A) JP-A-60-9060 (JP, A) JP-A-60-128735 (JP, A) JP-A-56 61010 (JP, A) JP-A-61-199358 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】送信側で送出されたT秒間隔で異なるN種
類の信号波形の一つをアナログ受信信号として受けこの
受信信号をディジタル信号に変換するアナログ−ディジ
タル変換器と、 予め定めた振幅制限特性をもち前記アナログ−ディジタ
ル変換器に許容される入力信号レベルの範囲に前記アナ
ログ受信信号の振幅変化を制限して前記アナログ−ディ
ジタル変換器に送るリミッタと、 N個の重み付け信号と前記アナログ−ディジタル変換器
の出力との積をとるN個の乗算回路と、 この乗算回路の各出力を積分するN個の積分手段と、 この積分手段の各出力を比較し、最大尤度の振幅パター
ンを示す識別結果を出力する比較回路 とから構成されたことを特徴とする信号受信器。
1. An analog-to-digital converter for receiving one of N different signal waveforms transmitted at a transmission side at an interval of T seconds as an analog reception signal and converting the reception signal into a digital signal; A limiter having a limiting characteristic and limiting an amplitude change of the analog reception signal to a range of an input signal level allowable to the analog-digital converter and sending the analog-digital signal to the analog-digital converter; N multiplying circuits for multiplying the outputs of the digital converters, N integrating means for integrating the outputs of the multiplying circuits, and comparing the outputs of the integrating means to obtain the maximum likelihood amplitude pattern. A comparison circuit that outputs an identification result indicating the following.
JP61209013A 1986-09-04 1986-09-04 Signal receiver Expired - Lifetime JP2578775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61209013A JP2578775B2 (en) 1986-09-04 1986-09-04 Signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61209013A JP2578775B2 (en) 1986-09-04 1986-09-04 Signal receiver

Publications (2)

Publication Number Publication Date
JPS6364447A JPS6364447A (en) 1988-03-22
JP2578775B2 true JP2578775B2 (en) 1997-02-05

Family

ID=16565827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61209013A Expired - Lifetime JP2578775B2 (en) 1986-09-04 1986-09-04 Signal receiver

Country Status (1)

Country Link
JP (1) JP2578775B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634491B2 (en) 2010-03-10 2014-01-21 Rockstar Consortium USLP Method and apparatus for reducing the contribution of noise to digitally sampled signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066546A (en) * 1983-09-21 1985-04-16 Toshihiko Namekawa Synchronous general optimum receiver of noise following-up type

Also Published As

Publication number Publication date
JPS6364447A (en) 1988-03-22

Similar Documents

Publication Publication Date Title
US4873702A (en) Method and apparatus for DC restoration in digital receivers
US6269135B1 (en) Digital phase discriminations based on frequency sampling
EP0701352A2 (en) Automatic adaptatioof prewarping for transmission over a non-linear channel
NO176740B (en) Method and apparatus for processing an analog signal
JP2578775B2 (en) Signal receiver
JPH0783292B2 (en) Spread spectrum communication device
JP2744006B2 (en) Nonlinear A / D conversion circuit and non-linear A / D conversion method
EP1382121B1 (en) Method and system for adjusting a threshold control in an analog-to-digital converter
JPH07162312A (en) Noise shaper
US5157399A (en) Neural network quantizer
KR20020093818A (en) Application of digital processing scheme for enhanced cable television network performance
US6542101B1 (en) Method and apparatus for performing analog-to-digital conversion using previous signal sample(s)
EP0090314A2 (en) PCM encoder conformable to the A-law
CN111147411B (en) Dynamic threshold acquisition method for judging confidence coefficient of ADS-B signal demodulation result
JPH01117527A (en) Code converter
US5245557A (en) High efficiency digital integrate and dump
Peric et al. Support region of semilogarithmic quantizer for Laplacian source
CN113938227A (en) Signal-to-noise ratio dynamic judgment method based on iterative decoding
JP2605284Y2 (en) Data converter
Francesconi et al. A low power logarithmic A/D converter
Nair et al. Structural results for finite bit-rate state estimation
JPH0471382B2 (en)
US6801605B1 (en) Telephone network signal conversion system
JPH0832527A (en) Fading pitch estimating device
SU1300523A1 (en) Device for reception of digital information