JP2578763B2 - Imaging device - Google Patents

Imaging device

Info

Publication number
JP2578763B2
JP2578763B2 JP61024844A JP2484486A JP2578763B2 JP 2578763 B2 JP2578763 B2 JP 2578763B2 JP 61024844 A JP61024844 A JP 61024844A JP 2484486 A JP2484486 A JP 2484486A JP 2578763 B2 JP2578763 B2 JP 2578763B2
Authority
JP
Japan
Prior art keywords
signal
circuit
gain
level
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61024844A
Other languages
Japanese (ja)
Other versions
JPS62183276A (en
Inventor
俊昭 五十川
黒田  修
龍一郎 川居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61024844A priority Critical patent/JP2578763B2/en
Publication of JPS62183276A publication Critical patent/JPS62183276A/en
Application granted granted Critical
Publication of JP2578763B2 publication Critical patent/JP2578763B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は撮像装置に関する。Description: TECHNICAL FIELD The present invention relates to an imaging device.

〔発明の概要〕[Summary of the Invention]

この発明は、ビデオカメラなどに使用される重み付け
回路において、制御電圧により利得が互いに逆方向に変
化する1対の利得制御回路を設けることにより、信号レ
ベルを変化させることなく自由に重み付け量を調整でき
るようにしたものである。
According to the present invention, a weighting circuit used in a video camera or the like is provided with a pair of gain control circuits whose gains change in opposite directions by a control voltage, so that the weighting amount can be freely adjusted without changing the signal level. It is made possible.

〔従来の技術〕[Conventional technology]

ビデオカメラの自動絞り回路やAGC回路は、画面の輝
度情報に応答して動作するが、このとき、画面の特定部
分、通常は画面の中央部分の輝度情報をより多く取り入
れて最適の画像を得るようにした技術がある。これは重
み付けなどと呼ばれているが、その重み付け回路は例え
ば第4図のように構成されている。
The automatic aperture circuit and the AGC circuit of the video camera operate in response to the luminance information of the screen. At this time, an optimal image is obtained by incorporating more luminance information of a specific part of the screen, usually the central part of the screen. There is such a technique. This is called weighting or the like, and the weighting circuit is configured as shown in FIG. 4, for example.

すなわち、同図において、(1)は撮像管,CCDなどの
撮像素子を示し、この素子(1)からは被写体(図示せ
ず)に対応して例えば第5図Aに示すような波形の輝度
信号Saが取り出され、この信号Saが処理回路(2)に供
給されてガンマ補正及び同期パルスの付加などが行われ
てから端子(3)に出力される。
That is, in the figure, (1) shows an image pickup device such as an image pickup tube, CCD, etc., and from this device (1), the luminance of a waveform as shown in FIG. The signal Sa is taken out, supplied to the processing circuit (2), subjected to gamma correction, addition of a synchronization pulse, and the like, and then output to the terminal (3).

また、素子(1)からの信号Saがゲート回路(11)に
供給されるとともに、形成回路(21)から同図Bに示す
ように水平ブランキングパルスPbがゲート回路(11)に
制御信号として供給されてゲート回路(11)からは同図
Cに示すように水平ブランキング期間のノイズや段差の
除去された輝度信号Scが取り出される。そして、この信
号Scが利得制御回路(12)に供給されるとともに、可変
抵抗器(22)から利得制御回路(12)に利得の制御電圧
V2が供給されて制御回路(12)からはレベル(利得)の
制御された輝度信号Scが取り出され、この信号Scが加算
回路(13)に供給される。
Further, the signal Sa from the element (1) is supplied to the gate circuit (11), and the horizontal blanking pulse Pb is sent from the forming circuit (21) to the gate circuit (11) as a control signal as shown in FIG. The luminance signal Sc from which the noise and the step in the horizontal blanking period have been removed is extracted from the gate circuit (11) as shown in FIG. The signal Sc is supplied to the gain control circuit (12), and the variable resistor (22) supplies a gain control voltage to the gain control circuit (12).
V 2 is supplied from the control circuit (12) is taken out controlled luminance signal Sc level (gain), the signal Sc is supplied to the adding circuit (13).

さらに、素子(1)からの信号Saがゲート回路(15)
に供給されるとともに、形成回路(21)から同図Dに示
すように重み付けをする期間Td、この例においては画面
の中央に対応する期間Tdに、これを示す重み付けパルス
Pdがゲート回路(15)に制御信号として供給されてゲー
ト回路(15)からは同図Eに実線で示すように信号Saの
期間Tdの部分が重み信号Seとして取り出される。そし
て、この信号Seが利得制御回路(16)に供給されるとと
もに、可変抵抗器(26)から利得制御回路(16)に利得
の制御電圧V6が供給されて制御回路(16)からはレベル
の制御された信号Seが取り出され、この信号Seが加算回
路(13)に供給される。
Further, the signal Sa from the element (1) is applied to the gate circuit (15).
And a weighting pulse indicating this during a period Td for weighting as shown in FIG. D from the forming circuit (21), in this example, a period Td corresponding to the center of the screen.
Pd is supplied to the gate circuit (15) as a control signal, and the portion of the period Sa of the signal Sa during the period Td is extracted as a weight signal Se from the gate circuit (15) as shown by a solid line in FIG. Then, together with the signal Se is supplied to the gain control circuit (16), the variable resistor (26) from the gain control circuit (16) is supplied control voltage V 6 of the gain control circuit (16) level Is extracted, and this signal Se is supplied to the adding circuit (13).

したがって、加算回路(13)からは同図Fに示すよう
に、信号Scに信号Seが加算された信号Sf、すなわち、期
間Tdに重み付けの行われた輝度信号Sfが取り出される。
Therefore, the signal Sf obtained by adding the signal Se to the signal Sc, that is, the luminance signal Sf weighted in the period Td is extracted from the adding circuit (13) as shown in FIG.

そして、この信号Sfが検波回路(14)に供給されて例
えばピーク値検波され、この検波信号が自動絞り回路及
びAGC回路(ともに図示せず)にそれぞれ供給され、自
動絞り及びAGCが行われる。そして、この場合、可変抵
抗器(22),(26)を調整することにより信号Sf中の信
号Sc,Seのレベルを変更でき、したがって、自動絞り及
びAGCの応答特性を変更できる。例えば、信号Sf中の信
号Seのレベルが0であれば、平均測光となり、信号Seの
レベルを大きくすれば、中央重点測光となる。
Then, this signal Sf is supplied to a detection circuit (14) and, for example, peak value detection is performed, and this detection signal is supplied to an automatic aperture circuit and an AGC circuit (both not shown) to perform automatic aperture and AGC. In this case, the levels of the signals Sc and Se in the signal Sf can be changed by adjusting the variable resistors (22) and (26), so that the response characteristics of the automatic aperture and the AGC can be changed. For example, if the level of the signal Se in the signal Sf is 0, average photometry is performed, and if the level of the signal Se is increased, center-weighted photometry is performed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、この重み付け回路では、問題を生じてしま
う。
However, this weighting circuit causes a problem.

すなわち、今、考えやすいように、素子(1)からの
信号Saが第6図Aに示すように、全白(100%レベル)
とする。そして、同図Bに示すように、電圧V2により、
あるい期間,には信号Scのレベルが100%とされ、
期間,には50%とされ、また、電圧V6により同図C
に示すように、期間,には信号Seのレベルが100%
とされ、期間,には50%とされたとする。
That is, for the sake of simplicity, the signal Sa from the element (1) is completely white (100% level) as shown in FIG. 6A.
And Then, as shown in FIG. B, the voltage V 2,
During a certain period, the level of the signal Sc is set to 100%,
Period, is 50% to, also, the drawing by the voltage V 6 C
As shown in the figure, during the period, the level of the signal Se is 100%
It is assumed that the period is set to 50%.

すると、信号Sfは、信号ScとSeとの加算信号なので、
同図Dに示すようになり、期間,(または,)
のように、信号Sf中の信号ScとSeとの比により信号Sfの
レベルが変化してしまう。また、期間ととでは、信
号Sf中の信号ScとSeとの比が同じであるが、信号Sfのレ
ベルは異なってしまう。したがって、上述の重み付け回
路では、重み付けの割り合いが変化しても、あるいは割
り合いが同じであっても、レベルの異なる信号Sfができ
てしまうことになる。
Then, since the signal Sf is an addition signal of the signals Sc and Se,
As shown in FIG. D, the period, (or,)
As described above, the level of the signal Sf changes depending on the ratio between the signals Sc and Se in the signal Sf. Further, the ratio between the signal Sc and the signal Se in the signal Sf is the same between the periods, but the level of the signal Sf is different. Therefore, in the above-described weighting circuit, a signal Sf having a different level is generated even if the weighting ratio changes or the weighting ratio is the same.

また、上述の重み付け回路をIC化する場合、可変抵抗
器(22),(26)は外付けとなるので、そのICに電圧
V2,V6を供給するために2つのピンを必要とし、IC化に
不利である。
When the weighting circuit described above is integrated into an IC, the variable resistors (22) and (26) are externally connected,
Two pins are required to supply V 2 and V 6 , which is disadvantageous for IC implementation.

この発明は、これらの問題点を一掃しようとするもの
である。
The present invention seeks to eliminate these problems.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明は撮像素子(1)と、測光モードに応じた制御
電圧を発生する手段と、この撮像素子(1)から得られ
た輝度信号を上記制御電圧に応じて利得制御する第1の
利得増幅回路(12)と、輝度信号から任意期間の信号を
取り出すゲート回路(15)と、このゲート回路(15)か
ら取り出された信号を制御電圧に応じて利得制御する第
2の利得増幅回路(16)と、第1の利得増幅回路(12)
の出力と第2の利得増幅回路(16)の出力とを加算する
加算回路(13)とを有し、制御電圧の変化に対して、第
1の利得増幅回路(12)の利得と第2の利得増幅回路
(16)の利得が互いに差動的に変更され、加算回路(1
3)からの出力信号レベルが常に一定となるように制御
される制御信号を得ることを特徴とする撮像装置であ
る。
The present invention relates to an image sensor (1), means for generating a control voltage according to a photometry mode, and a first gain amplifier for controlling a gain of a luminance signal obtained from the image sensor (1) according to the control voltage. A circuit (12), a gate circuit (15) for extracting a signal of an arbitrary period from the luminance signal, and a second gain amplifier circuit (16) for controlling the gain of the signal extracted from the gate circuit (15) according to the control voltage. ) And the first gain amplifier circuit (12)
And an adder circuit (13) for adding the output of the second gain amplifier circuit (16) to the output of the second gain amplifier circuit (16). The gains of the gain amplifier circuits (16) are differentially changed from each other, and
An image pickup apparatus characterized by obtaining a control signal controlled so that the output signal level from 3) is always constant.

〔作用〕[Action]

本発明の重み付け回路によれば2つの利得制御回路
(12)及び(16)の利得が制御電圧V2で互に差動的に変
更され、2つの利得制御回路(12)及び(16)から得ら
れる信号Sc及びSeの割り合いを変化させても加算回路
(13)における加算出力の信号Sfのレベルが変化しない
一定のものが得られる。
According to the weighting circuit of the present invention, the gains of the two gain control circuits (12) and (16) are changed differentially with each other by the control voltage V 2 , and the two gain control circuits (12) and (16) Even if the ratio of the obtained signals Sc and Se is changed, a constant signal is obtained in which the level of the signal Sf of the addition output in the addition circuit (13) does not change.

〔実施例〕〔Example〕

第1図において、可変抵抗器(22)からの制御電圧V2
が取り出され、この電圧V2が利得制御回路(12),(1
6)に共通に供給される。ただし、この場合、利得制御
回路(12)と(16)とでは、電圧V2の変化に対して利得
が互いに差動的に変化するように構成され、例えば電圧
V2の上昇により回路(12)の利得が大きくなるときに
は、回路(16)の利得は小さくなるようにされる。
In FIG. 1, the control voltage V 2 from the variable resistor (22)
And the voltage V 2 is supplied to the gain control circuit (12), (1
6) Commonly supplied. However, in this case, the gain control circuit (12) and (16), the gain is configured so as differentially varied to each other with respect to the change of the voltage V 2, for example, a voltage
When the gain of the circuit (12) is increased by an increase in V 2, the gain of the circuit (16) is set smaller.

このような構成において、信号Saが第2図Aに示すよ
うに、全白(100%レベル)とする。そして、同図Bに
示すように、電圧V2により期間〜に信号Scのレベル
が100%,50%,0%に制御されたとすれば、このとき、制
御回路(12),(16)の利得は互いに差動的に変化する
ので、同図Cに示すように、期間〜に信号Seのレベ
ルは0%,50%,100%に制御される。したがって、信号S
fは同図Dに示すようになり、信号Sf中の信号ScとSeと
の比が変化しても信号Sfのレベルは変化しない。また、
信号Sf中の信号ScとSeとの比が同じであれば、信号Sfの
レベルは一義的に決まり、何種類ものレベルになること
がない。
In such a configuration, the signal Sa is all white (100% level) as shown in FIG. 2A. Then, as shown in FIG. B, the level of 100% of the signal Sc in the period-by voltage V 2, 50% if was controlled to 0%, this time, the control circuit (12), (16) Since the gains change differentially with each other, the level of the signal Se is controlled to 0%, 50%, and 100% during the period 1 to 3 as shown in FIG. Therefore, the signal S
f becomes as shown in FIG. D, and the level of the signal Sf does not change even if the ratio of the signals Sc and Se in the signal Sf changes. Also,
If the ratio between the signal Sc and the signal Se in the signal Sf is the same, the level of the signal Sf is uniquely determined, and does not become several levels.

したがって、信号Sfのレベルを変化させることなく重
み付けの割り合いを自由に変更できる。さらに、1つの
制御電圧V2だけでよく、したがって、IC化した場合、ピ
ン数を1つ減らすことができる。
Therefore, the weighting ratio can be freely changed without changing the level of the signal Sf. Furthermore, it is only one control voltage V 2, therefore, when formed into an IC, can be reduced by one the number of pins.

第3図は、利得制御回路(12),(16)及び加算回路
(13)の具体例を示し、鎖線で囲った部分が1つにIC化
される。
FIG. 3 shows a specific example of the gain control circuits (12) and (16) and the adder circuit (13), and the portion enclosed by a chain line is integrated into one IC.

すなわち、トランジスタQ23,Q24を負荷としてトラン
ジスタQ21,Q22により差動アンプ(42)が構成され、ゲ
ート回路(11)からの信号Scが差動アンプ(42)を通じ
てトランジスタQ33,Q34に供給される。同様にトランジ
スタQ63,Q64を負荷としてトランジスタQ61,Q62により
差動アンプ(46)が構成され、ゲート回路(15)からの
信号Seが差動アンプ(46)を通じてトランジスタQ35,Q
36に供給される。
That is, the transistors Q 21, Q 22 and transistor Q 23, Q 24 as a load is configured differential amplifier (42), the transistor Q 33 signal Sc from the gate circuit (11) through the differential amplifier (42), Q Supplied to 34 . Similarly the transistors Q 63, Q 64 transistors Q 61 as a load, the Q 62 is configured differential amplifier (46), the transistor Q 35 signal Se from the gate circuit (15) through a differential amplifier (46), Q
Supplied to 36 .

そして、トランジスタQ33〜Q36は、差動接続されたト
ランジスタQ31,Q32を定電流源として乗算回路(33)を
構成しているもので、トランジスタQ34,Q36のコレクタ
から信号ScとSeとが加算された信号Sfが取り出され、こ
の信号SfがトランジスタQ37を通じて検波回路(14)に
供給される。
Then, the transistors Q 33 to Q 36 are intended to constitute a multiplying circuit (33) transistors Q 31, Q 32 which are differentially connected as a constant current source, a signal from the collector of the transistor Q 34, Q 36 Sc a signal Sf that the Se is added is taken, the signal Sf is supplied to the detection circuit (14) through the transistor Q 37.

そして、この場合、可変抵抗器(22)からの制御電圧
V2がトランジスタQ32のベースに供給される。
And in this case, the control voltage from the variable resistor (22)
V 2 is supplied to the base of the transistor Q 32.

したがって、制御電圧V2が高いときには、トランジス
タQ31のコレクタ電流が小さく、トランジスタQ32のコレ
クタ電流が大きいので、トランジスタQ33,Q34の利得が
小さくなるとともに、トランジスタQ35,Q36の利得が大
きくなって信号Sf中の信号Scのレベルが小さく、信号Se
のレベルが大きくなる(第2図の期間)。また、逆
に、制御電圧V2が低いときには、トランジスタQ31のコ
レクタ電流が大きく、トランジスタQ32のコレクタ電流
が小さいので、トランジスタQ33,Q34の利得が大きくな
るとともに、トランジスタQ35,Q36の利得が小さくなっ
て信号Sf中の信号Scのレベルが大きく、信号Seのレベル
が小さくなる(第2図の期間)。
Therefore, when the control voltage V 2 is high, small collector current of the transistor Q 31, the collector current of the transistor Q 32 is large, along with the gain of the transistor Q 33, Q 34 decreases, the gain of the transistor Q 35, Q 36 Becomes larger, the level of the signal Sc in the signal Sf becomes smaller, and the signal Se becomes smaller.
Level increases (period in FIG. 2). Conversely, when the control voltage V 2 is low, large collector current of the transistor Q 31 is, the collector current of the transistor Q 32 is small, with the gain of the transistor Q 33, Q 34 is increased, the transistor Q 35, Q The gain of the signal 36 decreases, the level of the signal Sc in the signal Sf increases, and the level of the signal Se decreases (period in FIG. 2).

したがって、制御電圧V2により任意に重み付けの行わ
れた信号Sfが得られるとともに、この信号Sfのレベルは
電圧V2にかかわらず一定である。
Therefore, the signal Sf is obtained made of weighted as desired by the control voltage V 2, the level of the signal Sf is constant regardless of the voltage V 2.

なお、上述のおいて、制御回路(12),(16)を同一
の構成とし、これらに互いに差動的に変化する制御電圧
V22を供給してもよく、このとき、電圧2は電圧V2
からIC内で形成できる。
In the above description, the control circuits (12) and (16) have the same configuration, and the control circuits (12) and (16) have control voltages that change differentially with each other.
V 2 , 2 may be supplied, in which case voltage 2 is equal to voltage V 2
From within the IC.

〔発明の効果〕〔The invention's effect〕

利得制御回路(12),(16)の利得が互いに差動的に
変化するので、重み付けの割り合いを変更しても信号Sf
のレベルが変化することがない。また、1つの制御ピン
で重み付けの割り合いを制御でき、IC化に適している。
Since the gains of the gain control circuits (12) and (16) change differentially with each other, even if the weighting ratio is changed, the signal Sf
Level does not change. Also, the weighting ratio can be controlled by one control pin, which is suitable for IC implementation.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一例の系統図、第2図〜第6図はそ
の説明のための図である。 (12),(16)は利得制御回路である。
FIG. 1 is a system diagram of an example of the present invention, and FIGS. 2 to 6 are diagrams for explanation thereof. (12) and (16) are gain control circuits.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川居 龍一郎 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 昭59−61283(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Ryuichiro Kawai 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) References JP-A-59-61283 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】撮像素子と、 測光モードに応じた制御電圧を発生する手段と、 上記撮像素子から得られた輝度信号を上記制御電圧に応
じて利得制御する第1の利得増幅回路と、 上記輝度信号から任意期間の信号を取り出すゲート回路
と、 上記ゲート回路から取り出された信号を上記制御電圧に
応じて利得制御する第2の利得増幅回路と、 上記第1の利得増幅回路の出力と上記第2の利得増幅回
路の出力とを加算する加算回路とを有し、 制御電圧の変化に対して、上記第1の利得増幅回路の利
得と上記第2の利得増幅回路の利得が互いに差動的に変
更され、上記加算回路からの出力信号レベルが常に一定
となるように制御される制御信号を得ることを特徴とす
る撮像装置。
An image pickup device, means for generating a control voltage according to a photometry mode, a first gain amplifier circuit for controlling a gain of a luminance signal obtained from the image pickup device according to the control voltage, A gate circuit for extracting a signal for an arbitrary period from the luminance signal; a second gain amplifier circuit for controlling a gain of the signal extracted from the gate circuit according to the control voltage; an output of the first gain amplifier circuit; An adder circuit for adding an output of the second gain amplifier circuit, wherein a gain of the first gain amplifier circuit and a gain of the second gain amplifier circuit are different from each other with respect to a change in control voltage. An image pickup apparatus which obtains a control signal which is controlled so that the output signal level from the adder circuit is always constant.
JP61024844A 1986-02-06 1986-02-06 Imaging device Expired - Lifetime JP2578763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61024844A JP2578763B2 (en) 1986-02-06 1986-02-06 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61024844A JP2578763B2 (en) 1986-02-06 1986-02-06 Imaging device

Publications (2)

Publication Number Publication Date
JPS62183276A JPS62183276A (en) 1987-08-11
JP2578763B2 true JP2578763B2 (en) 1997-02-05

Family

ID=12149525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61024844A Expired - Lifetime JP2578763B2 (en) 1986-02-06 1986-02-06 Imaging device

Country Status (1)

Country Link
JP (1) JP2578763B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704694B2 (en) * 2003-02-26 2011-06-15 株式会社平和 Coin take-in and delivery device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961283A (en) * 1982-09-30 1984-04-07 Victor Co Of Japan Ltd Filter circuit for signal processing

Also Published As

Publication number Publication date
JPS62183276A (en) 1987-08-11

Similar Documents

Publication Publication Date Title
US7586487B2 (en) Solid state imaging apparatus and method for driving the same
US4499497A (en) CCD Imager with improved low light level response
US20090066823A1 (en) Solid-state image pickup device and clamp control method therefor
US4972266A (en) Electric still camera
JP2578763B2 (en) Imaging device
US4947242A (en) White balance control with adjusting means responsive to image brightness change
US5541650A (en) Video camera with low-speed shutter mode and automatic gain and iris control
JPH0124393B2 (en)
JPH0553114B2 (en)
JPH04104668A (en) Image pickup device
JPH08256344A (en) Video signal processor
JP2578591B2 (en) Automatic gain control circuit
JP3349254B2 (en) Video camera
JP3205941B2 (en) Automatic aperture adjustment device
JP2664577B2 (en) Video camera
JPS62157474A (en) Video signal processing circuit
JP2966064B2 (en) Imaging device
JP2685611B2 (en) Automatic white balance adjustment circuit
JP2785526B2 (en) Exposure control device for video camera
JPS63222583A (en) Television signal processor
KR950000413Y1 (en) Ccd auto-iris driving circuit
JPH02119381A (en) Black level correction circuit
FR2628547A1 (en) STABILIZED GENERATOR FOR PROVIDING MOS TRANSISTOR THRESHOLD
EP0217443A1 (en) Picture signal processing circuit
JP3478201B2 (en) Imaging device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term