JP2577773Y2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP2577773Y2
JP2577773Y2 JP1993043918U JP4391893U JP2577773Y2 JP 2577773 Y2 JP2577773 Y2 JP 2577773Y2 JP 1993043918 U JP1993043918 U JP 1993043918U JP 4391893 U JP4391893 U JP 4391893U JP 2577773 Y2 JP2577773 Y2 JP 2577773Y2
Authority
JP
Japan
Prior art keywords
voltage
converter
terminal
switching element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993043918U
Other languages
Japanese (ja)
Other versions
JPH0711893U (en
Inventor
徹志 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP1993043918U priority Critical patent/JP2577773Y2/en
Publication of JPH0711893U publication Critical patent/JPH0711893U/en
Application granted granted Critical
Publication of JP2577773Y2 publication Critical patent/JP2577773Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、MOS FETの動作
可能な電圧より低い入力電圧でも使用することの出来
る、スイッチング素子にMOS FETを用いたDC−
DCコンバータに関する。
The present invention relates to a DC-DC converter using a MOS FET as a switching element, which can be used even at an input voltage lower than the operable voltage of the MOS FET.
It relates to a DC converter.

【0002】[0002]

【従来の技術】MOS FETはバイポーラトランジス
タに比べて駆動電力が小さく、さらに動作速度が速く高
周波特性が良いため、スイッチング素子としてしばしば
使用される。DC−DCコンバータのスイッチング素子
にMOS FETを使用すると、そのDC−DCコンバ
ータは、スイッチング素子での電力損失が少なくなるの
で高効率となり、また、スイッチング周波数を高く出来
るので素子の容量が小さくなり、装置の形状を小型化で
きる。
2. Description of the Related Art MOS FETs are often used as switching elements because of their lower driving power, higher operation speed and better high-frequency characteristics than bipolar transistors. When a MOS FET is used as a switching element of a DC-DC converter, the DC-DC converter has high efficiency because the power loss in the switching element is reduced, and the capacity of the element is reduced because the switching frequency can be increased. The size of the device can be reduced.

【0003】しかし、MOS FETがターンオンでき
るオンゲート電圧VGS(ON)は一般に4〜5〔V〕程度で
あり、このオンゲート電圧VGS(ON)によりDC−DCコ
ンバータの最低動作電圧は制限を受けることになる。こ
のため、低入力電圧での動作を要求されるDC−DCコ
ンバータでは、スイッチング素子としてオン電圧の低い
バイポーラトランジスタ(VBE(ON)≒0.7〔V〕)を
用いることになる。しかし、スイッチング素子にバイポ
ーラトランジスタを使用したDC−DCコンバータで
は、バイポーラトランジスタの特質上、高周波化には限
界が有り、小型化、高効率化は困難であった。
However, the on-gate voltage V GS (ON) at which the MOS FET can be turned on is generally about 4 to 5 [V], and the minimum operating voltage of the DC-DC converter is limited by the on-gate voltage V GS (ON). Will be. For this reason, in a DC-DC converter required to operate at a low input voltage, a bipolar transistor having a low on-voltage (V BE (ON) ≒ 0.7 [V]) is used as a switching element. However, in a DC-DC converter using a bipolar transistor as a switching element, there is a limit in increasing the frequency due to the characteristics of the bipolar transistor, and it has been difficult to reduce the size and increase the efficiency.

【0004】そこで、低入力電圧の場合でもスイッチン
グ素子としてMOS FETを使用できるような工夫が
試みられ、高効率のDC−DCコンバータの提供が図ら
れている。そのような従来のDC−DCコンバータの一
例を図4に示した。図4のDC−DCコンバータの回路
構成は以下のようになっている。入力端子1を、主コン
バータトランス3の1次巻線N1を介してNチャネル型
のMOS FETより成る主スイッチングトランジスタ
Q1のドレインに接続する。主スイッチングトランジス
タQ1のソースはアースに接続し、ゲートは主コンバー
タ制御回路4のPOUT1端子(パルス出力端子)に接
続する。コンデンサC1は入力端子1とアース間に設け
られ、回路によっては除かれる場合もある。
[0004] In view of this, attempts have been made to use a MOS FET as a switching element even at a low input voltage, and a highly efficient DC-DC converter has been provided. FIG. 4 shows an example of such a conventional DC-DC converter. The circuit configuration of the DC-DC converter of FIG. 4 is as follows. The input terminal 1 is connected to the drain of a main switching transistor Q1 composed of an N-channel type MOS FET via the primary winding N1 of the main converter transformer 3. The source of the main switching transistor Q1 is connected to ground, and the gate is connected to the POUT1 terminal (pulse output terminal) of the main converter control circuit 4. The capacitor C1 is provided between the input terminal 1 and the ground, and may be omitted depending on the circuit.

【0005】主コンバータトランス3の2次巻線N2の
一端はアースと接続し、他端はダイオードD1のアノー
ドと接続する。ダイオードD1のカソードは出力端子2
に接続し、さらにカソードとアース間に平滑コンデンサ
C2を設ける。直列接続した分圧用抵抗R1、R2を平
滑コンデンサC2と並列に接続し、分圧用抵抗R1とR
2の接続点の電圧を主コンバータ制御回路4のErr1
端子に入力する。DC−DCコンバータの入力電圧VIN
がMOS FETのオンゲート電圧VGS(ON)より高い場
合ならば、以上の回路構成において、主コンバータ制御
回路4のVCC1 端子(電源入力端子)と入力端子1を接
続し、入力電圧VINを主コンバータ制御回路4に印加す
ることで、主スイッチングトランジスタQ1を駆動する
ことができる。
[0005] One end of the secondary winding N2 of the main converter transformer 3 is connected to the ground, and the other end is connected to the anode of the diode D1. The cathode of the diode D1 is the output terminal 2
And a smoothing capacitor C2 is provided between the cathode and the ground. The voltage dividing resistors R1 and R2 connected in series are connected in parallel with the smoothing capacitor C2, and the voltage dividing resistors R1 and R2 are connected in series.
2 at the connection point Err 1 of the main converter control circuit 4.
Input to the terminal. Input voltage V IN of DC-DC converter
Is higher than the on-gate voltage V GS (ON) of the MOS FET, the V CC1 terminal (power supply input terminal) of the main converter control circuit 4 is connected to the input terminal 1 in the above circuit configuration, and the input voltage V IN is By applying the voltage to the main converter control circuit 4, the main switching transistor Q1 can be driven.

【0006】しかし、入力電圧VINがMOS FETの
オンゲート電圧VGS(ON)より低い場合には、単に主コン
バータ制御回路4のVCC1 端子と入力端子1を接続した
だけでは主スイッチングトランジスタQ1を駆動するこ
とはできない。そこで、図4のDC−DCコンバータで
は、主コンバータ制御回路4のVCC1端子と入力端子1
の間にNPN型のバイポーラトランジスタによる補助ス
イッチングトランジスタQ2を有する昇圧型の補助DC
−DCコンバータ9を設けてある。この補助DC−DC
コンバータ9において、補助スイッチングトランジスタ
Q2は、エミッタをアースと接続し、ベースを補助コン
バータ制御回路8のPOUT2端子と接続し、コレクタ
を補助トランス7の1次巻線N3を介して入力端子1に
接続する。
However, when the input voltage V IN is lower than the on-gate voltage V GS (ON) of the MOS FET, simply connecting the V CC1 terminal of the main converter control circuit 4 to the input terminal 1 causes the main switching transistor Q 1 to be turned off. It cannot be driven. Therefore, in the DC-DC converter of FIG. 4, the V CC1 terminal of the main converter control circuit 4 and the input terminal 1
Step-up auxiliary DC having an auxiliary switching transistor Q2 formed of an NPN bipolar transistor
A DC converter 9 is provided. This auxiliary DC-DC
In the converter 9, the auxiliary switching transistor Q2 has an emitter connected to the ground, a base connected to the POUT2 terminal of the auxiliary converter control circuit 8, and a collector connected to the input terminal 1 via the primary winding N3 of the auxiliary transformer 7. I do.

【0007】補助トランス7の2次巻線N4の一端はア
ースと接続し、他端はダイオードD2のアノードと接続
する。ダイオードD2のカソードは補助DC−DCコン
バータ9の出力端として主コンバータ制御回路4のV
CC1 端子に接続し、さらにカソードとアース間に平滑コ
ンデンサC3を設ける。直列接続した分圧用抵抗R4、
R5を平滑コンデンサC3と並列に接続し、分圧用抵抗
R4とR5の接続点の電圧を補助コンバータ制御回路8
のErr2 端子に入力する。補助コンバータ制御回路8
のVCC2 端子は入力端子1と接続する。以上のような回
路構成とすることで、入力電圧VINがMOS FETの
オンゲート電圧VGS(ON)より低い場合でも、スイッチン
グ素子としてバイポーラトランジスタを使用した補助D
C−DCコンバータ9により、主コンバータ制御回路4
のVCC1 端子に入力される電圧をオンゲート電圧V
GS(ON)より高くすることができる。
One end of the secondary winding N4 of the auxiliary transformer 7 is connected to the ground, and the other end is connected to the anode of the diode D2. The cathode of the diode D2 serves as the output terminal of the auxiliary DC-DC
Connected to the CC1 terminal, and a smoothing capacitor C3 is provided between the cathode and the ground. A voltage dividing resistor R4 connected in series,
R5 is connected in parallel with the smoothing capacitor C3, and the voltage at the connection point between the voltage dividing resistors R4 and R5 is connected to the auxiliary converter control circuit 8
To the Err 2 terminal of Auxiliary converter control circuit 8
V CC2 terminal is connected to input terminal 1. With the circuit configuration as described above, even when the input voltage V IN is lower than the on-gate voltage V GS (ON) of the MOS FET, the auxiliary D using a bipolar transistor as a switching element can be used.
The main converter control circuit 4 is controlled by the C-DC converter 9.
The voltage input to the V CC1 terminal of the
Can be higher than GS (ON) .

【0008】[0008]

【考案が解決しようとする課題】図4に示すDC−DC
コンバータは、前記したように、主コンバータ制御回路
4のVCC1 端子に入力する電圧を補助DC−DCコンバ
ータ9によりMOS FETのオンゲート電圧VGS(ON)
以上にすることで、低入力電圧にも対応可能となった。
しかし、このMOS FETのオンゲート電圧VGS(ON)
以上の電圧を得るための補助DC−DCコンバータを有
するために、回路構成が複雑になり、装置形状の大型
化、コストアップを引き起こすことになる。従って本考
案の目的は、スイッチング素子としてMOS FETを
使用しても低入力電圧に対応でき、また、回路構成を極
力簡素にして小型化、コストダウンを可能としたDC−
DCコンバータを提供することにある。
[Problems to be Solved by the Invention] DC-DC shown in FIG.
As described above, the converter converts the voltage input to the V CC1 terminal of the main converter control circuit 4 by the auxiliary DC-DC converter 9 into the on-gate voltage V GS (ON) of the MOSFET.
With the above, low input voltage can be handled.
However, the on-gate voltage V GS (ON) of this MOS FET
Since an auxiliary DC-DC converter for obtaining the above voltage is provided, the circuit configuration becomes complicated, which causes an increase in the size of the device and an increase in cost. Accordingly, an object of the present invention is to provide a DC-DC converter that can cope with a low input voltage even when a MOS FET is used as a switching element, and that can reduce the size and cost by simplifying the circuit configuration as much as possible.
It is to provide a DC converter.

【0009】[0009]

【課題を解決するための手段】本考案は、主スイッチン
グ素子としてMOS FETを使用し、またMOSFE
Tが動作可能な電圧よりも低い電圧が入力されるDC−
DCコンバータにおいて、バイポーラトランジスタをス
イッチング素子としたチョップアップ型の昇圧回路を設
け、該昇圧回路は主スイッチング素子に駆動信号を供給
する回路に対してMOS FETが動作可能な電圧より
高い電圧を供給し、さらに該昇圧回路のスイッチング素
子はDC−DCコンバータの主スイッチング素子と同一
のスイッチング信号により駆動されることを特徴とす
る。
According to the present invention, a MOS FET is used as a main switching element, and a MOSFE is used.
DC to which a voltage lower than the voltage at which T can operate is input.
In a DC converter, a chop-up type booster circuit using a bipolar transistor as a switching element is provided, and the booster circuit supplies a circuit for supplying a drive signal to a main switching element with a voltage higher than a voltage at which a MOS FET can operate. Further, the switching element of the booster circuit is driven by the same switching signal as the main switching element of the DC-DC converter.

【0010】[0010]

【実施例】スイッチング素子としてMOS FETを使
用した本考案によるDC−DCコンバータを図1に示
す。ただし、図4と同じ部分については同じ符号を付与
してある。図1のDC−DCコンバータの回路構成は以
下のようになっている。入力端子1をコンデンサC1を
介してアースと接続し、さらに入力端子1を主コンバー
タトランス3の1次巻線N1を介して主スイッチングト
ランジスタQ1のドレインに接続する。主スイッチング
トランジスタQ1のソースはアースに接続し、ゲートは
主コンバータ制御回路4のPOUT端子に接続する。主
コンバータトランス3の2次巻線N2の一端はアースと
接続し、他端はダイオードD1のアノードと接続する。
ダイオードD1のカソードは出力端子2に接続し、さら
にカソードとアース間に平滑コンデンサC2を設ける。
FIG. 1 shows a DC-DC converter according to the present invention using a MOS FET as a switching element. However, the same parts as those in FIG. 4 are denoted by the same reference numerals. The circuit configuration of the DC-DC converter of FIG. 1 is as follows. The input terminal 1 is connected to the ground via the capacitor C1, and the input terminal 1 is connected to the drain of the main switching transistor Q1 via the primary winding N1 of the main converter transformer 3. The source of the main switching transistor Q1 is connected to the ground, and the gate is connected to the POUT terminal of the main converter control circuit 4. One end of the secondary winding N2 of the main converter transformer 3 is connected to the ground, and the other end is connected to the anode of the diode D1.
The cathode of the diode D1 is connected to the output terminal 2, and a smoothing capacitor C2 is provided between the cathode and the ground.

【0011】直列接続の分圧用抵抗R1、R2を平滑コ
ンデンサC2と並列に接続し、分圧用抵抗R1とR2の
接続点の電圧をコンバータ制御回路4のErr端子に接
続する。コンバータ制御回路4のVCC端子と入力端子1
の間に、スイッチング素子にバイポーラトランジスタを
使用したチョップアップ型の昇圧回路5を設ける。この
昇圧回路5において、NPN型のバイポーラトランジス
タによる補助スイッチングトランジスタQ2は、エミッ
タをアースに接続し、ベースを抵抗R3とコンデンサC
4の並列回路を介してコンバータ制御回路4のPOUT
端子と接続し、コレクタをダイオードD2のアノードと
接続し、さらにコレクタをチョークコイルLを介して入
力端子1に接続する。ダイオードD2のカソードは昇圧
回路5の出力端としてコンバータ制御回路4のVCC端子
と接続し、さらにコンデンサC3を介してアースと接続
する。
The voltage dividing resistors R1 and R2 connected in series are connected in parallel with the smoothing capacitor C2, and the voltage at the connection point between the voltage dividing resistors R1 and R2 is connected to the Err terminal of the converter control circuit 4. V CC terminal and input terminal 1 of converter control circuit 4
Between them, a chop-up type booster circuit 5 using a bipolar transistor as a switching element is provided. In this booster circuit 5, an auxiliary switching transistor Q2 formed of an NPN-type bipolar transistor has an emitter connected to the ground, a base connected to a resistor R3 and a capacitor C3.
4 of the converter control circuit 4 via the parallel circuit of
Terminal, the collector is connected to the anode of the diode D2, and the collector is connected to the input terminal 1 via the choke coil L. The cathode of the diode D2 is connected to the Vcc terminal of the converter control circuit 4 as an output terminal of the booster circuit 5, and is further connected to the ground via the capacitor C3.

【0012】以上のような回路構成とした本考案による
DC−DCコンバータの動作の概略を以下に説明する。
入力端子1に入力電圧VINを印加すると、コンバータ制
御回路4のVCC端子にはチョークコイルLとダイオード
D2を介して入力電圧VINが加わる。この時にVCC端子
に入力される電圧VCC(L) は、入力電圧VINからダイオ
ードD2の順方向電圧VD を差し引いた電圧値にほぼ等
しい。このことによりコンバータ制御回路4は動作を開
始し、POUT端子(パルス出力端子)からほぼ電圧V
CC(L) に等しい振幅のパルス信号VP(L)が出力される。
An outline of the operation of the DC-DC converter according to the present invention having the above-described circuit configuration will be described below.
Upon application of the input voltage V IN to the input terminal 1, an input voltage V IN applied via a choke coil L and diode D2 to the V CC terminal of the converter control circuit 4. At this time, the voltage V CC (L) input to the V CC terminal is substantially equal to the voltage value obtained by subtracting the forward voltage V D of the diode D2 from the input voltage V IN . As a result, the converter control circuit 4 starts operating, and the voltage VOUT is almost changed from the POUT terminal (pulse output terminal).
CC amplitude equal to (L) of the pulse signal V P (L) is output.

【0013】ここで、コンバータ制御回路4のVCC端子
に入力される電圧VCC(L) がMOSFETのオンゲート
電圧VGS(ON)以下であれば、POUT端子から出力する
パルス信号VP(L)では主スイッチングトランジスタQ1
をターンオンさせることはできない。一方、このパルス
信号VP(L)は、昇圧回路5の抵抗R3とコンデンサC4
の並列回路を介して、バイポーラトランジスタによる補
助スイッチングトランジスタQ2のベースにも印加され
ることになる。バイポーラトランジスタがターンオンで
きるオンベース電圧VBE(ON)は、一般に約0.7〔V〕
程度であり、VGS(ON)>>VBE(ON)と表すことができ
る。従って、補助スイッチングトランジスタQ2はパル
ス信号VP(L)を受けてスイチング動作を開始する。
If the voltage V CC (L) input to the V CC terminal of the converter control circuit 4 is lower than the on-gate voltage V GS (ON) of the MOSFET, the pulse signal V P (L ) output from the POUT terminal is output. ) Shows the main switching transistor Q1
Cannot be turned on. On the other hand, the pulse signal VP (L) is supplied to the resistor R3 and the capacitor C4
Is applied also to the base of the auxiliary switching transistor Q2 formed by the bipolar transistor through the parallel circuit of. The on-base voltage V BE (ON) at which a bipolar transistor can be turned on is generally about 0.7 [V].
And can be expressed as V GS (ON) >> V BE (ON) . Accordingly, the auxiliary switching transistor Q2 starts the switching operation in response to the pulse signal VP (L) .

【0014】補助スイッチングトランジスタQ2がオン
状態の時、入力端子1からチョークコイルL及び補助ス
イッチングトランジスタQ2を介してアースに電流が流
れることにより、チョークコイルLにエネルギーが蓄え
られる。このチョークコイルLに蓄えられたエネルギー
は、補助スイッチングトランジスタQ2がターンオフし
た時にフライバック電圧の形で放出される。そして発生
したフライバック電圧は、ダイオードD2とコンデンサ
C3により整流平滑され、コンバータ制御回路4のVCC
端子に入力する電圧を上昇させる。この時の電圧をV
CC(H) (=VCC(L) +ΔVCC ; ΔVCC=Ldi/d
t)とする。
When the auxiliary switching transistor Q2 is turned on, a current flows from the input terminal 1 to the ground via the choke coil L and the auxiliary switching transistor Q2, whereby energy is stored in the choke coil L. The energy stored in the choke coil L is released in the form of a flyback voltage when the auxiliary switching transistor Q2 is turned off. The flyback voltage generated is rectified and smoothed by the diode D2 and the capacitor C3, V CC of converter control circuit 4
Increase the voltage input to the terminal. The voltage at this time is V
CC (H) (= V CC (L) + ΔV CC ; ΔV CC = Ldi / d
t).

【0015】この電圧VCC(H) がMOS FETを使用
した主スイッチングトランジスタQ1のオンゲート電圧
GS(ON)以上となるように昇圧回路5の各素子の値を定
めておけば、この電圧VCC(H) がVCC端子に入力された
時のコンバータ制御回路4のパルス信号VP(H)により、
主スイッチングトランジスタQ1はターンオンが可能と
なり、スイッチング動作を開始する。主スイッチングト
ランジスタQ1が動作を開始することにより、出力端子
2に現れる出力電圧VO は上昇し、分圧抵抗R1、R2
が出力電圧VO に応じた電圧検出信号をコンバータ制御
回路4のErr端子にフィードバックする。コンバータ
制御回路4は、電圧検出信号に応じてパルス信号VP(H)
のパルス幅をコントロールし、出力電圧VO を一定に保
つ。
If the value of each element of the booster circuit 5 is determined so that the voltage V CC (H) is equal to or higher than the on-gate voltage V GS (ON) of the main switching transistor Q1 using a MOS FET, the voltage V By the pulse signal VP (H) of the converter control circuit 4 when CC (H) is input to the Vcc terminal,
The main switching transistor Q1 can be turned on, and starts a switching operation. When the main switching transistor Q1 starts operating, the output voltage V O appearing at the output terminal 2 increases, and the voltage dividing resistors R1, R2
Feeds back a voltage detection signal corresponding to the output voltage V O to the Err terminal of the converter control circuit 4. The converter control circuit 4 generates a pulse signal VP (H) according to the voltage detection signal.
Is controlled to keep the output voltage V O constant.

【0016】この結果、補助スイッチングトランジスタ
Q2には主スイッチングトランジスタQ1と同じパルス
信号VP(H)が入力されるので、チョークコイルLに発生
するフライバック電圧によって昇圧される分の電圧ΔV
CCは、入力電圧VINに関係無くほぼ一定となる。そのた
め、昇圧回路5によって昇圧されたコンバータ制御回路
4のVCC端子に入力される電圧VCC(H) は、図2に示す
ように、入力電圧VINの増加と共にほぼ直線状に増加す
ることになる。以上に説明したように、図1に示すDC
−DCコンバータでは、入力電圧VINがMOS FET
を使用した主スイッチングトランジスタQ1のオンゲー
ト電圧VGS(ON)より低くとも、コンバータ制御回路4の
CC端子に入力される電圧は、昇圧回路5によってオン
ゲート電圧VGS(ON)より高くすることができるので、低
入力電圧においてもDC─DCコンバータは動作するこ
とができる。
As a result, the same pulse signal VP (H) as that of the main switching transistor Q1 is input to the auxiliary switching transistor Q2, so that the voltage ΔV increased by the flyback voltage generated in the choke coil L
CC is almost constant regardless of the input voltage V IN . Therefore, the voltage V CC (H) input to the V CC terminal of the converter control circuit 4 boosted by the boost circuit 5 increases almost linearly as the input voltage V IN increases, as shown in FIG. become. As described above, the DC shown in FIG.
In a DC converter, the input voltage V IN is
, The voltage input to the V CC terminal of the converter control circuit 4 can be made higher than the on-gate voltage V GS (ON) by the booster circuit 5 even if the voltage is lower than the on-gate voltage V GS (ON) of the main switching transistor Q1. Therefore, the DC-DC converter can operate even at a low input voltage.

【0017】図1のDC−DCコンバータでは、コンバ
ータ制御回路4のPOUT端子から出力するパルス信号
を、直接に主スイッチングトランジスタのゲートに加え
て駆動する方式について本考案を適用している。このよ
うな回路構成は、比較的小容量のDC−DCコンバータ
に用いられる。大電力を扱う必要のあるDC−DCコン
バータでは、当然、主スイッチングトランジスタの容量
を大きくしなければならず、そのためコンバータ制御回
路のPOUT端子の出力容量では主スイッチングトラン
ジスタのゲートに充分な駆動電力を供給できず、ドライ
ブ不足となってしまうことがある。そこで、コンバータ
制御回路のPOUT端子と主スイッチングトランジスタ
のゲートとの間にドライブ回路を設ける手段が取られ
る。
In the DC-DC converter shown in FIG. 1, the present invention is applied to a system in which a pulse signal output from the POUT terminal of the converter control circuit 4 is directly applied to the gate of the main switching transistor to drive. Such a circuit configuration is used for a DC-DC converter having a relatively small capacity. In a DC-DC converter that needs to handle a large amount of power, the capacity of the main switching transistor must be increased, so that sufficient drive power is supplied to the gate of the main switching transistor with the output capacity of the POUT terminal of the converter control circuit. The drive cannot be supplied and the drive may be insufficient. Therefore, a means is provided for providing a drive circuit between the POUT terminal of the converter control circuit and the gate of the main switching transistor.

【0018】図3は、このドライブ回路を有した大電力
用のDC−DCコンバータに、本考案を適用した実施例
である。なお、図1、図4と同じ部分については同じ符
号を付与してある。図3において、コンバータ制御回路
4のVCC1 端子(電源入力端子)を直接、入力端子1と
接続し、POUT端子をドライブ回路6のPI端子(パ
ルス入力端子)に接続する。ドライブ回路6のDO端子
(ドライブ信号出力端子)を主スイッチングトランジス
タQ1のゲートと接続し、VCC3 端子(電源入力端子)
を、スイッチング素子にバイポーラトランジスタを使用
したチョップアップ型の昇圧回路5を介して入力端子1
に接続する。昇圧回路5の回路構成及び、上記以外のD
C−DCコンバータの回路構成は図1と同じである。
FIG. 3 shows an embodiment in which the present invention is applied to a high power DC-DC converter having this drive circuit. 1 and 4 are denoted by the same reference numerals. 3, the V CC1 terminal (power input terminal) of the converter control circuit 4 is directly connected to the input terminal 1, and the POUT terminal is connected to the PI terminal (pulse input terminal) of the drive circuit 6. The DO terminal (drive signal output terminal) of the drive circuit 6 is connected to the gate of the main switching transistor Q1, and the V CC3 terminal (power input terminal)
Is connected to an input terminal 1 via a chop-up type booster circuit 5 using a bipolar transistor as a switching element.
Connect to The circuit configuration of the booster circuit 5 and the D
The circuit configuration of the C-DC converter is the same as that of FIG.

【0019】図3に示す回路で、入力端子1にMOS
FETより成る主スイッチングトランジスタQ1のオン
ゲート電圧VGS(ON)より低い入力電圧VINが印加された
とする。コンバータ制御回路4は、VCC1 端子へ入力電
圧VINに等しい電圧が入力されて動作を開始し、POU
T端子からパルス信号VP を出力する。ドライブ回路6
のVCC3 端子には、入力端子1に入力電圧VINが印加さ
れたことにより、入力電圧VINからダイオードD2の順
方向電圧VD を差し引いた値の電圧VCC(L) が入力され
る。ドライブ回路6は、VCC端子に電圧VCC(L) 、PI
端子にパルス信号VP の入力を受けて、振幅がほぼ電圧
CC(L) に等しく、周期がパルス信号VP に同期したド
ライブ信号VDR(L) をDO端子より出力する。主スイッ
チングトランジスタQ1はゲートにドライブ信号V
DR(L) が入力されても、電圧VCC(L) がMOS FET
のオンゲート電圧VGS(ON)より低いため、動作すること
は無い。
In the circuit shown in FIG.
It is assumed that an input voltage V IN lower than the on-gate voltage V GS (ON) of the main switching transistor Q1 composed of an FET is applied. Converter control circuit 4 starts operation when a voltage equal to input voltage V IN is input to V CC1 terminal, and
The pulse signal VP is output from the T terminal. Drive circuit 6
The the V CC3 terminal by the input voltage V IN to the input terminal 1 is applied, the voltage V CC of the value obtained by subtracting the forward voltage V D of the diode D2 from the input voltage V IN (L) is input . The drive circuit 6 applies a voltage V CC (L) , PI
In response to input of the pulse signal V P to the terminal, the amplitude is substantially equal to the voltage V CC (L), the drive signal period synchronized with the pulse signal V P V DR (L) is outputted from the DO terminal. The main switching transistor Q1 has a drive signal V
Even if DR (L) is input, the voltage V CC (L) is
Does not operate because it is lower than the on-gate voltage V GS (ON) of .

【0020】コンバータ制御回路4から出力されるパル
ス信号VP は、さらに昇圧回路5の補助スイッチングト
ランジスタQ2のベースに抵抗R3とコンデンサC4の
並列回路を介して入力され、補助スイッチングトランジ
スタQ2を動作させる。補助スイッチングトランジスタ
Q2のスイッチング動作によって、昇圧回路5は入力電
圧VINを昇圧し、MOS FETのオンゲート電圧V
GS(ON)より電圧値の高い電圧VCC(H) をドライブ回路6
のVCC3 端子に入力する。ドライブ回路6は、VCC3
子に電圧VCC(H) が入力されることにより、振幅がほぼ
CC(H) に等しいドライブ信号VDR(H) を出力する。ド
ライブ信号VDR(H) の電圧値はMOS FETのオンゲ
ート電圧VGS(ON)よりも高くなるので、主スイッチング
トランジスタQ1はスイッチング動作を行うことにな
る。
The pulse signal V P output from the converter control circuit 4 is input connection via a parallel circuit of the auxiliary switching transistor Q2 base resistor R3 and the capacitor C4 of the boosting circuit 5, to operate the auxiliary switching transistor Q2 . By the switching operation of the auxiliary switching transistor Q2, the booster circuit 5 boosts the input voltage V IN, and the on-gate voltage V
Drive circuit 6 with a voltage V CC (H) higher than GS (ON)
To the V CC3 terminal. Drive circuit 6, V by a voltage V CC (H) is input to the CC3 terminal, amplitude outputs a substantially V CC (H) equal to the drive signal V DR (H). Since the voltage value of the drive signal V DR (H) becomes higher than the on-gate voltage V GS (ON) of the MOS FET, the main switching transistor Q1 performs a switching operation.

【0021】[0021]

【考案の効果】以上に述べたように本考案のDC−DC
コンバータは、MOS FETのオンゲート電圧より低
い電圧でも動作可能とするために補助DC−DCコンバ
ータを設けた従来のDC−DCコンバータに比べ、先
ず、チョップアップ方式の昇圧回路を使用することによ
りトランス要素を必要とせず装置を小型化できる。ま
た、昇圧回路のバイポーラトランジスタによる補助スイ
ッチングトランジスタは、DC−DCコンバータの主ス
イッチングトランジスタを動作させるためのパルス信号
で駆動しているため、昇圧回路を動作させるための独立
した制御回路は不要であり、このため回路構成は簡素と
なり装置を小型化できる。そして主スイッチングトラン
ジスタに駆動信号を供給する回路に対して、昇圧回路が
MOS FETよりなる主スイッチングトランジスタの
オンゲート電圧より高い電圧を供給するので、入力電圧
がMOS FETのオンゲート電圧より低くともDC−
DCコンバータの動作は可能となる。
[Effect of the Invention] As described above, the DC-DC of the present invention is used.
The converter uses a chop-up type booster circuit compared to a conventional DC-DC converter provided with an auxiliary DC-DC converter so that the converter can operate at a voltage lower than the on-gate voltage of the MOS FET. The device can be miniaturized without the need for. In addition, since the auxiliary switching transistor including the bipolar transistor of the booster circuit is driven by a pulse signal for operating the main switching transistor of the DC-DC converter, an independent control circuit for operating the booster circuit is unnecessary. Therefore, the circuit configuration is simplified and the device can be downsized. Since the booster circuit supplies a voltage higher than the on-gate voltage of the main switching transistor composed of the MOS FET to the circuit that supplies the drive signal to the main switching transistor, the DC-voltage is lower than the on-gate voltage of the MOSFET.
The operation of the DC converter becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本考案のDC−DCコンバータの一実施例の
回路図。
FIG. 1 is a circuit diagram of an embodiment of a DC-DC converter according to the present invention.

【図2】 DC−DCコンバータの入力電圧VINに対す
る主スイッチングトランジスタに駆動信号を供給する回
路に入力される電圧VCCの特性。
FIG. 2 shows a characteristic of a voltage V CC input to a circuit that supplies a drive signal to a main switching transistor with respect to an input voltage V IN of a DC-DC converter.

【図3】 本考案のDC−DCコンバータの他の実施例
の回路図。
FIG. 3 is a circuit diagram of another embodiment of the DC-DC converter of the present invention.

【図4】 低入力電圧に対応した従来のDC−DCコン
バータの回路図。
FIG. 4 is a circuit diagram of a conventional DC-DC converter corresponding to a low input voltage.

【符号の説明】[Explanation of symbols]

1 入力端子 2 出力端子 3 コンバータトランス 4 コンバータ制御回路 5 チョップアップ型の昇圧回路 6 ドライブ回路 Reference Signs List 1 input terminal 2 output terminal 3 converter transformer 4 converter control circuit 5 chop-up type booster circuit 6 drive circuit

Claims (3)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 主スイッチング素子としてMOS FE
Tを使用し、またMOS FETが動作可能な電圧より
も低い電圧が入力されるDC−DCコンバータにおい
て、バイポーラトランジスタをスイッチング素子とした
チョップアップ型の昇圧回路を設け、該昇圧回路は主ス
イッチング素子に駆動信号を供給する回路に対して主ス
イッチング素子が動作可能である電圧を供給し、さらに
該昇圧回路のスイッチング素子はDC−DCコンバータ
の主スイッチング素子と同一のスイッチング信号により
駆動されることを特徴とするDC−DCコンバータ。
1. A MOS FE as a main switching element
In a DC-DC converter using T and inputting a voltage lower than a voltage at which a MOS FET can operate, a chop-up type booster circuit using a bipolar transistor as a switching element is provided, and the booster circuit is a main switching element. A voltage that enables the main switching element to operate, and that the switching element of the booster circuit is driven by the same switching signal as the main switching element of the DC-DC converter. Characteristic DC-DC converter.
【請求項2】 該主スイッチング素子のゲートにコンバ
ータ制御回路のパルス出力端子を接続することで、該コ
ンバータ制御回路の出力するスイッチング信号を該主ス
イッチング素子に動作をさせる駆動信号とし、前記昇圧
回路が該コンバータ制御回路に対して主スイッチング素
子が動作可能である電圧を供給することを特徴とする請
求項1のDC−DCコンバータ。
2. The booster circuit according to claim 2, wherein a pulse output terminal of a converter control circuit is connected to a gate of the main switching element, so that a switching signal output from the converter control circuit is used as a drive signal for causing the main switching element to operate. 2. The DC-DC converter according to claim 1, wherein the controller supplies a voltage at which the main switching element is operable to the converter control circuit.
【請求項3】 該主スイッチング素子のゲートに、駆動
信号を供給するためのドライブ回路を設け、該ドライブ
回路には、コンバータ制御回路からのスイッチング信号
及び、前記昇圧回路からの主スイッチング素子が動作可
能である電圧が供給される事を特徴とする請求項1のD
C−DCコンバータ。
3. A drive circuit for supplying a drive signal to a gate of the main switching element, wherein the drive circuit operates a switching signal from a converter control circuit and a main switching element from the booster circuit. 2. D according to claim 1, characterized in that a possible voltage is supplied.
C-DC converter.
JP1993043918U 1993-07-16 1993-07-16 DC-DC converter Expired - Fee Related JP2577773Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993043918U JP2577773Y2 (en) 1993-07-16 1993-07-16 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993043918U JP2577773Y2 (en) 1993-07-16 1993-07-16 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH0711893U JPH0711893U (en) 1995-02-21
JP2577773Y2 true JP2577773Y2 (en) 1998-07-30

Family

ID=12677101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993043918U Expired - Fee Related JP2577773Y2 (en) 1993-07-16 1993-07-16 DC-DC converter

Country Status (1)

Country Link
JP (1) JP2577773Y2 (en)

Also Published As

Publication number Publication date
JPH0711893U (en) 1995-02-21

Similar Documents

Publication Publication Date Title
US5592071A (en) Method and apparatus for self-regeneration synchronous regulator
US20070070659A1 (en) Cascode switch power supply
US5070294A (en) Multi-output dc-dc converter using field-effect transistor switched at high frequency
US4792746A (en) Non-dissipative series voltage switching regulator having improved switching speed
US20070133232A1 (en) Technique to improve dynamic response of two-stage converters
JP3710763B2 (en) Self-excited switching power supply
JP2577773Y2 (en) DC-DC converter
JPH10215568A (en) Dc-dc converter
JP3003437B2 (en) Voltage converter
JP2918006B2 (en) Boost type active filter circuit
JP2767782B2 (en) Switching power supply
JP2776152B2 (en) Switching regulator
JP2004519190A (en) Switching power supply
JP3339955B2 (en) Switching power supply
JP3377128B2 (en) Switching power supply
EP1145415A1 (en) A synchronous flyback converter
JP2767783B2 (en) Switching power supply
JP3302808B2 (en) Switching power supply
JP2591627Y2 (en) AC-DC converter
JP2594516Y2 (en) AC-DC converter
JP2797599B2 (en) Switching power supply
JP3378509B2 (en) Power supply
JPH0580186U (en) Auxiliary power supply circuit for voltage resonance type switching power supply
JPS596146B2 (en) DC/DC conversion circuit
JP2000350444A (en) Dc-dc converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees