JP2576165B2 - Manufacturing method of bipolar transistor - Google Patents

Manufacturing method of bipolar transistor

Info

Publication number
JP2576165B2
JP2576165B2 JP30353887A JP30353887A JP2576165B2 JP 2576165 B2 JP2576165 B2 JP 2576165B2 JP 30353887 A JP30353887 A JP 30353887A JP 30353887 A JP30353887 A JP 30353887A JP 2576165 B2 JP2576165 B2 JP 2576165B2
Authority
JP
Japan
Prior art keywords
layer
forming
mask
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30353887A
Other languages
Japanese (ja)
Other versions
JPH01144681A (en
Inventor
秀徳 嶋脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP30353887A priority Critical patent/JP2576165B2/en
Publication of JPH01144681A publication Critical patent/JPH01144681A/en
Application granted granted Critical
Publication of JP2576165B2 publication Critical patent/JP2576165B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製造方法に関す
る。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a bipolar transistor.

〔従来の技術〕 バイポーラトランジスタは電界効果トランジスタに比
べて、電流駆動能力が大きいという優れた特徴を有して
いる。このため、近年、SiのみならずGaAsなどの化合物
半導体を用いたバイポーラトランジスタの研究開発が盛
んに行われている。特に、化合物半導体を用いたバイポ
ーラトランジスタは、分子線エピタキシー(以降MBEと
称す)技術などを用いることによりエミッタ・ベース接
合をヘテロ接合に構成でき、ベースを高濃度としても、
エミッタ注入効率を大きく保てるなどの利点がある。
[Background Art] A bipolar transistor has an excellent feature that its current driving capability is larger than that of a field effect transistor. For this reason, in recent years, research and development of bipolar transistors using not only Si but also compound semiconductors such as GaAs have been actively conducted. In particular, in bipolar transistors using compound semiconductors, the emitter-base junction can be configured as a heterojunction by using molecular beam epitaxy (hereinafter referred to as MBE) technology.
There are advantages such as a high emitter injection efficiency.

第2図(a)〜(c)は従来のバイポーラトランジス
タの製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
2 (a) to 2 (c) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a conventional method of manufacturing a bipolar transistor.

この従来例では、先ず、第2図(a)に示すように、
半絶縁性のGaAs基板1上にn−GaAs層2、p−GaAs3及
びn−AlGaAs層4を順次MBE法により形成し、更に、所
定のパターンのAuGeNi層からなるエミッタ電極11a及び
その上のSiO2膜6を形成した後、これをマスクとしてp
−GaAs層3上にAuZnNi層9を自己整合的に形成する。こ
こでは、AuGeNi層からなるエミッタ電極11aの上には、S
iO2膜6とAuZnNi層9が残る。
In this conventional example, first, as shown in FIG.
An n-GaAs layer 2, a p-GaAs3 and an n-AlGaAs layer 4 are sequentially formed on a semi-insulating GaAs substrate 1 by the MBE method. 2 After forming the film 6, using this as a mask, p
An AuZnNi layer 9 is formed on the GaAs layer 3 in a self-aligned manner. Here, on the emitter electrode 11a composed of an AuGeNi layer,
The iO 2 film 6 and AuZnNi layer 9 remain.

続いて、エミッタ電極11aを覆う所定のパターンのホ
トレジスト膜10aを形成し、ベース電極の幅WBが所定の
値になるようにする。
Subsequently, a photoresist film 10a having a predetermined pattern to cover the emitter electrode 11a is formed, the width W B of the base electrode is set to be a predetermined value.

次に第2図(b)に示すように、ホトレジスト膜10a
をマスクとしてAuZnNi層9をエッチングしてベース電極
9aを形成すると共にエッチングによりp−GaAs層3とn
−GaAs層2の表面とを除去し、更にホトレジスト膜10a
をマスクとしてn−GaAs層2の表面にオーミック金属の
AuGeNi層11を上方から蒸着する。
Next, as shown in FIG. 2B, a photoresist film 10a is formed.
The AuZnNi layer 9 is etched using
9a and the p-GaAs layer 3 and n
-Remove the surface of the GaAs layer 2 and further form a photoresist film 10a.
Is used as a mask to form an ohmic metal on the surface of the n-GaAs layer 2.
An AuGeNi layer 11 is deposited from above.

次に第2図(c)に示すように、有機溶剤中でホトレ
ジスト膜10aを溶かしリフトオフを行って、コレクタ電
極11bを形成する。
Next, as shown in FIG. 2 (c), the photoresist film 10a is dissolved in an organic solvent and lift-off is performed to form a collector electrode 11b.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来のバイポーラトランジスタの製造方法で
は、先ず、エミッタ電極11aを形成した後、ベース電極9
aを形成し、続いてコレクタ電極11bを形成している。そ
のため、この方法では、導体層の蒸着工程を3回行う必
要があった。
In the conventional method for manufacturing a bipolar transistor described above, first, after forming the emitter electrode 11a, the base electrode 9 is formed.
a is formed, and then the collector electrode 11b is formed. Therefore, in this method, it is necessary to perform the conductor layer deposition step three times.

本発明の目的は、エミッタ電極およびコレクタ電極を
ベース電極に自己整合的に形成して高速・高周波特性の
極めて優れたバイポーラトランジスタの製造方法におい
て、蒸着工程を2回にして製造工程を短縮し、製造歩留
り及び量産性が向上されたバイポーラトランジスタの製
造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a bipolar transistor having extremely excellent high-speed and high-frequency characteristics by forming an emitter electrode and a collector electrode in a self-aligned manner on a base electrode. An object of the present invention is to provide a method of manufacturing a bipolar transistor with improved manufacturing yield and mass productivity.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明のバイポーラトランジスタの製造方法は、半絶
縁性基板上に第1導電型の第1の半導体層と第2導電型
の第2の半導体層と第1導電型の第3の半導体層及び絶
縁体層を順次堆積させる工程と、該絶縁体層上に所定の
パターンの第1のマスクを形成する工程と、該第1のマ
スクを用いて前記絶縁体層並びに前記第3の半導体層を
順次にエッチングして除去し前記第3の半導体層からな
るエミッタ層(もしくはコレクタ層)を形成する工程
と、前記第1のマスクを除去したのち前記絶縁体層表面
を含む全面に第1の導体層を形成する工程と、該第1の
導体層に所定のパターンの第2のマスクを形成して選択
的に前記絶縁体層上の前記第1の導体層を露出する工程
と、前記第2のマスクを用いて前記第1の導体層並びに
前記第2の半導体層を順次にエッチングして除去するこ
とにより前記第1の導体層からなるベース電極及び前記
第2の半導体層からなるベース層を前記エミッタ層(も
しくはコレクタ層)に対して自己整合的に形成する工程
と、前記絶縁体層をエッチングして除去した後前記第2
のマスクを用いて前記第1の半導体層上並びに前記エミ
ッタ層(もしくはコレクタ層)上に第2の導体層を形成
することにより順次にコレクタ電極(もしくはエミッタ
電極)並びにエミッタ電極(もしくはコレクタ電極)を
同時にかつ前記ベース電極に対して自己整合的に形成す
る工程とを含んで構成される。
The method of manufacturing a bipolar transistor according to the present invention comprises the steps of: forming a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, a third semiconductor layer of the first conductivity type on a semi-insulating substrate; A step of sequentially depositing a body layer, a step of forming a first mask having a predetermined pattern on the insulator layer, and sequentially using the first mask to sequentially form the insulator layer and the third semiconductor layer. Forming an emitter layer (or a collector layer) made of the third semiconductor layer by removing the first conductive layer, and removing the first mask to form a first conductive layer on the entire surface including the surface of the insulator layer. Forming a second mask having a predetermined pattern on the first conductor layer to selectively expose the first conductor layer on the insulator layer; and forming the second mask on the insulator layer. Using a mask, the first conductor layer and the second semiconductor layer Forming a base electrode made of the first conductor layer and a base layer made of the second semiconductor layer in a self-aligned manner with respect to the emitter layer (or the collector layer) by etching and removing the base layer; After removing the insulator layer by etching,
Forming a second conductor layer on the first semiconductor layer and the emitter layer (or the collector layer) by using the above mask, thereby sequentially forming a collector electrode (or an emitter electrode) and an emitter electrode (or a collector electrode). Simultaneously and in a self-aligned manner with respect to the base electrode.

〔実施例〕〔Example〕

以下に本発明の一実施例について図面を参照して説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図(a)〜(f)は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
1 (a) to 1 (f) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining one embodiment of the present invention.

まず第1図(a)に示すように、半絶縁性のGaAs基板
1表面に第1の半導体層としてn−GaAs層2、第2の半
導体層としてp−GaAs層3及び第3の半導体層としてn
−AlGaAs層4をMBE法により順次形成したのち、バイポ
ーラトランジスタを形成する部分を除いた他の部分に水
素イオン(H+)を注入し絶縁領域5を形成する。
First, as shown in FIG. 1A, an n-GaAs layer 2 as a first semiconductor layer, a p-GaAs layer 3 as a second semiconductor layer, and a third semiconductor layer are formed on the surface of a semi-insulating GaAs substrate 1. As n
After the AlGaAs layer 4 is sequentially formed by the MBE method, hydrogen ions (H + ) are implanted into other portions except for the portion where the bipolar transistor is formed to form the insulating region 5.

次に第1図(b)に示すように、n−AlGaAs層4上に
SiO2膜6と所定のパターンを有するホトレジスト膜7と
を順次に形成したのち、このホトレジスト膜7をマスク
としてSiO2膜6をリアクティブイオンビームエッチング
法で除去し、さらにリン酸、過酸化水素及び水の混合液
によりn−AlGaAs層4をエッチングしてp−GaAs層3表
面を露出する。
Next, as shown in FIG. 1 (b), the n-AlGaAs layer 4
After sequentially forming an SiO 2 film 6 and a photoresist film 7 having a predetermined pattern, using the photoresist film 7 as a mask, the SiO 2 film 6 is removed by a reactive ion beam etching method, and phosphoric acid and hydrogen peroxide are further added. The n-AlGaAs layer 4 is etched with a mixed solution of water and water to expose the surface of the p-GaAs layer 3.

次に、第1図(c)に示すように、ホトレジスト膜7
を除去した後、絶縁領域5の上にホトレジスト膜8を形
成し、更に上方よりn−GaAs層2とオーミック接続する
AuZnNi層9を蒸着する。
Next, as shown in FIG.
Is removed, a photoresist film 8 is formed on the insulating region 5, and an ohmic connection with the n-GaAs layer 2 is formed from above.
An AuZnNi layer 9 is deposited.

次に、第1図(d)に示すように、有機溶剤による洗
浄を行いホトレジスト膜8を除去した後、コレクタ電極
形成用の所定のパターンを有するホトレジスト膜10を形
成する。続いて、リアクティブイオンビームエッチング
によりホトレジスト膜10の表面をエッチングしてSiO2
6の上のAuZnNi層9を露出させた後、このAuZnNi層9を
Ar+によるイオンミリング法によるエッチングで除去
し、更に、リン酸、過酸化水素及び水の混合液によりp
−GaAs層3をエッチングしてコレクタ電極形成予定領域
のn−GaAs層2を露出する。
Next, as shown in FIG. 1 (d), after washing with an organic solvent to remove the photoresist film 8, a photoresist film 10 having a predetermined pattern for forming a collector electrode is formed. Subsequently, after the surface of the photoresist film 10 is etched by reactive ion beam etching to expose the AuZnNi layer 9 on the SiO 2 film 6, the AuZnNi layer 9 is removed.
It is removed by etching by ion milling method using Ar + , and p
Etching the GaAs layer 3 to expose the n-GaAs layer 2 in the region where the collector electrode is to be formed.

次に、第1図(e)に示すように、バッファードフッ
酸にてSiO2膜6をエッチングした後、上方よりn−GaAs
層2およびエミッタ層となるn−AlGaAs層4とオーミッ
ク接続するAlGeNi層11を蒸着する。このときn−GaAs層
2並びにn−AlGaAs層4の表面にはベース電極9aに自己
整合的にエミッタ電極11a並びにコレクタ電極11bが同時
に形成される。
Next, as shown in FIG. 1 (e), after etching the SiO 2 film 6 with buffered hydrofluoric acid, the n-GaAs
An AlGeNi layer 11 for ohmic connection with the layer 2 and the n-AlGaAs layer 4 serving as an emitter layer is deposited. At this time, an emitter electrode 11a and a collector electrode 11b are simultaneously formed on the surfaces of the n-GaAs layer 2 and the n-AlGaAs layer 4 in self-alignment with the base electrode 9a.

最後に、第1図(f)に示すように、ホトレジスト膜
10を除去することによりAuGeNi層11をリフトオフして化
合物半導体のバイポーラトランジスタができる。
Finally, as shown in FIG.
By removing 10, the AuGeNi layer 11 is lifted off, so that a compound semiconductor bipolar transistor can be obtained.

なお、上記実施例においては、エミッタトップ型のも
のについて述べたが、これに限らずコレクタトップ型の
ものについても同様に実施でき、効果は同じである。
In the above embodiment, the emitter-top type is described. However, the present invention is not limited to this, and the collector-top type can be similarly implemented, and the effect is the same.

また、半導体としてはGaAs及びAlGaAsを用いたものに
ついて述べたが、これに限らずInPやInGaAs等の他の化
合物半導体でもよい。また、絶縁膜としては前記のSiO2
膜に限らずSiNX等の窒化膜を用いてもよい。
Further, the semiconductor using GaAs and AlGaAs has been described, but the present invention is not limited to this, and other compound semiconductors such as InP and InGaAs may be used. Further, as the insulating film, the above-mentioned SiO 2
Not limited to the film, a nitride film such as SiN X may be used.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、エミッタ電極及びコレ
クタ電極を同時に形成することにより製造工程を短縮し
つつ、エミッタ電極及びコレクタ電極をベース電極に自
己整合的に配置することによって、高速・高周波特性の
非常に優れた化合物半導体のバイポーラトランジスタを
実現出来るという効果がある。
As described above, the present invention shortens the manufacturing process by simultaneously forming the emitter electrode and the collector electrode, and arranges the emitter electrode and the collector electrode on the base electrode in a self-aligned manner, thereby achieving high-speed and high-frequency characteristics. There is an effect that an extremely excellent compound semiconductor bipolar transistor can be realized.

このことにより、遮断周波数が30GHz以上のバイポー
ラトランジスタの製造において製造工程が減少し、歩留
り、素子特性の向上のみならず、量産化を可能にして価
格を低減することが可能となる。
As a result, the number of manufacturing steps in the manufacture of a bipolar transistor having a cutoff frequency of 30 GHz or more can be reduced, and not only can the yield and element characteristics be improved, but also mass production can be achieved and the price can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(f)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第2図
(a)〜(c)は従来のバイポーラトランジスタの製造
方法を説明するための工程順に示した半導体チップの断
面図である。 1……GaAs基板、2……n−GaAs層、3……p−GaAs
層、4……n−AlGaAs層、5……絶縁領域、6……SiO2
膜、7,8……ホトレジスト膜、9……AuZnNi層、9a……
ベース電極、10……ホトレジスト膜、11……AuGeNi層、
11a……エミッタ電極、11b……コレクタ電極。
1 (a) to 1 (f) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention, and FIGS. 2 (a) to 2 (c) show a conventional method for manufacturing a bipolar transistor. FIG. 4 is a cross-sectional view of a semiconductor chip shown in the order of steps for explaining the method. 1 GaAs substrate, 2 n-GaAs layer, 3 p-GaAs
Layer, 4 ...... n-AlGaAs layer, 5 ...... insulating region, 6 ...... SiO 2
Film, 7,8 ... Photoresist film, 9 ... AuZnNi layer, 9a ...
Base electrode, 10 ... Photoresist film, 11 ... AuGeNi layer,
11a: Emitter electrode, 11b: Collector electrode.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半絶縁性基板上に第1導電型の第1の半導
体層と第2導電型の第2の半導体層と第1導電型の第3
の半導体層及び絶縁体層を順次堆積させる工程と、該絶
縁体層上に所定のパターンの第1のマスクを形成する工
程と、該第1のマスクを用いて前記絶縁体層並びに前記
第3の半導体層を順次にエッチングして除去し前記第3
の半導体層からなるエミッタ層(もしくはコレクタ層)
を形成する工程と、前記第1のマスクを除去したのち前
記絶縁体層表面を含む全面に第1の導体層を形成する工
程と、該第1の導体層に所定のパターンの第2のマスク
を形成して選択的に前記絶縁体層上の前記第1の導体層
を露出する工程と、前記第2のマスクを用いて前記第1
の導体層並びに前記第2の半導体層を順次エッチングし
て除去することにより前記第1の導体層からなるベース
電極及び前記第2の半導体層からなるベース層を前記エ
ミッタ層(もしくはコレクタ層)に対して自己整合的に
形成する工程と、前記絶縁体層をエッチングして除去し
た後前記第2のマスクを用いて前記第1の半導体層上並
びに前記エミッタ層(もしくはコレクタ層)上に第2の
導体層を形成することによりコレクタ電極(もしくはエ
ミッタ電極)並びにエミッタ電極(もしくはコレクタ電
極)を同時にかつ前記ベース電極に対して自己整合的に
形成する工程とを含むことを特徴とするバイポーラトラ
ンジスタの製造方法。
A first conductive type first semiconductor layer, a second conductive type second semiconductor layer and a first conductive type third semiconductor layer on a semi-insulating substrate;
Sequentially depositing a semiconductor layer and an insulator layer, forming a first mask of a predetermined pattern on the insulator layer, and using the first mask to form the insulator layer and the third The third semiconductor layer is sequentially etched and removed to remove the third semiconductor layer.
Layer (or collector layer) consisting of semiconductor layers
Forming a first conductive layer on the entire surface including the surface of the insulator layer after removing the first mask; and forming a second mask having a predetermined pattern on the first conductive layer. And selectively exposing the first conductor layer on the insulator layer; and forming the first conductor layer using the second mask.
The base layer made of the first conductive layer and the base layer made of the second semiconductor layer are turned into the emitter layer (or the collector layer) by sequentially etching and removing the conductive layer and the second semiconductor layer. Self-aligning with the first semiconductor layer and the emitter layer (or collector layer) using the second mask after the insulator layer is removed by etching. Forming a collector electrode (or an emitter electrode) and an emitter electrode (or a collector electrode) simultaneously and in a self-aligned manner with respect to the base electrode by forming a conductor layer of a bipolar transistor. Production method.
JP30353887A 1987-11-30 1987-11-30 Manufacturing method of bipolar transistor Expired - Lifetime JP2576165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30353887A JP2576165B2 (en) 1987-11-30 1987-11-30 Manufacturing method of bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30353887A JP2576165B2 (en) 1987-11-30 1987-11-30 Manufacturing method of bipolar transistor

Publications (2)

Publication Number Publication Date
JPH01144681A JPH01144681A (en) 1989-06-06
JP2576165B2 true JP2576165B2 (en) 1997-01-29

Family

ID=17922200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30353887A Expired - Lifetime JP2576165B2 (en) 1987-11-30 1987-11-30 Manufacturing method of bipolar transistor

Country Status (1)

Country Link
JP (1) JP2576165B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278083A (en) * 1992-10-16 1994-01-11 Texas Instruments Incorporated Method for making reliable connections to small features of integrated circuits
CN102246283B (en) 2008-10-21 2014-08-06 瑞萨电子株式会社 Bipolar transistor
CN102246284B (en) * 2008-10-21 2014-02-19 瑞萨电子株式会社 Bipolar transistor

Also Published As

Publication number Publication date
JPH01144681A (en) 1989-06-06

Similar Documents

Publication Publication Date Title
KR950011018B1 (en) Making method of hetero-junction type bipolar transistor
JP2706034B2 (en) Transistor and manufacturing method thereof
US5063167A (en) Method of producing a bipolar transistor with spacers
US5093272A (en) Manufacturing method for a self-aligned emitter-base-complex for heterobipolar transistors
US4914049A (en) Method of fabricating a heterojunction bipolar transistor
JP3087671B2 (en) Bipolar transistor and method of manufacturing the same
JP2851044B2 (en) Method for manufacturing semiconductor device
JP2576165B2 (en) Manufacturing method of bipolar transistor
US5468659A (en) Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors
US5252500A (en) Method of fabricating a semiconductor device
EP0305121B1 (en) Heterojunction bipolar transistor
JPH0588541B2 (en)
JP2890729B2 (en) Bipolar transistor and method of manufacturing the same
JP2623655B2 (en) Bipolar transistor and method of manufacturing the same
US11211480B2 (en) Heterojunction bipolar transistor
JP2830409B2 (en) Bipolar transistor and method of manufacturing the same
JP2522378B2 (en) Bipolar transistor and manufacturing method thereof
JP2976664B2 (en) Manufacturing method of bipolar transistor
JP2817663B2 (en) Manufacturing method of bipolar transistor
KR100211941B1 (en) Method for fabricating heterojunction bipolar device
KR100257161B1 (en) Manufacturing method of heterojunction bipolar transistor
JPS6114755A (en) Semiconductor transistor and manufacture thereof
JP2526627B2 (en) Bipolar transistor
JP2000349091A (en) Bipolar transistor and its manufacture
JPH0831475B2 (en) Method for manufacturing heterojunction bipolar transistor