JP2573240B2 - Sequencer interrupt unit - Google Patents

Sequencer interrupt unit

Info

Publication number
JP2573240B2
JP2573240B2 JP62211771A JP21177187A JP2573240B2 JP 2573240 B2 JP2573240 B2 JP 2573240B2 JP 62211771 A JP62211771 A JP 62211771A JP 21177187 A JP21177187 A JP 21177187A JP 2573240 B2 JP2573240 B2 JP 2573240B2
Authority
JP
Japan
Prior art keywords
input
output
data
interrupt
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62211771A
Other languages
Japanese (ja)
Other versions
JPS6455647A (en
Inventor
宏史 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62211771A priority Critical patent/JP2573240B2/en
Publication of JPS6455647A publication Critical patent/JPS6455647A/en
Application granted granted Critical
Publication of JP2573240B2 publication Critical patent/JP2573240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Description

【発明の詳細な説明】 [技術分野] 本発明はシーケンサ用割り込みユニットに関するもの
である。
Description: TECHNICAL FIELD The present invention relates to an interrupt unit for a sequencer.

[背景技術] 第2図は一般的なシーケンサ用割り込みユニットの回
路ブロック構成を示しており、この従来例は入力端子IN
1〜INnに夫々対応したホトカプラ11〜1nと、このホトカ
プラ11〜1nの出力で入力信号をラッチするフリップフロ
ップ21〜2nと、これらフリップフロップ21〜2nのQ出力
の否定論理和をとるノアゲート3によって構成されてお
り、入力端子IN1〜INnのいずれかに入力信号が入ると、
対応するフリップフロップがQ出力を反転させ、ノアゲ
ート3を通じてシーケンサのCPUユニット4への割込み
信号▲▼を発生させる。CPUユニット4はこの割
り込み信号▲▼を検知すると現在実行中の演算を
中止し、直ちに対応するフリップフロップのQ出力を割
り込みデータDとして読んで割り込み入力を検索し、予
めプログラムされた割り込み処理用シーケンスプログラ
ムを実行するのである。
[Background Art] FIG. 2 shows a circuit block configuration of a general sequencer interrupt unit.
1 and photocoupler 1 1 to 1 n each associated with to IN n, the photocoupler 1 1 to 1 and flip-flop 2 1 to 2 n to latch the input signal at the output of n, Q of these flip-flops 2 1 to 2 n It is constituted by a NOR gate 3 that takes the NOR of the output, and when an input signal enters one of the input terminals IN 1 to IN n ,
The corresponding flip-flop inverts the Q output and generates an interrupt signal to the CPU unit 4 of the sequencer through the NOR gate 3. When the CPU unit 4 detects this interrupt signal ▲ ▼, it interrupts the operation currently being executed, immediately reads the Q output of the corresponding flip-flop as the interrupt data D, searches for the interrupt input, and executes a pre-programmed interrupt processing sequence. Run the program.

しかしこのようなシーケンサ用割込みユニットは一般
に16乃至32点の入力端子を備えたものが多く、総ての入
力を割り込みプログラム用に使用しない場合には他に使
い道が無く、I/O点数を占有する割には未使用入力が多
くなってしまうという欠点が有った。
However, many such interrupters for sequencers generally have 16 to 32 input terminals, and if all inputs are not used for interrupt programs, there is no other use and occupies the number of I / O points. However, there is a disadvantage that unused inputs are increased.

[発明の目的] 本発明は上述の問題点に鑑みて為されたもので、その
目的とするところは割り込み入力とし使用しない入力を
一般の入力として使用できるシーケンサ用割り込み入力
ユニットを提供するものである。
[Object of the Invention] The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an interrupt input unit for a sequencer that can use an unused input as an interrupt input as a general input. is there.

[発明の開示] 本発明は複数の入力端子と、各入力端子に対応して設
けられ、当該入力端子に入力信号があれば入力信号をラ
ッチする複数のラッチ手段と、各入力端子に対応して設
けられ、出力するデータを入力端子の入力信号か、対応
するラッチ手段のラッチ出力かを選択して出力するデー
タセレクタと、いずれかのラッチ手段の入力信号に対応
するラッチ出力があれば割り込み信号を発生させるゲー
ト手段とを備えるとともに、割り込み入力として入力信
号を取り込む際には上記データセレクタが出力するデー
タがラッチ手段のラッチ出力となるようにデータセレク
タを設定し、通常の入力として入力信号を取り込む際に
は上記データセレクタが出力するデータが入力信号とな
るようにデータセレクタを設定し且つラッチ手段をクリ
ア状態とする設定手段を備えたことを特徴とするを特徴
とする。
DISCLOSURE OF THE INVENTION The present invention is provided with a plurality of input terminals, a plurality of latch means provided corresponding to each input terminal, and a latch means for latching an input signal when the input terminal has an input signal, and a plurality of latch means corresponding to each input terminal. A data selector that selects and outputs data to be output from an input signal of an input terminal or a latch output of a corresponding latch means, and an interrupt if there is a latch output corresponding to an input signal of any of the latch means. And a gate means for generating a signal. When the input signal is taken in as an interrupt input, the data selector is set so that the data output from the data selector becomes a latch output of the latch means. When capturing data, set the data selector so that the data output by the data selector becomes an input signal and clear the latch means. The present invention is characterized in that it comprises a setting means for setting the state.

以下本発明を実施例により説明する。 Hereinafter, the present invention will be described with reference to examples.

実施例 第1図は本発明の実施例の回路構成を示しており、こ
の実施例ではフリップフロップ21〜2nに夫々対応してデ
ータセレクタ51〜5nを設けてある。これらのデータセレ
クタ51〜5nはBデータ入力端子に対応するフリップフロ
ップ21〜2nのQ出力を接続し、Aデータ入力端に対応す
るホトカプラ11〜1nの出力を接続して、シーケンサのCP
Uユニット4からのセレクトデータSに応じて、Y出力
端から、ホトカプラ11〜1nの出力か、フリップフロップ
21〜2nのQ出力かを出力するようになっている。
Example Figure 1 shows a circuit configuration of embodiment of the present invention, in this embodiment is provided with a data selector 5 1 to 5 n are respectively corresponding to the flip-flop 2 1 to 2 n. These data selector 5 1 to 5 n is connected to the Q output of the flip-flop 2 1 to 2 n corresponding to the B data input terminal, and connect the output of the photocoupler 1 1 to 1 n corresponding to the A data input , Sequencer CP
Depending on the select data S from the U unit 4, the Y output terminals, or the output of the photocoupler 1 1 to 1 n, the flip-flop
It outputs 2 1 to 2 n Q outputs.

しかして割り込み入力ユニットとして使用する場合に
は、割り込み使用する入力端子INに対応したデータセレ
クタ5にCPUユニット4からBデータ入力端を選択する
“H"のセレクタデータSを出力する。
When used as an interrupt input unit, the CPU unit 4 outputs "H" selector data S for selecting the B data input terminal to the data selector 5 corresponding to the input terminal IN used for interrupt.

従って入力端子INの何れかにデジタル信号である割り
込み入力があって入力が立ち下がると、対応するホトカ
プラ1の出力が立ち上がって対応するフリップフロップ
2のQ出力が反転してノアゲート3を通じて割り込み信
号▲▼が出力され、CPUユニット4は割り込み信
号▲▼が入力すると現在実行中の仕事を中止し、
上記入力信号に対応するデータセレクタ5を通じて入力
されるフリップフロップ2のQ出力、つまり割り込みデ
ータDを読んで割り込み入力を検索するのである。
Therefore, when there is an interrupt input which is a digital signal at any of the input terminals IN and the input falls, the output of the corresponding photocoupler 1 rises, the Q output of the corresponding flip-flop 2 is inverted, and the interrupt signal を 通 じ て▼ is output, and the CPU unit 4 stops the currently executing work when the interrupt signal ▲ ▼ is input,
The Q output of the flip-flop 2 input through the data selector 5 corresponding to the input signal, that is, the interrupt data D is read to search for an interrupt input.

上記フリッププロップ2はQ出力をクリア信号CLRが
入力するまで保持されるため、入力端子INの入力が元の
状態に復帰してもQ出力は反転せず、割り込み状態が維
持される。またこの場合データサレクタ5のA、B入力
は異なる。
Since the flip-flop 2 holds the Q output until the clear signal CLR is input, the Q output is not inverted even if the input of the input terminal IN returns to the original state, and the interrupt state is maintained. In this case, the A and B inputs of the data collector 5 are different.

次に入力を割り込み入力として使用するのでなく、一
般に入力状態用として使用する場合は当該入力端子に対
応して設けられているデータセレクタ5の入力端をAデ
ータ入力端側に選択する“L"のセレクタデータSをCPU
ユニット4から当該データセレクタ5に与える。この場
合“L"のセレクタデータSが対応するフリップフロップ
2のクリア信号▲▼となるため、入力信号があっ
て対応するホトカプラ1が駆動されてもQ出力を反転し
ないため、ノアゲート3からは割り込み信号▲▼
が出力されることが無く、CPUユニット4に対する割り
込み要求が行なわれない。そしてCPUユニット4には対
応するホトカプラ1の出力がデータセレクタ5を通じて
出力されることになる。
Next, when the input is not used as an interrupt input but is generally used for an input state, the input terminal of the data selector 5 provided corresponding to the input terminal is selected as the A data input terminal side. Selector data S of CPU
The data is supplied from the unit 4 to the data selector 5. In this case, since the selector data S of “L” becomes the clear signal ▲ ▼ of the corresponding flip-flop 2, even if the corresponding photocoupler 1 is driven due to the input signal, the Q output is not inverted. Signal ▲ ▼
Is not output, and no interrupt request to the CPU unit 4 is made. Then, the output of the corresponding photocoupler 1 is output to the CPU unit 4 through the data selector 5.

尚実施例ではデータセレクタ51…のデータセレクトを
設定する設定手段としてCPUユニット4を用いてCPUユニ
ット4よりセレクトデータSを発生するようにしてある
が、スイッチ等の手段によりデータセレクタ51…を個々
に設定するようにしても良い。
In this embodiment, the CPU unit 4 is used as the setting means for setting the data selection of the data selectors 5 1 ..., And the select data S is generated from the CPU unit 4. However, the data selectors 5 1 . May be set individually.

[発明の効果] 本発明は複数の入力端子と、各入力端子に対応して設
けられ、当該入力端子に入力信号があれば入力信号をラ
ッチする複数のラッチ手段と、各入力端子に対応して設
けられ、出力するデータを入力端子の入力信号か、対応
するラッチ手段のラッチ出力かを選択して出力するデー
タセレクタと、いずれかのラッチ手段の入力信号に対応
するラッチ出力があれば割り込み信号を発生させるゲー
ト手段とを備えるとともに、割り込み入力として入力信
号を取り込む際には上記データセレクタが出力するデー
タがラッチ手段のラッチ出力となるようにデータセレク
タを設定し、通常の入力として入力信号を取り込む際に
は上記データセレクタが出力するデータが入力信号とな
るようにデータセレクタを設定し且つラッチ手段をクリ
ア状態とする設定手段を備えたので、所望の入力端子を
割り込み入力用として使用することも、一般入力として
使用することもでき、従って無駄なく入力端子を使用す
ることができ、結果使用効率が高くなり、また割り込み
入力と一般用入力とを兼用することより、ユニットの配
置スペースも少なくて済むという効果が有る。
[Effects of the Invention] The present invention is provided with a plurality of input terminals, a plurality of latch means provided corresponding to each input terminal, and a plurality of latch means for latching an input signal when there is an input signal at the input terminal, and a plurality of latch means corresponding to each input terminal. A data selector that selects and outputs data to be output from an input signal of an input terminal or a latch output of a corresponding latch means, and an interrupt if there is a latch output corresponding to an input signal of any of the latch means. And a gate means for generating a signal. When the input signal is taken in as an interrupt input, the data selector is set so that the data output from the data selector becomes a latch output of the latch means. When capturing data, set the data selector so that the data output by the data selector becomes an input signal and clear the latch means. With the setting means for setting the state, the desired input terminal can be used as an interrupt input or can be used as a general input, so that the input terminal can be used without waste, and the use efficiency is high. In addition, since the interrupt input and the general-purpose input are used in common, there is an effect that the space for arranging the units can be reduced.

【図面の簡単な説明】 第1図は本発明の実施例の回路図、第2図は従来例の回
路図である。 IN1〜INn……入力端子、11〜1n……ホトカプラ、21〜2n
……フリップフロップ、3……ノアゲート、4……CPU
ユニット、51〜5n……データセレクタである。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional example. IN 1 ~IN n ...... input terminal, 1 1 ~1 n ...... photocoupler, 2 1 ~2 n
…… Flip-flop, 3… NOR gate, 4… CPU
Units, a 5 1 ~5 n ...... data selector.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の入力端子と、各入力端子に対応して
設けられ、当該入力端子に入力信号があれば入力信号を
ラッチする複数のラッチ手段と、各入力端子に対応して
設けられ、出力するデータを入力端子の入力信号か、対
応するラッチ手段のラッチ出力かを選択して出力するデ
ータセレクタと、いずれかのラッチ手段の入力信号に対
応するラッチ出力があれば割り込み信号を発生させるゲ
ート手段とを備えるとともに、割り込み入力として入力
信号を取り込む際には上記データセレクタが出力するデ
ータがラッチ手段のラッチ出力となるようにデータセレ
クタを設定し、通常の入力として入力信号を取り込む際
には上記データセレクタが出力するデータが入力信号と
なるようにデータセレクタを設定し且つラッチ手段をク
リア状態とする設定手段を備えたことを特徴とするシー
ケンサ用割り込みユニット。
1. A plurality of input terminals, a plurality of latch means provided corresponding to each input terminal, and a plurality of latch means for latching an input signal if the input terminal has an input signal, and a plurality of latch means provided corresponding to each input terminal. , A data selector that selects and outputs data to be output from an input signal of an input terminal or a latch output of a corresponding latch means, and generates an interrupt signal if there is a latch output corresponding to an input signal of any of the latch means. And a gate means for setting the data selector so that the data output from the data selector becomes the latch output of the latch means when capturing an input signal as an interrupt input, and capturing the input signal as a normal input. The data selector is set so that the data output from the data selector becomes an input signal, and the latch means is set to the clear state. Sequencer for interruption unit, characterized in that it comprises means.
JP62211771A 1987-08-26 1987-08-26 Sequencer interrupt unit Expired - Lifetime JP2573240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62211771A JP2573240B2 (en) 1987-08-26 1987-08-26 Sequencer interrupt unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62211771A JP2573240B2 (en) 1987-08-26 1987-08-26 Sequencer interrupt unit

Publications (2)

Publication Number Publication Date
JPS6455647A JPS6455647A (en) 1989-03-02
JP2573240B2 true JP2573240B2 (en) 1997-01-22

Family

ID=16611317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62211771A Expired - Lifetime JP2573240B2 (en) 1987-08-26 1987-08-26 Sequencer interrupt unit

Country Status (1)

Country Link
JP (1) JP2573240B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013630A (en) * 1989-08-18 1991-05-07 Xerox Corporation Encapsulated toner compositions
JP2522815Y2 (en) * 1990-04-11 1997-01-16 富士電機株式会社 Programmable controller

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027058B2 (en) * 1981-02-20 1985-06-27 日本電気ホームエレクトロニクス株式会社 Interrupt control circuit

Also Published As

Publication number Publication date
JPS6455647A (en) 1989-03-02

Similar Documents

Publication Publication Date Title
KR890007157A (en) Data processor
US4250547A (en) Information processing apparatus capable of effecting parallel processings by using a divided common bus
JP2573240B2 (en) Sequencer interrupt unit
DE59008668D1 (en) Program-controlled communication system.
JPH07105175A (en) Microcomputer
US5274833A (en) Data-flow processor having timer control mechanism for effecting time control processing by creating or introducing timer packet into data path
JPS6033643A (en) Data processing system in data base system
JPH0318222B2 (en)
JPH05314281A (en) Microcomputer with built-in a/d converter
JPS61222322A (en) Analog-digital signal converter
JPS5557960A (en) Debugging system
JPS6385942A (en) Supporting device for debugging of parallel program
JPS5616225A (en) Input selection circuit for microcomputer
JPS63296139A (en) Interruption control circuit
JPS55105722A (en) Initial program load system
JPS5692666A (en) Reserve system for input and output device
JPS59161761A (en) State setting circuit of data processor
JPH0418034Y2 (en)
JPS6217777B2 (en)
KR930005479Y1 (en) Multi-interrupt processor
JPS60201444A (en) Interrupting signal generating system
JPS5644942A (en) Information processing unit
CHARNES et al. Extremal principles and optimization dualities for Khinchin-Kullback-Leibler estimation(game theory)
Jo et al. Personal Computer Based Design for the Sequential Machines
JPH084275B2 (en) Line data generation method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term