JP2573180B2 - Error correction decoding device - Google Patents
Error correction decoding deviceInfo
- Publication number
- JP2573180B2 JP2573180B2 JP61091319A JP9131986A JP2573180B2 JP 2573180 B2 JP2573180 B2 JP 2573180B2 JP 61091319 A JP61091319 A JP 61091319A JP 9131986 A JP9131986 A JP 9131986A JP 2573180 B2 JP2573180 B2 JP 2573180B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- error correction
- circuit
- majority
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誤り訂正回路の復号装置に係り、特に多数
決論理回路で復号可能な符号を用いた誤り訂正復号装置
に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding device for an error correction circuit, and more particularly to an error correction decoding device using a code that can be decoded by a majority logic circuit.
本発明は、符号化伝送方式文字放送などに用いられて
いる誤り訂正方式の復号回路において、その各ビットの
正誤を判定する多数決回路の最終閾値を正規閾値よりも
高い値に設定することにより、見逃し誤りの確率を小と
し、誤り検出能力を大にした誤り訂正復号装置に関する
ものである。The present invention, in the decoding circuit of the error correction system used in the coded transmission system teletext, by setting the final threshold of the majority decision circuit that determines the correctness of each bit to a value higher than the normal threshold, The present invention relates to an error correction decoding device in which the probability of an overlooked error is reduced and the error detection capability is increased.
また、本発明によれば、誤り訂正動作を中止させて、
検出のみの構成とし、殆ど全ての誤りに対して検出可能
とすることもできる。Further, according to the present invention, the error correction operation is stopped,
It is also possible to adopt a configuration of detection only, and to be able to detect almost all errors.
従来から、多数決論理回路により復号可能な符号のう
ち、日本の文字放送に採用されている短縮化差集合巡回
（272,190）符号が広く用いられている。Conventionally, among codes that can be decoded by a majority logic circuit, a shortened difference set cyclic (272,190) code employed in Japanese teletext has been widely used.
かかる符号に関しては、誤り訂正能力ｔ＝８ビットを
越える誤りを訂正する確率を増大させるため、いくつか
の方式が提案されている（例えば、本出願人による特開
昭59−133751号、特開昭59−181841号参照）。これらの
出願では、如何に簡単な回路で、訂正能力を上げるかに
工夫がなされてきた。Regarding such codes, several methods have been proposed to increase the probability of correcting an error exceeding the error correction capability t = 8 bits (for example, Japanese Patent Application Laid-Open Nos. (See No. 59-188181). In these applications, efforts have been made to improve the correction capability with a simple circuit.
例えば、第２図は（272,190）符号復号回路の構成例
であって、実際の復号回路ICがその機能として含んでい
る可変閾値を利用するものである。本図において、101
はCPUの出力ポート、102はCPUの入力ポート、103は誤り
訂正前のデータ、104は誤り訂正後のデータ、105はCPU
から送出されるコマンド、106はデータレジスタ、107は
シンドロームレジスタ、108はタイミングジェネレー
タ、109は排他的論理和回路群、110は可変閾値多数決回
路、111は並／直・直／並変換回路、112はエラーステー
タスレジスタである。本回路の詳細な動作は特開昭59−
181841号に述べた通りであるが、多数決回路の最終閾値
は「８」あるいは「９」であり、８ビット以下の誤りに
ついては全て訂正が可能になっている。For example, FIG. 2 shows a configuration example of a (272,190) code decoding circuit, which utilizes a variable threshold value included in an actual decoding circuit IC as its function. In this figure, 101
Is the output port of the CPU, 102 is the input port of the CPU, 103 is the data before error correction, 104 is the data after error correction, 105 is the CPU
, 106 is a data register, 107 is a syndrome register, 108 is a timing generator, 109 is an exclusive-OR circuit group, 110 is a variable threshold majority circuit, 111 is a parallel / direct / direct / parallel conversion circuit, 112 Is an error status register. The detailed operation of this circuit is described in
As described in No. 181841, the final threshold value of the majority circuit is “8” or “9”, and all errors of 8 bits or less can be corrected.
すなわち、従来の（272,190）符号あるいはその他の
多数決論理回路で復号可能な符号の復号回路において
は、誤り訂正能力はほぼ一定であるため、その復号回路
を工夫することによって、誤り訂正能力以上の誤りに対
する訂正確率を増大させていた。例えば、（272,190）
符号は８ビットの誤り訂正能力を有しているが、復号回
路の多数決の閾値を可変にすることによって、すなわち
多数決論理回路で復号可能な符号に固有な値である正規
閾値（（272,190）符号の場合は「９」）よりも大きな
閾値たとえば「17」を初期閾値とし、正規閾値「９」を
最終閾値として、閾値を「17」から「９」まで順次変化
させることによって、ほぼ11ビットの誤り訂正能力を得
ていた。That is, the error correction capability of a conventional (272,190) code or a code that can be decoded by other majority logic circuits is almost constant. To increase the correction probability. For example, (272,190)
Although the code has an error correction capability of 8 bits, the normal threshold ((272,190) code which is a value peculiar to a code decodable by the majority logic circuit, that is, by making the majority threshold of the decoding circuit variable, In the case of (9), a threshold larger than, for example, “17” is set as an initial threshold, a normal threshold “9” is set as a final threshold, and the threshold is sequentially changed from “17” to “9”, so that almost 11 bits are obtained. Had the ability to correct errors.
しかしながら、第２図に示したような従来の回路で
は、272ビット中８ビット以下の全ての誤りを訂正する
ことは可能であるが、本来の固定閾値に比べても、見逃
し誤りは増大している。例えば、本願の発明者が既に発
表した「（272,190）復号ICとその誤り訂正能力」（電
子通信学会、通信方式研究会61年１月23日発表）によれ
ば、ランダムなパターンについても、1.2％程度の見逃
し誤りがある。However, with the conventional circuit as shown in FIG. 2, it is possible to correct all errors of 8 bits or less out of 272 bits, but the number of missed errors increases even compared to the original fixed threshold. I have. For example, according to the “(272,190) decoding IC and its error correction capability” (published on January 23, 61 by the Institute of Electronics and Communication Engineers, Communication Systems Research Group) already published by the inventor of the present application, it is also possible to obtain a random pattern of 1.2. There is an oversight error of about%.
また、通信の目的如何によっては誤り訂正能力をそれ
ほど必要とせず、強い誤り検出能力を必要とする場合に
も、従来の復号方式では、誤り訂正能力・誤り検出能力
とも一定であり、それぞれの能力の通信目的あるいは通
信路に応じた増減が不可能であった。Also, depending on the purpose of the communication, even if the error correction capability is not so required and the strong error detection capability is required, the conventional decoding method has the same error correction capability and error detection capability, It was not possible to increase or decrease according to the communication purpose or the communication path.
よって本発明の目的は、（272,190）符号などの送信
信号については従来の方式に全く変更を来たさず、復号
回路側において誤り訂正能力の方を増大させるかあるい
は誤り検出能力の方を増大させるかを判断し、多数決回
路の最終閾値を設定するようにした誤り訂正復号装置を
提供することにある。Therefore, it is an object of the present invention to improve the error correction capability or increase the error detection capability on the decoding circuit side without changing the conventional method for transmission signals such as (272,190) codes. It is an object of the present invention to provide an error correction decoding device which determines whether or not to make the setting, and sets the final threshold value of the majority circuit.
かかる目的を達成するために、本発明では、多数決論
理回路で復号可能な符号を用いる誤り訂正復号方式にお
いて、多数決回路の閾値を外部回路より制御して最終閾
値を正規閾値より高い値に設定し、誤り訂正能力および
誤り検出能力を変化させるように構成する。In order to achieve the above object, in the present invention, in an error correction decoding system using a code that can be decoded by a majority logic circuit, the threshold of the majority circuit is controlled from an external circuit and the final threshold is set to a value higher than the normal threshold. , The error correction capability and the error detection capability are changed.
多数決論理回路で復号可能な符号の復号回路におい
て、最終閾値を可変させることにより誤り訂正確率を下
げ、誤り検出確率を上げる。In a decoding circuit for a code that can be decoded by the majority logic circuit, the error correction probability is reduced and the error detection probability is increased by changing the final threshold value.
本発明の好適な実施例では、多数決回路の最終閾値を
正規の「９」ではなく、「10」〜「16」の値にした（27
2,190）符号の復号回路を構成する。また場合によって
は、誤り検出機能のみとした復号回路を構成することも
可能である。更に、これらの復号回路の機能を外部から
指定することも可能である。In the preferred embodiment of the present invention, the final threshold of the majority circuit is set to a value of "10" to "16" instead of the normal "9" (27
(2,190) code decoding circuit. In some cases, a decoding circuit having only an error detection function can be configured. Furthermore, the functions of these decoding circuits can be designated from outside.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
（実施例１） 第１図は、本発明を適用した第１の実施例を示す。本
図中に示す構成ブロックのうち、第２図に示したものと
同一の要素には同一の番号を付してある。Embodiment 1 FIG. 1 shows a first embodiment to which the present invention is applied. In the configuration blocks shown in the figure, the same elements as those shown in FIG. 2 are given the same numbers.
本実施例特有の部分は、多数決回路200の最終閾値が
外部から指定される構成になっていることである。従っ
て、コマンド信号202は、第２図示のコマンド信号105よ
り１ビットだけ増加している。また、最終閾値は５ビッ
トの信号204によって「８」以上を指定する構成として
ある。The unique part of this embodiment is that the final threshold value of the majority circuit 200 is specified from the outside. Therefore, the command signal 202 is increased by one bit from the command signal 105 shown in FIG. The final threshold value is configured to specify “8” or more by the 5-bit signal 204.
その他の構成ブロックは、第２図に示した通りであ
る。例えば、最終閾値を16に指定（すなわち、多数決回
路200への入力すべて（17ビット）が「１」の時のみ誤
りと判定）すれば、１ビットの誤りはすべて誤り訂正が
可能であるが、その他の誤りについては、殆んどが誤り
検出可能になる。The other constituent blocks are as shown in FIG. For example, if the final threshold is specified as 16 (that is, if all inputs (17 bits) to the majority circuit 200 are determined to be “1”, an error can be corrected for all 1-bit errors, Most other errors can be detected.
ここで、すべての誤りパターンに対して誤り検出が不
可能なパターンの割合は、 となる。また、最終閾値を15に指定したときには、２ビ
ットの誤りは訂正可能である。この場合、すべての誤り
パターンに対して誤り検出が不可能になる割合は、 となる。これは、１ビット誤り訂正（最終閾値＝16）の
場合に比べて、誤り検出能力が若干弱くなっている。し
かし、その分だけ誤り訂正能力が増大していることにな
る。Here, the ratio of patterns for which error detection is impossible for all error patterns is Becomes When the final threshold value is designated as 15, a 2-bit error can be corrected. In this case, the rate at which error detection is not possible for all error patterns is Becomes This indicates that the error detection capability is slightly weaker than in the case of 1-bit error correction (final threshold = 16). However, the error correction capability is increased accordingly.
上に示したように、最終閾値を「16」とした場合、誤
り検出が不能となる割合は、10-25程度であり、最終閾
値を「15」とした場合の誤り検出不能となる割合は10
-21程度である。一方、最終閾値を正規閾値である
「９」に設定した場合には、先に示したように1.2％、
すなわち10-2程度の誤りが検出不能となる。このよう
に、誤り検出が不能となる割合は、最終閾値を正規閾値
よりも大きい値に設定すればするほど小さくなる、すな
わち誤り検出能力が大きくなることが分かる。As shown above, when the final threshold is set to "16", the rate at which error detection becomes impossible is about 10 -25 , and when the final threshold is set to "15", the rate at which error detection becomes impossible is Ten
It is about -21 . On the other hand, when the final threshold is set to the normal threshold “9”, as described above, 1.2%
That is, about 10 -2 errors cannot be detected. Thus, it can be seen that the rate at which error detection becomes impossible becomes smaller as the final threshold is set to a value larger than the normal threshold, that is, the error detection capability increases.
このように、上述した可変閾値誤り訂正回路におい
て、最終閾値をも可変にすることによって、誤り訂正と
検出能力の双方を加減させることができる。As described above, in the above-described variable threshold error correction circuit, both the error correction and the detection capability can be adjusted by making the final threshold variable.
（実施例２） 以上のべた実施例１では、第１図に示した可変閾値復
号回路を基にしたものであるが、固定閾値復号方式に本
発明を適用し、固定閾値多数決回路の閾値を正規閾値よ
り高い値に設定した場合においても、当然同様の効果が
得られる。(Embodiment 2) In Embodiment 1 described above, the variable threshold decoding circuit shown in FIG. 1 is used. However, the present invention is applied to the fixed threshold decoding method, and the threshold of the fixed threshold majority circuit is changed. Even when the value is set to a value higher than the normal threshold, the same effect can be naturally obtained.
（実施例３） 第３の実施例では、極端な例として（272,190）復号
の訂正動作を停止させ、誤り検出のみを行わせることが
できる。(Third Embodiment) In a third embodiment, as an extreme example, the correction operation of (272,190) decoding can be stopped and only error detection can be performed.
例えば、第１図に示す回路において、多数決回路200
の最終閾値を決定する５ビット信号204すべてが“1"
（すなわち10進数の“31"を表わす）のとき、あるい
は、この多数決回路200ではあり得ない閾値（“17"〜
“31"の任意の値）を指定したときには訂正動作を停止
するよう構成しておくことにより、通常のCRCと同様、
エラーステータスレジスタ112によって強力な誤り検出
符号として作用させることが出来る。かかる動作の指定
は、当然、コマンドラインによって別途与えることも可
能である。For example, in the circuit shown in FIG.
Are all "1" when determining the final threshold value of
(I.e., representing a decimal "31") or a threshold ("17" to
By setting the correction operation to stop when "31" (arbitrary value of "31") is specified, similar to the normal CRC,
The error status register 112 can function as a strong error detection code. The designation of such an operation can naturally be given separately by a command line.
なお、以上述べた実施例1,2,3においては、文字放送
で使用されている（272,190）符号によって説明した
が、多数決論理回路で復号可能なその他の符号について
も、本発明を適用し得ることは勿論である。その符号と
しては、例えば４ビット誤り訂正可能な（73,45）差集
合巡回符号,2ビット誤り訂正可能な（21,11）差集合巡
回符号,7ビット誤り訂正可能な（255,175）ユークリッ
ド幾何学符号,35ビット誤り訂正可能な（585,184）有限
射影幾何学符号などを用いることができる。In the first, second, and third embodiments described above, the description has been made using the (272, 190) code used in teletext, but the present invention can be applied to other codes that can be decoded by majority logic circuits. Of course. The codes include, for example, a (73,45) difference set cyclic code capable of 4-bit error correction, a (21,11) difference set cyclic code capable of 2-bit error correction, and a (255,175) Euclidean geometry capable of 7-bit error correction. A code, a (585,184) finite projective geometric code capable of 35-bit error correction, or the like can be used.
本発明を実施することにより、以下に述べる効果を得
ることができる。By implementing the present invention, the following effects can be obtained.
伝送路の特性により（または、システムの条件によ
り）送信信号を変えることなく、受信側における信号処
理のみによって、誤り訂正能力および誤り検出能力を加
減することができる。The error correction capability and the error detection capability can be adjusted only by signal processing on the receiving side without changing the transmission signal due to the characteristics of the transmission path (or due to system conditions).
IC化も容易であり、従来のICに最終閾値を指定する
レジスタを設けるだけで、本発明を実施することができ
る（従来の機能を減ずることはない）。IC conversion is easy, and the present invention can be implemented only by providing a register for designating a final threshold value in a conventional IC (the conventional function is not reduced).
移動無線などの多方面への応用も可能であり、経済
性にも富んでいる。例えば、文字放送以外のFM多重デー
タサービス，衛星データサービス，光カード等のディジ
タル信号を取扱うデータ伝送サービスの誤り訂正に有効
である。It can be applied to various fields such as mobile radio, and is economically rich. For example, it is effective for error correction of data transmission services handling digital signals, such as FM multiplex data services other than teletext, satellite data services, and optical cards.
第１図は本発明による可変誤り訂正・検出復号回路の構
成図、 第２図は従来の初期閾値固定あるいは可変による（272,
190）符号復号の原理を示すブロック図である。 101……CPU出力ポート、 102……CPU入力ポート、 103……誤り訂正前のデータ、 104……誤り訂正後のデータ、 106……データレジスタ、 107……シンドロームレジスタ、 108……タイミングジェネレータ、 109……排他的論理和回路群、 111……並／直・直／並変換回路、 200……可変閾値多数決回路。FIG. 1 is a block diagram of a variable error correction / detection decoding circuit according to the present invention, and FIG.
FIG. 190 is a block diagram showing the principle of code decoding. 101 CPU output port 102 CPU input port 103 Data before error correction 104 Data after error correction 106 Data register 107 Syndrome register 108 Timing generator 109: exclusive OR circuit group; 111: parallel / direct / direct / parallel conversion circuit; 200: variable threshold majority circuit.
Claims (2)
可変閾値多数決回路と、シンドロームレジスタと、デー
タレジスタとを有する誤り訂正復号装置において、 前記可変閾値多数決回路に対してシンドロームレジスタ
信号と、閾値指定信号と、多数決判定開始を指定する信
号を含むコマンド信号とを供給する信号発生手段と、 前記信号発生手段から発生される前記閾値指定信号が指
定する最終閾値を、正規閾値より高い値に設定する閾値
設定手段と を具備し、前記最終閾値に基づいて誤り検出能力を増大
させることを特徴とする誤り訂正復号装置。1. An error correction decoding device having a variable threshold majority circuit using a code decodable by a majority logic circuit, a syndrome register, and a data register, comprising: a syndrome register signal for the variable threshold majority circuit; A signal generating means for supplying a designation signal and a command signal including a signal for designating a majority decision start; and setting a final threshold value designated by the threshold value designation signal generated from the signal generation means to a value higher than a normal threshold value An error correction decoding device, comprising: threshold setting means for increasing the error detection capability based on the final threshold.
固定閾値多数決回路を有する誤り復号装置において、 前記固定閾値多数決回路の固定閾値を正規閾値より高い
値に設定する手段を具備し、前記固定閾値に基づいて誤
り検出能力を増大させることを特徴とする誤り訂正復号
装置。2. An error decoding device having a fixed threshold majority circuit using a code decodable by a majority logic circuit, comprising: means for setting a fixed threshold of the fixed threshold majority circuit to a value higher than a normal threshold. An error correction decoding device characterized by increasing error detection capability based on a threshold value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091319A JP2573180B2 (en) | 1986-04-22 | 1986-04-22 | Error correction decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091319A JP2573180B2 (en) | 1986-04-22 | 1986-04-22 | Error correction decoding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62248315A JPS62248315A (en) | 1987-10-29 |
| JP2573180B2 true JP2573180B2 (en) | 1997-01-22 |
Family
ID=14023138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61091319A Expired - Lifetime JP2573180B2 (en) | 1986-04-22 | 1986-04-22 | Error correction decoding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573180B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7249185B1 (en) * | 2000-10-30 | 2007-07-24 | Cisco Technology, Inc. | Methods, devices and software for redundant transmission of voice data over a packet network connection established according to an unreliable communication protocol |
| JP3813517B2 (en) * | 2002-03-07 | 2006-08-23 | 三洋電機株式会社 | Error correction circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192423A (en) * | 1984-03-14 | 1985-09-30 | Victor Co Of Japan Ltd | Cyclic majority decision coder and decoder |
| JPS60206227A (en) * | 1984-03-30 | 1985-10-17 | Oki Electric Ind Co Ltd | Error correcting and decoding circuit |
| JP2673441B2 (en) * | 1988-06-29 | 1997-11-05 | 株式会社ソフィア | Pachinko machine |
-
1986
- 1986-04-22 JP JP61091319A patent/JP2573180B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62248315A (en) | 1987-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701923A (en) | Adaptively coded data communication system with half duplex and/or full duplex function | |
| US4569050A (en) | Data communication system with fixed weight error correction and detection code | |
| US4059825A (en) | Burst/slip correction decoder and method | |
| JP2621614B2 (en) | Code error detection circuit | |
| US5692021A (en) | Encoding digital data | |
| GB2329803A (en) | Decreasing the frame error rate in data transmission | |
| CN111597072B (en) | Error control coding ECC system and memory device including the same | |
| US4858235A (en) | Information storage apparatus | |
| EP0798890A3 (en) | Error correcting apparatus for digital data and digital sync. detecting apparatus | |
| JPS60180222A (en) | Code error correcting device | |
| US5148453A (en) | Parallel sync detection | |
| US4055832A (en) | One-error correction convolutional coding system | |
| US4914660A (en) | Method and apparatus for decoding error correcting code | |
| JP2573180B2 (en) | Error correction decoding device | |
| US5367479A (en) | Divider device to divide a first polynomial by a second one | |
| JP2001526017A (en) | Bit detection method in wireless communication system | |
| EP0135255A2 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
| GB1521091A (en) | Circuit arrangements for use in data transmission systems | |
| JP2738538B2 (en) | Data receiver | |
| JPH03297236A (en) | Data transmission system | |
| JPH0613915A (en) | Error check method | |
| US20100095192A1 (en) | Berger invert code encoding and decoding method | |
| JPS62136939A (en) | Code reception system | |
| JP2765931B2 (en) | Decoding method of superposition code | |
| JP2636432B2 (en) | Error correction method |