JP2572578B2 - 画像表示装置及びその駆動方法 - Google Patents
画像表示装置及びその駆動方法Info
- Publication number
- JP2572578B2 JP2572578B2 JP61226774A JP22677486A JP2572578B2 JP 2572578 B2 JP2572578 B2 JP 2572578B2 JP 61226774 A JP61226774 A JP 61226774A JP 22677486 A JP22677486 A JP 22677486A JP 2572578 B2 JP2572578 B2 JP 2572578B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- selection period
- potential
- liquid crystal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像表示装置、特に片側の基板上に電圧−
電流特性が非線型な素子が形成された液晶表示体の画像
表示装置及びその駆動方法に関する。
電流特性が非線型な素子が形成された液晶表示体の画像
表示装置及びその駆動方法に関する。
本発明は、電圧−電流特性が非線型な素子が形成され
た液晶表示体の表示装置において、駆動回路から発生す
るパルス幅変調信号のONパルスを後縁によせることによ
り、階調表示を可能とした液晶表示体を用いた画像表示
装置及びその駆動方法を実現するものである。
た液晶表示体の表示装置において、駆動回路から発生す
るパルス幅変調信号のONパルスを後縁によせることによ
り、階調表示を可能とした液晶表示体を用いた画像表示
装置及びその駆動方法を実現するものである。
片側基板に行電極を、もう一方に列電極を形成し、そ
の両基板内に液晶表示層を封入し、その液晶表示体と行
電極あるいは列電極間に電流−電圧特性が非線型な素子
が配置された、いわゆる二端子素子型アクティブ・マト
リクスについては、その非線型二端子素子として、 セラミックバリスタを用いた例（参考文献1.D・Ｅ・C
asfleberry,IEEE,ED−26,1979,P1123〜1128）、 アモルファス・シリコンPNダイオードを用いた例（参
考文献2.富樫他、テレビジョン学会技術報告,ED782,IPD
86−3,1984,特開昭59−57273号公報）、 MIM（Metal Insulator Metal）素子を用いた例（参考
文献3.D・Ｒ・Baraff等,IEEE,ED−28,1981,P736〜739,
参考文献4.K・Niwa等,SID84,DIGEST,1984,P304〜30
7）、 などがある。
の両基板内に液晶表示層を封入し、その液晶表示体と行
電極あるいは列電極間に電流−電圧特性が非線型な素子
が配置された、いわゆる二端子素子型アクティブ・マト
リクスについては、その非線型二端子素子として、 セラミックバリスタを用いた例（参考文献1.D・Ｅ・C
asfleberry,IEEE,ED−26,1979,P1123〜1128）、 アモルファス・シリコンPNダイオードを用いた例（参
考文献2.富樫他、テレビジョン学会技術報告,ED782,IPD
86−3,1984,特開昭59−57273号公報）、 MIM（Metal Insulator Metal）素子を用いた例（参考
文献3.D・Ｒ・Baraff等,IEEE,ED−28,1981,P736〜739,
参考文献4.K・Niwa等,SID84,DIGEST,1984,P304〜30
7）、 などがある。
それぞれについて各種駆動方法が提案されている。い
ずれも非線型二端子素子の第２図に示すような電流−電
圧特性によるスイッチング機能を利用して液晶表示層へ
の電荷充電量を制御している。
ずれも非線型二端子素子の第２図に示すような電流−電
圧特性によるスイッチング機能を利用して液晶表示層へ
の電荷充電量を制御している。
特開昭59−57273号の例では第３図に示すように、コ
モン線側駆動波形Ｃとデータ線側駆動波形Ｄを与え、従
来の時分割駆動（ハイ・デューティ駆動とも呼ぶ）と同
様の駆動波形で駆動する方法を提示している。Ｃ−Ｄに
おける斜線部は、液晶層に印加する電圧である。この場
合には第２図の電流の急激な変化点をVth（閾値）とし
て、非選択時の液晶への実行印加電圧を極めて小さいも
のにし、液晶のON/OFF比を向上させて、高コントラスト
を得るようにしている。
モン線側駆動波形Ｃとデータ線側駆動波形Ｄを与え、従
来の時分割駆動（ハイ・デューティ駆動とも呼ぶ）と同
様の駆動波形で駆動する方法を提示している。Ｃ−Ｄに
おける斜線部は、液晶層に印加する電圧である。この場
合には第２図の電流の急激な変化点をVth（閾値）とし
て、非選択時の液晶への実行印加電圧を極めて小さいも
のにし、液晶のON/OFF比を向上させて、高コントラスト
を得るようにしている。
ところで、このハイ・デューティ駆動で階調表示をす
る場合には、選択期間でのONのパルス幅を階調データに
より制御し、すなわちパルス幅変調して階調表示を実現
する方法が知られている。第４図は従来のデータ線側駆
動回路の一例である。第５図にそのタイムチャートを示
す。Ｔは選択期間間隔で、第３図の301、302に対応す
る。クロック信号ｆはｆ＝16/Tの信号であって、カウン
タ401でｆを16個計数してQ0〜Q3のバイナリィ信号を出
力する。405の基準階調パルス形成回路では、Q0〜Q3を
デコードしてP0〜P3の基準階調パルスを発生する。P0、
P1、P2、P3は「１」の幅が1/f、2/f、4/f、8/fのパルス
である。402は階調レベルをA/D変換したディジタル・デ
ータを格納するメモリで、この例では４ビットである。
ゲート403では402からのM0〜M3と405からのP0〜P3のそ
れぞれのANDがとられ、さらにそれらのORがとられてい
る。403では402のデータ内容によって、第５図のように
16段階のデューティの選択信号を発生し、その403の出
力でトランスミッション・ゲート404でON電圧ＶONとOFF
電圧ＶOFFのいずれを選択するか制御する。その出力が
データ線側駆動信号として列電極へ出力される。
る場合には、選択期間でのONのパルス幅を階調データに
より制御し、すなわちパルス幅変調して階調表示を実現
する方法が知られている。第４図は従来のデータ線側駆
動回路の一例である。第５図にそのタイムチャートを示
す。Ｔは選択期間間隔で、第３図の301、302に対応す
る。クロック信号ｆはｆ＝16/Tの信号であって、カウン
タ401でｆを16個計数してQ0〜Q3のバイナリィ信号を出
力する。405の基準階調パルス形成回路では、Q0〜Q3を
デコードしてP0〜P3の基準階調パルスを発生する。P0、
P1、P2、P3は「１」の幅が1/f、2/f、4/f、8/fのパルス
である。402は階調レベルをA/D変換したディジタル・デ
ータを格納するメモリで、この例では４ビットである。
ゲート403では402からのM0〜M3と405からのP0〜P3のそ
れぞれのANDがとられ、さらにそれらのORがとられてい
る。403では402のデータ内容によって、第５図のように
16段階のデューティの選択信号を発生し、その403の出
力でトランスミッション・ゲート404でON電圧ＶONとOFF
電圧ＶOFFのいずれを選択するか制御する。その出力が
データ線側駆動信号として列電極へ出力される。
ところが上述した従来の駆動方法で非線型二端子素子
を用いたアクティブ・マトリクスをハイ・デューティ駆
動した場合には、以下に示す問題点がある。
を用いたアクティブ・マトリクスをハイ・デューティ駆
動した場合には、以下に示す問題点がある。
第６図に非線型二端子素子を用いたアクティブ・マト
リクスの一画素の構成を示す。列電極601と行電極602の
交点に非線型二端子素子603と液晶層604が直列に接続さ
れている。603、604に印加される電圧をＶNL、ＶLCとす
る。このような構成の画素に、第４図で示したような駆
動回路から、データ線側駆動信号が出力された場合、非
線型二端子素子603と液晶層604に印加される電圧（列電
極603−行電極602間の電圧）は第７図のようになる。こ
の場合の階調データは（M0,M1,M2,M3）＝（O,1,0,1）で
ある。期間t0、t1ではＶNLが大きいため、第２図の素子
の特性図から知られるように電流は大きく、液晶層への
充電がなされ、ＶLCは上がっていく。ところが、t2のOF
F期間ではＶNLが小さくなるため（例えばＶNL＜Vthの場
合）、液晶層の電荷は放電されず、従ってＶLCはほぼ保
持される。そしてt3の期間では、再びＶNLが大となるた
め、ＶLCは上昇しＶNL＝Vthのところに落ち着く。しか
し、この駆動ではt0で「０」、t1で「１」、t2で
「０」、t3で「１」といったパルス幅変調による階調表
示は、非線型二端子素子による電荷保持動作によって不
可能となる。（t2の期間でＶLCが低下しないため） 本発明は、従来方式では難しかった非線型二端子素子
を用いたアクティブ・マトリクスでの階調表示を実現す
ることを目的とする。
リクスの一画素の構成を示す。列電極601と行電極602の
交点に非線型二端子素子603と液晶層604が直列に接続さ
れている。603、604に印加される電圧をＶNL、ＶLCとす
る。このような構成の画素に、第４図で示したような駆
動回路から、データ線側駆動信号が出力された場合、非
線型二端子素子603と液晶層604に印加される電圧（列電
極603−行電極602間の電圧）は第７図のようになる。こ
の場合の階調データは（M0,M1,M2,M3）＝（O,1,0,1）で
ある。期間t0、t1ではＶNLが大きいため、第２図の素子
の特性図から知られるように電流は大きく、液晶層への
充電がなされ、ＶLCは上がっていく。ところが、t2のOF
F期間ではＶNLが小さくなるため（例えばＶNL＜Vthの場
合）、液晶層の電荷は放電されず、従ってＶLCはほぼ保
持される。そしてt3の期間では、再びＶNLが大となるた
め、ＶLCは上昇しＶNL＝Vthのところに落ち着く。しか
し、この駆動ではt0で「０」、t1で「１」、t2で
「０」、t3で「１」といったパルス幅変調による階調表
示は、非線型二端子素子による電荷保持動作によって不
可能となる。（t2の期間でＶLCが低下しないため） 本発明は、従来方式では難しかった非線型二端子素子
を用いたアクティブ・マトリクスでの階調表示を実現す
ることを目的とする。
本発明の画像表示装置は、複数の行電極及び列電極を
有し、該行電極と該列電極の間に液晶層と非線型な電流
−電圧特性を有する二端子素子とを電気的に直列接続し
て画素が構成される液晶表示部と、 選択期間と非選択期間とを有する行信号を前記行電極
に出力する第１の駆動回路と、 階調レベルに応じて前記選択期間内における出力時間
比率が変化するON電位とOFF電位を有する列信号を前記
選択期間に同期して出力する第２の駆動回路とを備え、 前記第２の駆動回路は、前記選択期間内において、該
選択期間の後縁側をON電位出力期間の後縁の基準として
ON電位出力期間が連続し、該ON電位出力期間の前にOFF
電位出力期間が連続するように、前記ON電位及び前記OF
F電位を出力する手段を有し、 前記第１の駆動回路及び前記第２の駆動回路は、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化させる第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とするように、前記行信号及び前記列信号を出力
する ことを特徴とする。
有し、該行電極と該列電極の間に液晶層と非線型な電流
−電圧特性を有する二端子素子とを電気的に直列接続し
て画素が構成される液晶表示部と、 選択期間と非選択期間とを有する行信号を前記行電極
に出力する第１の駆動回路と、 階調レベルに応じて前記選択期間内における出力時間
比率が変化するON電位とOFF電位を有する列信号を前記
選択期間に同期して出力する第２の駆動回路とを備え、 前記第２の駆動回路は、前記選択期間内において、該
選択期間の後縁側をON電位出力期間の後縁の基準として
ON電位出力期間が連続し、該ON電位出力期間の前にOFF
電位出力期間が連続するように、前記ON電位及び前記OF
F電位を出力する手段を有し、 前記第１の駆動回路及び前記第２の駆動回路は、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化させる第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とするように、前記行信号及び前記列信号を出力
する ことを特徴とする。
また、本発明の画像表示装置の駆動方法は、複数の行
電極及び列電極を有し、該行電極と該列電極の間に液晶
層と非線型な電流−電圧特性を有する二端子素子とを電
気的に直列接続して画素が構成される液晶表示部を備え
る画像表示装置の駆動方法において、 選択期間と非選択期間とを有する行信号を前記行電極
に印加し、 階調レベルに応じて前記選択期間内における出力時間
比率が変化するON電位とOFF電位を有する列信号を前記
選択期間に同期して前記列電極に印加し、かつ前記列信
号は、前記選択期間内において、該選択期間の後縁側を
ON電位出力期間の後縁の基準としてON電位出力期間が連
続し、該ON電位出力期間の前にOFF電位出力期間が連続
するようにするように印加され、 前記画素には、前記行信号と前記列信号の差電圧を印
加し、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化される第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とする ことを特徴とする。
電極及び列電極を有し、該行電極と該列電極の間に液晶
層と非線型な電流−電圧特性を有する二端子素子とを電
気的に直列接続して画素が構成される液晶表示部を備え
る画像表示装置の駆動方法において、 選択期間と非選択期間とを有する行信号を前記行電極
に印加し、 階調レベルに応じて前記選択期間内における出力時間
比率が変化するON電位とOFF電位を有する列信号を前記
選択期間に同期して前記列電極に印加し、かつ前記列信
号は、前記選択期間内において、該選択期間の後縁側を
ON電位出力期間の後縁の基準としてON電位出力期間が連
続し、該ON電位出力期間の前にOFF電位出力期間が連続
するようにするように印加され、 前記画素には、前記行信号と前記列信号の差電圧を印
加し、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化される第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とする ことを特徴とする。
液晶層と二端子素子が直列接続された画素の構成にお
いて、大きな実効電圧を画素に印加する選択期間に液晶
層に階調表示に応じた電荷を充電する。選択期間に画素
に印加される差電圧は、二端子素子を低抵抗として液晶
層に充電可能な二端子素子の閾値電圧より大きいので、
選択期間でのON電位パルス幅の長さに係わらず、液晶層
には新しい階調レベルに応じた電荷を充電することがで
きる。そして、選択期間の後縁側において連続するON電
位出力期間にさらに大きい電圧が印加されるので、さら
に大きな電圧が液晶層に充電されることになる。また、
非選択期間には非線型二端子素子の閾値電圧より小さい
電圧を差電圧として与え、非選択期間での差電圧による
液晶層への液晶を低減することができる。
いて、大きな実効電圧を画素に印加する選択期間に液晶
層に階調表示に応じた電荷を充電する。選択期間に画素
に印加される差電圧は、二端子素子を低抵抗として液晶
層に充電可能な二端子素子の閾値電圧より大きいので、
選択期間でのON電位パルス幅の長さに係わらず、液晶層
には新しい階調レベルに応じた電荷を充電することがで
きる。そして、選択期間の後縁側において連続するON電
位出力期間にさらに大きい電圧が印加されるので、さら
に大きな電圧が液晶層に充電されることになる。また、
非選択期間には非線型二端子素子の閾値電圧より小さい
電圧を差電圧として与え、非選択期間での差電圧による
液晶層への液晶を低減することができる。
以下、本発明の一実施例を説明する。
第１図は本発明による実施例の画像表示装置の構成を
示す。101は液晶表示部で、マトリクス状の画素群より
なり、各画素は非線型二端子素子106と、それに直列に
接続された液晶層107よりなり、行電極105と列電極104
間に配置されている。102はコモン側駆動回路であって
コモン線駆動信号Ｃを行電極105に出力する。Ｃは第10
図（ａ）に示すように、各行の選択時に行−列電極間に
大なる実効電圧が印加され、非選択時に小なる実効電圧
が印加されるように出力される。103はデータ線側駆動
回路であって、データ線側駆動信号Ｄを列電極へ出力す
る。Ｄは第10図（ｂ）に示すように、ONパルスが後部に
寄せられたパルス幅変調信号である。
示す。101は液晶表示部で、マトリクス状の画素群より
なり、各画素は非線型二端子素子106と、それに直列に
接続された液晶層107よりなり、行電極105と列電極104
間に配置されている。102はコモン側駆動回路であって
コモン線駆動信号Ｃを行電極105に出力する。Ｃは第10
図（ａ）に示すように、各行の選択時に行−列電極間に
大なる実効電圧が印加され、非選択時に小なる実効電圧
が印加されるように出力される。103はデータ線側駆動
回路であって、データ線側駆動信号Ｄを列電極へ出力す
る。Ｄは第10図（ｂ）に示すように、ONパルスが後部に
寄せられたパルス幅変調信号である。
次に、データ線側駆動回路103の構成を説明する。108
はカウンタであって、前記401と同様の可能である。109
は階調データを格納するメモリであって、前記402と同
様の機能である。ゲート110はカウンタ108の出力Q0、Q
1、Q2、Q3とメモリ109の出力M0、M1、M2、M3との一致を
検出する４個のEX−NORゲートとさらにそれらのANDをと
る。すなわち、ゲート110では108と109の補数のデータ
の一致を検出し、次段のRSラッチ111をセットする。111
のリセットはＲ信号でなされる。Ｒは第８図のように周
期が選択期間Ｔのパルスである。この回路により、メモ
リ109のコードに対応して第８図のようなパルス幅変調
信号が得られる。このRSラッチ111の出力で、トランス
ミッション・ゲート112でON電圧ＶONとOFF電圧ＶOFFの
いずれを選択するかを制御する。
はカウンタであって、前記401と同様の可能である。109
は階調データを格納するメモリであって、前記402と同
様の機能である。ゲート110はカウンタ108の出力Q0、Q
1、Q2、Q3とメモリ109の出力M0、M1、M2、M3との一致を
検出する４個のEX−NORゲートとさらにそれらのANDをと
る。すなわち、ゲート110では108と109の補数のデータ
の一致を検出し、次段のRSラッチ111をセットする。111
のリセットはＲ信号でなされる。Ｒは第８図のように周
期が選択期間Ｔのパルスである。この回路により、メモ
リ109のコードに対応して第８図のようなパルス幅変調
信号が得られる。このRSラッチ111の出力で、トランス
ミッション・ゲート112でON電圧ＶONとOFF電圧ＶOFFの
いずれを選択するかを制御する。
このデータ線側駆動回路103により駆動した場合の液
晶層107に印加される電圧（列電極104−行電極105間の
差電圧）の波形図を第９図（ａ）（ｂ）に示す。第９図
（ａ）は（M0,M1,M2,M3）＝（0,1,1,1）の場合であり、
同図（ｂ）は（M0,M1,M2,M3）＝（1,1,0,0）の場合であ
る。いずれも選択時のONパルスを後部に寄せることによ
り、印加されたパルス幅変調信号に対応したＶLCが液晶
層に印加される。第９図において、tOFF期間とtON期間
の和が選択期間Ｔに相当し、tOFFの期間はOFF電位出力
期間であり、tONの期間がON電位出力期間である。tOFF
期間の電圧（ＶOFF）は非線型二端子素子の閾地電圧Vth
より大きな電圧であるので、非線型二端子素子は低抵抗
となって液晶層に電圧が充電される（液晶層への充電電
圧は斜線部分）。しかし、この充電電圧は液晶層をOFF
状態にさせたままの電圧である。その後、tON期間にな
ると、さらに大きな電圧（ＶON）となり、液晶をON状態
側へ変化させる電圧が充電されていく。
晶層107に印加される電圧（列電極104−行電極105間の
差電圧）の波形図を第９図（ａ）（ｂ）に示す。第９図
（ａ）は（M0,M1,M2,M3）＝（0,1,1,1）の場合であり、
同図（ｂ）は（M0,M1,M2,M3）＝（1,1,0,0）の場合であ
る。いずれも選択時のONパルスを後部に寄せることによ
り、印加されたパルス幅変調信号に対応したＶLCが液晶
層に印加される。第９図において、tOFF期間とtON期間
の和が選択期間Ｔに相当し、tOFFの期間はOFF電位出力
期間であり、tONの期間がON電位出力期間である。tOFF
期間の電圧（ＶOFF）は非線型二端子素子の閾地電圧Vth
より大きな電圧であるので、非線型二端子素子は低抵抗
となって液晶層に電圧が充電される（液晶層への充電電
圧は斜線部分）。しかし、この充電電圧は液晶層をOFF
状態にさせたままの電圧である。その後、tON期間にな
ると、さらに大きな電圧（ＶON）となり、液晶をON状態
側へ変化させる電圧が充電されていく。
次に、時間幅を広げて、第10図及び第11図に液晶表示
部の駆動波形を指示する。第10図は選択時のONパルスを
後部に寄せて（ａ）（ｂ）の各信号を行電極、列電極に
印加して（ｃ）のような差電圧が得られることを示す。
第９図で説明したようにその選択期間Ｔでは、パルス幅
変調されたＶLCが液晶層に印加される。その後の非選択
期間では、図示されるように差電圧は非線型二端子素子
の閾値電圧より小さい電圧となる。しかし、選択期間後
の非選択期間では、選択期間中に充電された液晶層の電
荷により、非線型二端子素子に加わる電圧ＶNLは、選択
期間とは逆極性の大きな値となってしまうため、1001、
1002のように、次の行のデータ側線駆動電圧で変圧を受
けてしまうことになる。これは行間のストロークとなっ
て表示部に現れる。
部の駆動波形を指示する。第10図は選択時のONパルスを
後部に寄せて（ａ）（ｂ）の各信号を行電極、列電極に
印加して（ｃ）のような差電圧が得られることを示す。
第９図で説明したようにその選択期間Ｔでは、パルス幅
変調されたＶLCが液晶層に印加される。その後の非選択
期間では、図示されるように差電圧は非線型二端子素子
の閾値電圧より小さい電圧となる。しかし、選択期間後
の非選択期間では、選択期間中に充電された液晶層の電
荷により、非線型二端子素子に加わる電圧ＶNLは、選択
期間とは逆極性の大きな値となってしまうため、1001、
1002のように、次の行のデータ側線駆動電圧で変圧を受
けてしまうことになる。これは行間のストロークとなっ
て表示部に現れる。
第11図ではこの欠点を補償するために、（ａ）信号に
ついては選択期間Ｔの後縁に、それまでの選択期間とは
逆の極性のパルス1003、1004を加え（ｂ）信号について
は選択期間Ｔの後縁にOFF電圧レベル加えている。それ
により、差電圧（ｃ）では、選択期間Ｔの後縁で1007、
1008のパルス（電荷放電信号）が加わるため、選択期間
中に充電された液晶層の電荷が充分に放電され（ＶNL＜
Vthとするのが良い）、以後の非選択期間でのＶNLは小
さな値となるため、第10図（ｃ）のように次の行のデー
タ線駆動電圧による変調を抑えることができ、回路的に
は例えば第１図、第10図でリセット信号Ｒのパルス幅を
広げる等の方法がある。
ついては選択期間Ｔの後縁に、それまでの選択期間とは
逆の極性のパルス1003、1004を加え（ｂ）信号について
は選択期間Ｔの後縁にOFF電圧レベル加えている。それ
により、差電圧（ｃ）では、選択期間Ｔの後縁で1007、
1008のパルス（電荷放電信号）が加わるため、選択期間
中に充電された液晶層の電荷が充分に放電され（ＶNL＜
Vthとするのが良い）、以後の非選択期間でのＶNLは小
さな値となるため、第10図（ｃ）のように次の行のデー
タ線駆動電圧による変調を抑えることができ、回路的に
は例えば第１図、第10図でリセット信号Ｒのパルス幅を
広げる等の方法がある。
なお、本発明の実施例では、第10図の場合は選択期間
Ｔがパルス幅変調信号を実質的に画素の液晶層に印加す
る期間であり、第11図の場合は選択期間Ｔのうち電荷放
電信号の印加されている期間を除く期間がパルス幅変調
信号を実質的に画素の液晶層に印加する期間である。
Ｔがパルス幅変調信号を実質的に画素の液晶層に印加す
る期間であり、第11図の場合は選択期間Ｔのうち電荷放
電信号の印加されている期間を除く期間がパルス幅変調
信号を実質的に画素の液晶層に印加する期間である。
以上説明したように、本発明では、画素において表示
させる階調レベルを示す列信号を液晶層に印加する選択
期間内において、選択期間の後縁側をON電位出力期間の
後縁の基準としてON電位出力期間が連続し、ON電位出力
期間の前にOFF電位出力期間が連続するように、ON電位
及びOFF電位を出力しており、選択期間内の行信号とOFF
電位の差電圧を、二端子素子を低抵抗として液晶層を充
電可能な二端子素子の閾値電圧より大きく、かつ液晶層
をOFF状態とする第１電圧とし、選択期間内の行信号とO
N電位の差電圧を、閾値電圧及び第１電圧より大きく、
かつ液晶層をON状態側に変化させる第２電圧とし、非選
択期間内の行信号と列信号の差電圧を、閾値電圧より小
さい第３電圧とすることにより、液晶層と電流−電圧特
性が非線型な二端子素子を直列接続して画素を構成して
なる画像表示装置において、階調レベルをパルス幅に変
調した信号に基づく階調表示を可能とした。
させる階調レベルを示す列信号を液晶層に印加する選択
期間内において、選択期間の後縁側をON電位出力期間の
後縁の基準としてON電位出力期間が連続し、ON電位出力
期間の前にOFF電位出力期間が連続するように、ON電位
及びOFF電位を出力しており、選択期間内の行信号とOFF
電位の差電圧を、二端子素子を低抵抗として液晶層を充
電可能な二端子素子の閾値電圧より大きく、かつ液晶層
をOFF状態とする第１電圧とし、選択期間内の行信号とO
N電位の差電圧を、閾値電圧及び第１電圧より大きく、
かつ液晶層をON状態側に変化させる第２電圧とし、非選
択期間内の行信号と列信号の差電圧を、閾値電圧より小
さい第３電圧とすることにより、液晶層と電流−電圧特
性が非線型な二端子素子を直列接続して画素を構成して
なる画像表示装置において、階調レベルをパルス幅に変
調した信号に基づく階調表示を可能とした。
さらに、選択期間内では、二端子素子を低抵抗とする
電圧が少なくとも印加され、OFF電位出力期間において
も二端子素子は低抵抗となって液晶層が充電されるの
で、ON電位出力期間に液晶をON状態側に変化させる電圧
をパルス幅に応じて液晶層にさらに充電でき、ON電位の
出力期間を階調表示に有効に利用できる。また、OFF電
位出力期間においても液晶層を充電できるので、パルス
幅の長さに係わらず、選択期間に常に液晶層に充電する
ことができ、表示の書き換えができる。また、非選択期
間には非線型二端子素子の閾値電圧より小さい電圧を差
電圧として与え、非選択期間での差電圧による液晶層へ
の影響を低減することができる。
電圧が少なくとも印加され、OFF電位出力期間において
も二端子素子は低抵抗となって液晶層が充電されるの
で、ON電位出力期間に液晶をON状態側に変化させる電圧
をパルス幅に応じて液晶層にさらに充電でき、ON電位の
出力期間を階調表示に有効に利用できる。また、OFF電
位出力期間においても液晶層を充電できるので、パルス
幅の長さに係わらず、選択期間に常に液晶層に充電する
ことができ、表示の書き換えができる。また、非選択期
間には非線型二端子素子の閾値電圧より小さい電圧を差
電圧として与え、非選択期間での差電圧による液晶層へ
の影響を低減することができる。
第１図は本発明による画像表示装置の構成図。 第２図は非線型二端子素子の特性図。 第３図は従来の液晶表示体の駆動波形図。 第４図は従来のデータ線側駆動回路図。 第５図は第４図各部のタイムチャート。 第６図は一画素の構成図。 第７図は従来の液晶表示体の駆動波形図。 第８図は本発明によるデータ線側駆動回路のタイムチャ
ート。 第９図（ａ）（ｂ）は本発明による液晶表示体の駆動波
形図。 第10図（ａ）〜（ｃ）は本発明による液晶表示体の駆動
波形図（Ｉ）。 第11図（ａ）〜（ｃ）は本発明による液晶表示体の駆動
波形図（II）。 101……液晶表示部 102……コモン線側駆動回路 103……データ線側駆動回路 104……列電極 105……行電極 106……非線型二端子素子 107……液晶層 1007,1008……電荷放電信号
ート。 第９図（ａ）（ｂ）は本発明による液晶表示体の駆動波
形図。 第10図（ａ）〜（ｃ）は本発明による液晶表示体の駆動
波形図（Ｉ）。 第11図（ａ）〜（ｃ）は本発明による液晶表示体の駆動
波形図（II）。 101……液晶表示部 102……コモン線側駆動回路 103……データ線側駆動回路 104……列電極 105……行電極 106……非線型二端子素子 107……液晶層 1007,1008……電荷放電信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池尻 博明 諏訪市大和３丁目３番５号 セイコーエ プソン株式会社内 (72)発明者 内川 芳郎 諏訪市大和３丁目３番５号 セイコーエ プソン株式会社内 (72)発明者 津田 昌秀 諏訪市大和３丁目３番５号 セイコーエ プソン株式会社内 (56)参考文献 特開 昭57−58191（ＪＰ，Ａ) 特開 昭51−44896（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数の行電極及び列電極を有し、該行電極
と該列電極の間に液晶層と非線型な電流−電圧特性を有
する二端子素子とを電気的に直列接続して画素が構成さ
れる液晶表示部と、 選択期間と非選択期間とを有する行信号を前記行電極に
出力する第１の駆動回路と、 階調レベルに応じて前記選択期間内における出力時間比
率が変化するON電位とOFF電位を有する列信号を前記選
択期間に同期して出力する第２の駆動回路とを備え、 前記第２の駆動回路は、前記選択期間内において、該選
択期間の後縁側をON電位出力期間の後縁の基準としてON
電位出力期間が連続し、該ON電位出力期間の前にOFF電
位出力期間が連続するように、前記ON電位及び前記OFF
電位を出力する手段を有し、 前記第１の駆動回路及び前記第２の駆動回路は、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化させる第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とするように、前記行信号及び前記列信号を出力
する ことを特徴とする画像表示装置。 - 【請求項２】複数の行電極及び列電極を有し、該行電極
と該列電極の間に液晶層と非線型な電流−電圧特性を有
する二端子素子とを電気的に直列接続して画素が構成さ
れる液晶表示部を備える画像表示装置の駆動方法におい
て、 選択期間と非選択期間とを有する行信号を前記行電極に
印加し、 階調レベルに応じて前記選択期間内における出力時間比
率が変化するON電位とOFF電位を有する列信号を前記選
択期間に同期して前記列電極に印加し、かつ前記列信号
は、前記選択期間内において、該選択期間の後縁側をON
電位出力期間の後縁の基準としてON電位出力期間が連続
し、該ON電位出力期間の前にOFF電位出力期間が連続す
るようにするように印加され、 前記画素には、前記行信号と前記列信号の差電圧を印加
し、 前記選択期間内の前記行信号と前記OFF電位の差電圧
を、前記二端子素子を低抵抗として前記液晶層を充電可
能な前記二端子素子の閾値電圧より大きく、かつ前記液
晶層をOFF状態とする第１電圧とし、前記選択期間内の
前記行信号と前記ON電位の差電圧を、前記閾値電圧及び
前記第１電圧より大きく、かつ前記液晶層をON状態側に
変化させる第２電圧とし、前記非選択期間内の前記行信
号と前記列信号の差電圧を、前記閾値電圧より小さい第
３電圧とする ことを特徴とする画像表示装置の駆動方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21296485 | 1985-09-26 | ||
| JP61-24338 | 1986-02-06 | ||
| JP60-212964 | 1986-02-06 | ||
| JP2433886 | 1986-02-06 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7018208A Division JP2576951B2 (ja) | 1995-02-06 | 1995-02-06 | 画像表示装置 |
| JP8055209A Division JPH0968693A (ja) | 1985-09-26 | 1996-03-12 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62283321A JPS62283321A (ja) | 1987-12-09 |
| JP2572578B2 true JP2572578B2 (ja) | 1997-01-16 |
Family
ID=26361837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226774A Expired - Lifetime JP2572578B2 (ja) | 1985-09-26 | 1986-09-25 | 画像表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572578B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8802436A (nl) * | 1988-10-05 | 1990-05-01 | Philips Electronics Nv | Werkwijze voor het besturen van een weergeefinrichting. |
| JP2806718B2 (ja) * | 1992-11-25 | 1998-09-30 | シャープ株式会社 | 表示装置の駆動方法及び駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5144896A (ja) * | 1974-10-16 | 1976-04-16 | Hitachi Ltd | Ekishohyojisochi |
-
1986
- 1986-09-25 JP JP61226774A patent/JP2572578B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62283321A (ja) | 1987-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001848B1 (ko) | 화상 표시 장치 | |
| EP0137726A2 (en) | Addressing liquid crystal displays | |
| JPH05714B2 (ja) | ||
| US5247376A (en) | Method of driving a liquid crystal display device | |
| GB2103003A (en) | Improvements in liquid crystal displays and methods of driving | |
| JPS6238709B2 (ja) | ||
| EP0106550B1 (en) | Method of driving a matrix type display | |
| JPS63113497A (ja) | 表示装置の動作方法および表示装置 | |
| JPS60120399A (ja) | ダイオ−ド型表示装置の駆動方法 | |
| JP2534334B2 (ja) | 表示装置 | |
| JP2572578B2 (ja) | 画像表示装置及びその駆動方法 | |
| JP2576951B2 (ja) | 画像表示装置 | |
| JP3328944B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0968693A (ja) | 画像表示装置 | |
| JPH0513320B2 (ja) | ||
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPS6258512B2 (ja) | ||
| JP3454567B2 (ja) | 液晶表示装置の駆動方法 | |
| US5666131A (en) | Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same | |
| US20020030655A1 (en) | Multi line selection LCD driver | |
| JPS63188119A (ja) | 液晶表示装置の駆動方法 | |
| JPH01251017A (ja) | 液晶表示装置 | |
| JP2628760B2 (ja) | 表示装置の駆動装置 | |
| JP3515200B2 (ja) | 液晶表示装置とその駆動方法 | |
| JPH05333819A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |