JP2571363B2 - Integrated circuit for receiving PCM optical communication - Google Patents
Integrated circuit for receiving PCM optical communicationInfo
- Publication number
- JP2571363B2 JP2571363B2 JP60257557A JP25755785A JP2571363B2 JP 2571363 B2 JP2571363 B2 JP 2571363B2 JP 60257557 A JP60257557 A JP 60257557A JP 25755785 A JP25755785 A JP 25755785A JP 2571363 B2 JP2571363 B2 JP 2571363B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- integrated circuit
- preamplifier
- optical communication
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、PCM光通信に利用する、PCM光通信受信用集
積回路に関するものである。Description: TECHNICAL FIELD The present invention relates to an integrated circuit for receiving PCM optical communication used for PCM optical communication.
（従来例の構成とその問題点） 第３図は従来のPCM光通信受信器のブロック図であ
る。同図において、受光素子21で光パルスが電気パルス
に変換され、プリアンプ22、AGCアンプ23、およびメイ
ンアンプ24で増幅される。クランプ回路25によって直流
再生された電気パルスは、識別器26に入力され、クロッ
ク抽出回路27で抽出されたクロックのタイミングによっ
て3R再生される。一方クランプ後の電気パルスのピーク
値をピーク検波回路28によって検波してAGCアンプ23の
ゲインおよびDC/DCコンバータ29を介して受光素子21の
増幅率を制御する。(Configuration of Conventional Example and Problems Thereof) FIG. 3 is a block diagram of a conventional PCM optical communication receiver. In the figure, a light pulse is converted into an electric pulse by a light receiving element 21 and amplified by a preamplifier 22, an AGC amplifier 23, and a main amplifier 24. The electric pulse reproduced by the clamp circuit 25 is input to the discriminator 26, and is subjected to 3R reproduction according to the timing of the clock extracted by the clock extraction circuit 27. On the other hand, the peak value of the clamped electric pulse is detected by a peak detection circuit 28, and the gain of the AGC amplifier 23 and the amplification factor of the light receiving element 21 are controlled via the DC / DC converter 29.
このように光パルスは、あるAGC範囲内の光入力レベ
ルであれば、識別器において正しくもとのパルスに再生
される。As described above, the optical pulse is correctly reproduced by the discriminator into the original pulse if the optical input level is within a certain AGC range.
（発明が解決しようとする問題点） 上記構成においては、クロック抽出の中心周波数によ
り伝達速度が、DC/DCコンバータの出力電圧により受光
素子の波長（短波か長波か）および種類（APDかPIN−PD
か）が限定されていた。(Problems to be Solved by the Invention) In the above configuration, the transmission speed depends on the center frequency of clock extraction, and the wavelength (short wave or long wave) and type (APD or PIN-) of the light receiving element depend on the output voltage of the DC / DC converter. PD
Was limited.
本発明の目的は、従来の欠点を解消し、同一の受信用
集積回路により、異なる伝送速度、異なる波長帯、異な
る受光素子に対して受信器を構成でき、しかも識別器入
力レベルのバラつきを防ぐことができるPCM光通信受信
用集積回路を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to solve the conventional disadvantages and to enable a receiver to be configured for different transmission speeds, different wavelength bands, and different light receiving elements by the same receiving integrated circuit, and to prevent variations in the input level of the discriminator. It is an object of the present invention to provide an integrated circuit for receiving PCM optical communication.
（問題点を解決するための手段および作用） 本発明のPCM光通信受信用集積回路は、プリアンプ、A
GCアンプ、メインアンプ、クランプ回路、識別器、クロ
ック抽出器、DC/DCコンバータからなり、受光素子とプ
リアンプの帰還抵抗およびクロック抽出の中心周波数を
決定する水晶を外付けするための外部端子を有し、前記
プリアンプの帰還抵抗の値を、伝送速度、使用波長、使
用受光素子によって決定する最小受光パワーに応じて選
択することによって、識別器入力振幅を一定値にするよ
うにしたものである。(Means and Action for Solving the Problems) The integrated circuit for receiving PCM optical communication of the present invention comprises a preamplifier, an A
It consists of a GC amplifier, a main amplifier, a clamp circuit, a discriminator, a clock extractor, and a DC / DC converter, and has external terminals for externally connecting the photodetector, the feedback resistance of the preamplifier, and the crystal that determines the center frequency of clock extraction The value of the feedback resistor of the preamplifier is selected in accordance with the transmission speed, the wavelength used, and the minimum light receiving power determined by the light receiving element used, so that the discriminator input amplitude is made constant.
また、クロック抽出の中心周波数を決定する水晶（ま
たはSAWフィルタ）を外付けすることによって、伝送速
度を限定しない3R再生機能をもつものである。In addition, by externally attaching a crystal (or SAW filter) that determines the center frequency of clock extraction, it has a 3R playback function that does not limit the transmission speed.
さらに、DC/DCコンバータの出力電圧を短波APDで使用
する数百ボルトまで出るようにしておき、長波APDで使
用する数十ボルトを兼用できるようにし、またDC/DCコ
ンバータの出力電圧を固定とするスイッチ端子を設ける
ことによって、受光素子としてPIN−PDも使用可能とす
るものである。In addition, the output voltage of the DC / DC converter must be up to several hundred volts used in the short-wave APD, so that it can be used for several tens of volts used in the long-wave APD, and the output voltage of the DC / DC converter is fixed. By providing a switch terminal, a PIN-PD can also be used as a light receiving element.
（実施例） 本発明の一実施例を第１図および第２図に基づいて説
明する。(Embodiment) An embodiment of the present invention will be described with reference to FIG. 1 and FIG.
第１図は、本発明のPCM光通信受信用集積回路のブロ
ック図である。同図において１は受光素子、２はプリア
ンプの帰還抵抗器であり、破線で囲んだ部分が従来例に
示した受信用集積回路の光受信器と同じである。すなわ
ち３はプリアンプ、４はAGCアンプ、５はメインアン
プ、６はクランプ回路、７は識別器、８はクロック抽出
回路、９はピーク検波回路であり、10はDC/DCコンバー
タである。クロック抽出周波数をきめる水晶11は、集積
回路に外付けできるようになっている。FIG. 1 is a block diagram of an integrated circuit for receiving PCM optical communication according to the present invention. In FIG. 1, reference numeral 1 denotes a light receiving element, 2 denotes a feedback resistor of a preamplifier, and a portion surrounded by a broken line is the same as the optical receiver of the receiving integrated circuit shown in the conventional example. That is, 3 is a preamplifier, 4 is an AGC amplifier, 5 is a main amplifier, 6 is a clamp circuit, 7 is a discriminator, 8 is a clock extraction circuit, 9 is a peak detection circuit, and 10 is a DC / DC converter. The crystal 11 for determining the clock extraction frequency can be externally attached to the integrated circuit.
また同じピーク検波値に対してDC/DCコンバータ10の
出力電圧を変えて短波、長波APDあるいはPIN−PDの各種
受光素子に対応できるようにするためのDC/DC出力調整
用端子12をもつ。It also has a DC / DC output adjustment terminal 12 for changing the output voltage of the DC / DC converter 10 for the same peak detection value so that it can support various light receiving elements such as short-wave, long-wave APD or PIN-PD.
本実施例においては、伝送速度に応じたクロック抽出
を、外付けの水晶を変えることで行なうことができる。
また、DC/DCコンバータの出力電圧を、調整用端子の電
圧を変えることで制御できるため、受光素子として短波
APD、長波APD、PIN−PDのいずれも用いることができ
る。In this embodiment, the clock extraction according to the transmission speed can be performed by changing the external crystal.
In addition, since the output voltage of the DC / DC converter can be controlled by changing the voltage of the adjustment terminal,
Any of APD, long-wave APD, and PIN-PD can be used.
最小受光パワーは、伝送速度、波長帯、受光素子の種
類によって大体第２図に示すように異なる。そのために
集積回路のゲインが一定であっては、最小受光パワーに
おける識別器入力レベルが大きくバラついてしまう。こ
れを防ぐために、プリアンプのゲインを決定する帰還抵
抗器２を最小受光パワーに応じて選択すればよい。ただ
し、帰還抵抗器２を大きくするとゲインは大きくなる
が、プリアンプ３の帯域が狭くなるので帰還抵抗器２は
伝送速度によって決まる上限値があるが、伝送速度が大
きいほど、最小受光パワーが大きくなり、したがってプ
リアンプ３のゲインを小さくしなければならない。この
ため伝送速度が速い場合には帰還抵抗器２を小さくし、
遅い場合には大きくすることによって、プリアンプ３の
所要帯域およびプリアンプ３の所要ゲインの両者を満足
することができる。The minimum light receiving power generally differs depending on the transmission speed, wavelength band, and type of light receiving element as shown in FIG. Therefore, if the gain of the integrated circuit is constant, the input level of the discriminator at the minimum received light power greatly varies. In order to prevent this, the feedback resistor 2 that determines the gain of the preamplifier may be selected according to the minimum light receiving power. However, when the feedback resistor 2 is increased, the gain is increased, but the band of the preamplifier 3 is narrowed. Therefore, the feedback resistor 2 has an upper limit determined by the transmission speed. However, the higher the transmission speed, the larger the minimum received light power. Therefore, the gain of the preamplifier 3 must be reduced. Therefore, when the transmission speed is high, the feedback resistor 2 is reduced,
When the speed is slow, by increasing the value, both the required band of the preamplifier 3 and the required gain of the preamplifier 3 can be satisfied.
また同じ伝送速度において、受光素子による最小受光
パワーの差は短波PINと長波PINがほぼ等しく、長波APD
がPINの場合よりも約10dB小さく、短波APDが約20dB小さ
いので、これは最小受光パワーにおけるAPDの増倍率Ｍ
を長波約10、短波で約100とすることで、最小受光パワ
ーにおけるプリアンプ出力をほぼ一定とすることができ
る。Ｍ＝10、およびＭ＝100はそれぞれの波長における
最適増倍率にほぼ等しい。このように同じ受信用集積回
路を用いて、異なる伝送速度、異なる波長帯、異なる受
光素子に対して受光器を構成できる。At the same transmission rate, the difference between the minimum light receiving power of the light receiving element is that the short-wave PIN and long-wave PIN are almost equal,
Is about 10 dB smaller than the case of the PIN and the short-wave APD is about 20 dB smaller, so this is the multiplication factor M of the APD at the minimum received power.
Is set to about 10 for a long wave and about 100 for a short wave, the preamplifier output at the minimum received light power can be made substantially constant. M = 10 and M = 100 are approximately equal to the optimum multiplication factor at each wavelength. As described above, a photodetector can be configured for different transmission speeds, different wavelength bands, and different photodetectors using the same receiving integrated circuit.
（発明の効果） 本発明によれば、以下に示すような種々の効果があ
る。(Effects of the Invention) According to the present invention, there are various effects as described below.
（１） クロック抽出の中心周波数を決定する水晶（ま
たはSAWフィルタ）をICの外付けとすることにより、異
なる伝送速度に対して同じICが使える。(1) The same IC can be used for different transmission speeds by externally attaching a crystal (or SAW filter) that determines the center frequency of clock extraction to the IC.
（２） DC/DCコンバータの出力電圧をICのピンに加え
る電圧によって制御する構成のため、受光素子として、
短波APD、長波APD、PIN−PDのいずれでも使用できる。(2) Since the output voltage of the DC / DC converter is controlled by the voltage applied to the pins of the IC,
Any of short wave APD, long wave APD, and PIN-PD can be used.
（３） 伝送速度および受光素子によって異なる最小受
光パワーの違いを、プリアンプに外付けする帰還抵抗器
を変え、プリアンプゲインを変えること、および受光素
子の増倍率を短波APDで約100、長波APDで約10とするこ
とにより吸収し、プリアンプ出力が各最小受光パワーに
対して等しくなるようにできるため、AGCアンプ、メイ
ンアンプ等、他の回路部分は全く同一（同じIC）で、識
別器入力を一定とすることができる。(3) The difference in the minimum received light power that varies depending on the transmission speed and the light receiving element can be determined by changing the preamplifier gain by changing the feedback resistor externally connected to the preamplifier, and increasing the gain of the light receiving element by about 100 for short-wave APD and for long-wave APD. Since it is absorbed by setting it to about 10, the preamplifier output can be made equal for each minimum received light power. Therefore, other circuit parts such as AGC amplifier and main amplifier are completely the same (same IC), It can be constant.
第１図は本発明の一実施例によるPCM光通信受信用集積
回路のブロック図、第２図は伝送速度、受光素子による
最小受光パワーの関係を示す図、第３図は従来のPCM光
通信受信用集積回路のブロック図である。 １……受光素子、２……帰還抵抗器、３……プリアン
プ、４……AGCアンプ、５……メインアンプ、６……ク
ランプ回路、７……識別器、８……クロック抽出回路、
９……ピーク検波回路、10……DC/DCコンバータ、11…
…水晶、12……DC/DC出力調整用端子。FIG. 1 is a block diagram of an integrated circuit for receiving PCM optical communication according to an embodiment of the present invention, FIG. 2 is a diagram showing a relationship between a transmission speed and a minimum light receiving power by a light receiving element, and FIG. It is a block diagram of a receiving integrated circuit. DESCRIPTION OF SYMBOLS 1 ... Light receiving element, 2 ... Feedback resistor, 3 ... Preamplifier, 4 ... AGC amplifier, 5 ... Main amplifier, 6 ... Clamp circuit, 7 ... Discriminator, 8 ... Clock extraction circuit,
9 ... Peak detection circuit, 10 ... DC / DC converter, 11 ...
… Crystal, 12… DC / DC output adjustment terminals.
Claims (3)
クランプ回路、識別器、クロック抽出器、DC/DCコンバ
ータからなり、受光素子と、前記プリアンプの帰還抵抗
と、クロック抽出の中心周波数を決定する水晶とを外付
けするための外部端子を有し、前記プリアンプの帰還抵
抗の値を、伝送速度、使用波長、使用受光素子によって
決定する最小受光パワーに応じて選択することによっ
て、識別器入力振幅を一定値にするようにしたことを特
徴とするPCM光通信受信用集積回路。1. A preamplifier, an AGC amplifier, a main amplifier,
A clamp circuit, a discriminator, a clock extractor, a DC / DC converter, having an external terminal for externally attaching a light receiving element, a feedback resistor of the preamplifier, and a crystal for determining a center frequency of clock extraction, PCM characterized in that the discriminator input amplitude is set to a constant value by selecting the value of the feedback resistor of the preamplifier in accordance with the transmission speed, wavelength used, and the minimum light receiving power determined by the light receiving element used. Integrated circuit for optical communication reception.
（またはSAWフィルタ）を外付けすることによって、伝
送速度を限定しない3R再生機能を持つことを特徴とする
特許請求の範囲第（１）項記載のPCM光通信受信用集積
回路。2. A 3R reproducing function which does not limit the transmission speed by externally attaching a crystal (or SAW filter) for determining a center frequency of clock extraction. The integrated circuit for receiving a PCM optical communication according to the above.
用する数百ボルトまで出力可能にして、長波APDで使用
する数十ボルトを兼用できるようにし、また前記DC/DC
コンバータの出力電圧を固定とするスイッチ端子を設け
ることによって、受光素子としてPIN−PDも使用可能と
することを特徴とする特許請求の範囲第（１）項記載の
PCM光通信受信用集積回路。3. An output voltage of a DC / DC converter can be output up to several hundred volts used in a short-wave APD, so that the output voltage can be used for several tens volts used in a long-wave APD.
2. The device according to claim 1, wherein a PIN-PD can be used as a light receiving element by providing a switch terminal for fixing an output voltage of the converter.
Integrated circuit for receiving PCM optical communication.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60257557A JP2571363B2 (en) | 1985-11-19 | 1985-11-19 | Integrated circuit for receiving PCM optical communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60257557A JP2571363B2 (en) | 1985-11-19 | 1985-11-19 | Integrated circuit for receiving PCM optical communication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62118556A JPS62118556A (en) | 1987-05-29 |
| JP2571363B2 true JP2571363B2 (en) | 1997-01-16 |
Family
ID=17307934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60257557A Expired - Fee Related JP2571363B2 (en) | 1985-11-19 | 1985-11-19 | Integrated circuit for receiving PCM optical communication |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571363B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074397A (en) | 2005-09-07 | 2007-03-22 | Sumitomo Electric Ind Ltd | Optical receiver |
| JP4315165B2 (en) * | 2006-04-28 | 2009-08-19 | 住友電気工業株式会社 | Station side device and optical receiving circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946440A (en) * | 1982-09-10 | 1984-03-15 | Matsushita Electric Ind Co Ltd | Signal receiving device for air conditioner |
-
1985
- 1985-11-19 JP JP60257557A patent/JP2571363B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62118556A (en) | 1987-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403247A3 (en) | Agc device for producing a gain controlled and d.c. offset removed signal | |
| US4932059A (en) | Variable matrix decoder for periphonic reproduction of sound | |
| KR950701468A (en) | Parallel non-tuned intermediate frequency amplifiers supply signals from each of the television's first detectors through their respective input filters | |
| KR900002985B1 (en) | Automatic gain control circuit | |
| RU94046427A (en) | PARALLEL OPERATIONAL OUTPUT | |
| JP2571363B2 (en) | Integrated circuit for receiving PCM optical communication | |
| JP2001045077A (en) | Method and device for demodulating amplitude shift keying data signal | |
| US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| JPS59230307A (en) | Optical receiver | |
| JP2501319B2 (en) | Optical receiver circuit for angle modulation signal | |
| JPH07177099A (en) | Optical reception equipment | |
| EP0929150A1 (en) | A method of and a circuit for automatic gain control (AGC) | |
| JPS5491165A (en) | Agc system | |
| JPS59110232A (en) | Light receiving signal controller | |
| JP2677186B2 (en) | Timing extraction circuit | |
| JP3804156B2 (en) | Receiver | |
| RU1793550C (en) | Single-sideband signal receiver | |
| JPH0758702A (en) | Optical receiving circuit | |
| JPH0638514Y2 (en) | Optical receiver | |
| JPS58147318U (en) | optical receiver | |
| JPS63129733A (en) | Optical receiver | |
| JPS62111534A (en) | Agc circuit | |
| JPH04342325A (en) | Optical receiver for optical burst transmission | |
| JPH0380230A (en) | Optical receiving device | |
| JPS6194423A (en) | Optical receiving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |