JP2569594B2 - Color image display circuit - Google Patents
Color image display circuitInfo
- Publication number
- JP2569594B2 JP2569594B2 JP62226878A JP22687887A JP2569594B2 JP 2569594 B2 JP2569594 B2 JP 2569594B2 JP 62226878 A JP62226878 A JP 62226878A JP 22687887 A JP22687887 A JP 22687887A JP 2569594 B2 JP2569594 B2 JP 2569594B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image display
- selection signal
- circuit
- color image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモザイク画素配列のカラー画像表示回路に関
する。The present invention relates to a mosaic pixel array color image display circuit.
テレビをはじめとする画像機器分野で、液晶等を表示
体に用いた機器が増加している。例えば、液晶テレビで
は液晶表示部へ画像信号を転送する方式として、アナロ
グ値である画像信号をA/D変換器によりディジタル値に
変換して転送する方式がある。2. Description of the Related Art In the field of image devices such as televisions, devices using a liquid crystal or the like as a display are increasing. For example, in a liquid crystal television, as a method of transferring an image signal to a liquid crystal display unit, there is a method in which an image signal that is an analog value is converted into a digital value by an A / D converter and transferred.
従来は、第3図に示す様に各色信号(R・G・B)毎
にA/D変換器31〜33を設け、Nビットのディジタル出力
信号をマルチプレックスしてカラー画像表示体36を駆動
していた。Conventionally, as shown in FIG. 3, A / D converters 31 to 33 are provided for each color signal (R, G, B), and an N-bit digital output signal is multiplexed to drive a color image display 36. Was.
しかし、従来のカラー画像表示回路ではA/D変換器を
3個必要とし、コストアップの要因となっていた。更
に、A/D変換後の出力数は3N本となり非常に多く、プリ
ント基板実装面積の増大となっていた。However, the conventional color image display circuit requires three A / D converters, which causes an increase in cost. Furthermore, the number of outputs after A / D conversion was 3N, which was extremely large, and the printed circuit board mounting area was increased.
そこで、本発明はこの様な問題点を解決するもので、
その目的とするところは、A/D変換器を1個に減らして
コストダウンを計ると共に、プリント基板実装面積を削
減する事にある。Therefore, the present invention solves such a problem.
The purpose is to reduce the cost by reducing the number of A / D converters to one, and to reduce the printed circuit board mounting area.
本発明のカラー画像表示回路は、 3原色の画素が水平方向に繰り返し配列されるととも
に垂直方向には同一色が隣合わないように配列されてな
るカラー画像表示体に画像表示をするカラー画像表示回
路において、 画像信号のアナログ3原色信号を選択信号に基づいて
順次選択して出力する選択手段と、 前記選択手段の出力をディジタル信号に変換するA/D
変換器と、 前記ディジタル信号に基づき前記画像表示体を駆動す
る駆動信号を発生する駆動回路と、 前記画像表示体の画面の垂直方向へ前記画像信号の供
給位置が順次進むに従って、前記選択信号の発生の順序
を該供給位置に応じて設定する設定信号を出力する設定
回路と、 画素クロック信号を分周し該分周動作に基づいて前記
選択信号を発生するカウンタを含み、該カウンタの初期
状態が前記設定信号により設定されてなる選択信号発生
回路とを具備し、 前記選択信号の発生の順序が前記供給位置に応じて切
り換えられてなることを特徴とする。The color image display circuit of the present invention is a color image display circuit for displaying an image on a color image display body in which pixels of three primary colors are repeatedly arranged in a horizontal direction and the same color is not arranged adjacent to each other in a vertical direction. A circuit for sequentially selecting and outputting analog three primary color signals of an image signal based on a selection signal; and an A / D for converting an output of the selection means into a digital signal.
A converter, a drive circuit for generating a drive signal for driving the image display body based on the digital signal, and as the supply position of the image signal sequentially advances in a vertical direction of a screen of the image display body, the selection signal A setting circuit for outputting a setting signal for setting the order of generation in accordance with the supply position; and a counter for dividing the pixel clock signal and generating the selection signal based on the dividing operation. And a selection signal generation circuit set by the setting signal, wherein an order of generation of the selection signal is switched according to the supply position.
以下、本発明について実施例に基づき詳細に説明す
る。Hereinafter, the present invention will be described in detail based on examples.
第1図は、本発明のカラー画像表示回路の回路図、第
2図は、第1図の動作を示すタイミングチャート図であ
る。FIG. 1 is a circuit diagram of a color image display circuit of the present invention, and FIG. 2 is a timing chart showing the operation of FIG.
映像信号は3原色に分解され、R色信号9、G色信号
7及びB色信号8としてアナログ・マルチプレクサ1に
入力される。該アナログ・マルチプレクサ1で1本化さ
れた色信号はA/D変換器2によりNビットのディジタル
値に変換され、階調データとして画像駆動回路3に入力
される。該画像駆動回路3は階調データに基づき、駆動
電圧を変化させて、液晶カラー画像表示体4の各液晶素
子のねじれ量を変える。従って、光の透過量が変化し、
画像が再生される。The video signal is decomposed into three primary colors and input to the analog multiplexer 1 as an R color signal 9, a G color signal 7, and a B color signal 8. The color signal integrated by the analog multiplexer 1 is converted into an N-bit digital value by the A / D converter 2 and input to the image drive circuit 3 as gradation data. The image drive circuit 3 changes the amount of twist of each liquid crystal element of the liquid crystal color image display 4 by changing the drive voltage based on the gradation data. Therefore, the amount of transmitted light changes,
The image is played.
ここで、カラー画像表示体4の画素配列は第4図に示
す様にモザイク構造になっている。即ち、画面左上を基
準とすると、1列目はRGB、2列目は1画素左へシフト
し、GBR、3列目は更に1画素シフトしBRGの繰返しとな
っている。即ち、垂直画素方向に対し1画素ずつシフト
し、3画素毎に同じ画素配列となる。従って、各色信号
を順番に選択するための選択信号13〜15の発生順序は、
(1+3N)列ではR選択信号15・G選択信号13・B選択
信号14、(2+3N)列ではG選択信号13・B選択信号14
・R選択信号15、(3+3N)列ではB選択信号14・R選
択信号15・G選択信号13の、繰返しとなる。(ただし、
N=0、1、2……)これを実現するために、3相選択
信号発生回路6は1/3分周リングカウンタで構成されて
おり、3本の選択信号の内1本のみが「1」となり、前
記アナログマルチプレクサ1内の3個のアナログスイッ
チの1つをオンさせる。Here, the pixel array of the color image display 4 has a mosaic structure as shown in FIG. That is, on the basis of the upper left of the screen, the first column is shifted to the left by RGB, the second column is shifted to the left by one pixel, the GBR is shifted by one pixel to the third column, and BRG is repeated. That is, the pixels are shifted one pixel at a time in the vertical pixel direction, and the same pixel arrangement is obtained every three pixels. Therefore, the generation order of the selection signals 13 to 15 for sequentially selecting each color signal is as follows.
In the (1 + 3N) column, the R selection signal 15, the G selection signal 13, and the B selection signal 14, and in the (2 + 3N) column, the G selection signal 13, the B selection signal 14.
In the R selection signal 15, (3 + 3N) columns, the B selection signal 14, the R selection signal 15, and the G selection signal 13 are repeated. (However,
N = 0, 1, 2,...) To realize this, the three-phase selection signal generation circuit 6 is configured by a 1/3 frequency-divided ring counter, and only one of the three selection signals is " 1 ", and turns on one of the three analog switches in the analog multiplexer 1.
また、(1+3N)列、(2+3N)列及び、(3+3N)
列の画像表示開始時に選択信号の位相を設定するため
に、選択信号位相設定回路5が設けられている。即ち、
垂直期間毎に発生される垂直スタート信号11により、D
形フリップ・フロップ(以下、FFと称する)23及び24が
それぞれセット及びリセットされる。その後、水平期間
における画像表示開始タイミングを示す水平スタート信
号10がクロック信号としてFF23及び24で構成される1/3
分周リングカウンタに入力される。また、該水平スター
ト信号10は立下り微分回路20へも入力されており、画像
表示開始時にパルス信号を発生する。該パルス信号はゲ
ート20〜22に入力されるが、これらゲートの開閉は前記
FF23及び24で構成されるリングカウンタの出力で制御さ
れる。従って、(1+3N)列ではゲート22が開き、パル
ス信号が、R設定信号17として、前記3相選択信号発生
回路6のカウンタを設定し、R選択信号15のみが「1」
となる。また、(2+3N)ではゲート20が開き、パルス
信号がG設定信号18として、同様に作動し、G選択信号
13のみが「1」となる。更に、(3+3N)列では、ゲー
ト21が開き、パルス信号がB設定信号16として同様に作
動し、B選択信号14のみが「1」となる。Also, (1 + 3N) row, (2 + 3N) row, and (3 + 3N) row
A selection signal phase setting circuit 5 is provided to set the phase of the selection signal at the start of image display of a column. That is,
The vertical start signal 11 generated for each vertical period allows D
Shape flip-flops (FF) 23 and 24 are set and reset, respectively. Thereafter, the horizontal start signal 10 indicating the image display start timing in the horizontal period is 1/3 which is constituted by FFs 23 and 24 as a clock signal.
It is input to the frequency division ring counter. The horizontal start signal 10 is also input to the falling differentiation circuit 20, and generates a pulse signal at the start of image display. The pulse signal is input to gates 20 to 22.
It is controlled by the output of a ring counter composed of FFs 23 and 24. Therefore, in the (1 + 3N) column, the gate 22 opens, and the pulse signal sets the counter of the three-phase selection signal generation circuit 6 as the R setting signal 17, and only the R selection signal 15 is "1".
Becomes Also, at (2 + 3N), the gate 20 opens, the pulse signal operates similarly as the G setting signal 18, and the G selection signal
Only 13 becomes “1”. Further, in the (3 + 3N) column, the gate 21 opens, the pulse signal operates similarly as the B setting signal 16, and only the B selection signal 14 becomes "1".
以上の動作により、モザイク画素配列に対するアナロ
グ・マルチプレックスが達成される。The above operation achieves analog multiplexing for the mosaic pixel array.
本発明は以上説明したとおり、モザイク画素配列のカ
ラー画像表示を行なう場合に、設定回路と選択信号発生
回路が3色の色信号を選択する選択信号の発生の順序を
切り換え、該3色の色信号をアナログ的にマルチプレッ
クスし、その後A/D変換したため、従来3個必要とし
た、A/D変換器が1個となり、大幅なコストダウンが計
れる。さらに、A/D変換出力数も1/3になり、プリント基
板実装面積の縮少も計れる。As described above, according to the present invention, when displaying a color image of a mosaic pixel array, the setting circuit and the selection signal generation circuit switch the order of generation of selection signals for selecting three color signals, and Since the signal was multiplexed in an analog manner and then A / D converted, the number of A / D converters, which was conventionally required three, becomes one, and the cost can be significantly reduced. Furthermore, the number of A / D conversion outputs is reduced to one third, and the printed circuit board mounting area can be reduced.
【図面の簡単な説明】 第1図は、本発明のカラー画像表示回路の回路図。 第2図は第1図の動作を示すタイミングチャート図。 第3図は従来のカラー画像表示回路のブロック図。 第4図はモザイク画素配列のカラー画像表示体の構造
図。 1……アナログ・マルチプレクサ 2……A/D変換器 3……画像駆動回路 4……カラー画像表示体 5……選択信号位相設定回路 6……3相選択信号発生回路 19……立下り微分回路 20〜22……ゲート 23、24……D形フリップ・フロップ 25……ノアゲートBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of a color image display circuit according to the present invention. FIG. 2 is a timing chart showing the operation of FIG. FIG. 3 is a block diagram of a conventional color image display circuit. FIG. 4 is a structural diagram of a color image display having a mosaic pixel array. DESCRIPTION OF SYMBOLS 1 ... Analog multiplexer 2 ... A / D converter 3 ... Image drive circuit 4 ... Color image display 5 ... Selection signal phase setting circuit 6 ... 3 phase selection signal generation circuit 19 ... Falling differential Circuits 20 to 22 Gate 23, 24 D-type flip-flop 25 NOR gate
Claims (1)
れるとともに垂直方向には同一色が隣合わないように配
列されてなるカラー画像表示体に画像表示をするカラー
画像表示回路において、 画像信号のアナログ3原色信号を選択信号に基づいて順
次選択して出力する選択手段と、 前記選択手段の出力をディジタル信号に変換するA/D変
換器と、 前記ディジタル信号に基づき前記画像表示体を駆動する
駆動信号を発生する駆動回路と、 前記画像表示体の画面の垂直方向へ前記画像信号の供給
位置が順次進むに従って、前記選択信号の発生の順序を
該供給位置に応じて設定する設定信号を出力する設定回
路と、 画素クロック信号を分周し該分周動作に基づいて前記選
択信号を発生するカウンタを含み、該カウンタの初期状
態が前記設定信号により設定されてなる選択信号発生回
路とを具備し、 前記選択信号の発生の順序が前記供給位置に応じて切り
換えられてなることを特徴とするカラー画像表示回路。1. A color image display circuit for displaying an image on a color image display in which pixels of three primary colors are repeatedly arranged in a horizontal direction and the same color is not arranged adjacent to each other in a vertical direction. Selecting means for sequentially selecting and outputting analog three primary color signals of the signal based on the selection signal; an A / D converter for converting an output of the selecting means into a digital signal; and displaying the image display body based on the digital signal. A drive circuit for generating a drive signal for driving; and a setting signal for setting the order of generation of the selection signal according to the supply position as the supply position of the image signal sequentially advances in a vertical direction of the screen of the image display body. And a counter that divides the pixel clock signal and generates the selection signal based on the frequency division operation, wherein the initial state of the counter is set to the setting signal. Ri set; and a selection signal generating circuit comprising, a color image display circuit order of occurrence of said selection signal is characterized by comprising switched in response to the supply position.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62226878A JP2569594B2 (en) | 1987-09-10 | 1987-09-10 | Color image display circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62226878A JP2569594B2 (en) | 1987-09-10 | 1987-09-10 | Color image display circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6469187A JPS6469187A (en) | 1989-03-15 |
JP2569594B2 true JP2569594B2 (en) | 1997-01-08 |
Family
ID=16851989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62226878A Expired - Lifetime JP2569594B2 (en) | 1987-09-10 | 1987-09-10 | Color image display circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2569594B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2608648B2 (en) * | 1991-06-28 | 1997-05-07 | 三星電子株式会社 | Image projection device and image projection method for projection display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61282823A (en) * | 1985-06-07 | 1986-12-13 | Sanyo Electric Co Ltd | Liquid crystal panel for color television |
JPS61206996U (en) * | 1985-06-12 | 1986-12-27 |
-
1987
- 1987-09-10 JP JP62226878A patent/JP2569594B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6469187A (en) | 1989-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4822142A (en) | Planar display device | |
US6219022B1 (en) | Active matrix display and image forming system | |
US5365284A (en) | Liquid crystal display device and driving method thereof | |
US6628253B1 (en) | Picture display device and method of driving the same | |
US6239781B1 (en) | Gray-scale signal generating circuit and liquid crystal display | |
US5298912A (en) | Multi-tone display device | |
US5600344A (en) | Liquid crystal display | |
KR20070050828A (en) | Display driving signal processor, display apparatus and a method of processing display driving signal | |
EP0273995B1 (en) | Planar display device | |
JP3044627B2 (en) | LCD panel drive circuit | |
US5189407A (en) | Multi-color display system | |
JP2569594B2 (en) | Color image display circuit | |
JP2556007B2 (en) | Color liquid crystal display | |
JP2564847B2 (en) | Color image display circuit | |
JPS62631B2 (en) | ||
US4878047A (en) | Structure of multiplex-type liquid crystal image display apparatus, and control circuit therefor | |
JP2512297B2 (en) | Color liquid crystal display device interface circuit | |
JPH0460583A (en) | Driving circuit of liquid crystal display device | |
US7262755B2 (en) | Multi-tone display device | |
JPH07168542A (en) | Liquid crystal display device | |
JPS61288579A (en) | Drive system for liquid crystal television panel | |
JP2537749B2 (en) | Matrix liquid crystal display drive circuit and liquid crystal display color television | |
JP2795845B2 (en) | LCD panel drive | |
JPH07261714A (en) | Active matrix display elements and dispaly system | |
JP2805052B2 (en) | How to display a color image on a liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |