JP2566800B2 - Light emitting device manufacturing method - Google Patents

Light emitting device manufacturing method

Info

Publication number
JP2566800B2
JP2566800B2 JP33355587A JP33355587A JP2566800B2 JP 2566800 B2 JP2566800 B2 JP 2566800B2 JP 33355587 A JP33355587 A JP 33355587A JP 33355587 A JP33355587 A JP 33355587A JP 2566800 B2 JP2566800 B2 JP 2566800B2
Authority
JP
Japan
Prior art keywords
substrate
layer
gas
light emitting
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33355587A
Other languages
Japanese (ja)
Other versions
JPH01173764A (en
Inventor
喜文 尾藤
暁 渡辺
鴻吉 石櫃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP33355587A priority Critical patent/JP2566800B2/en
Publication of JPH01173764A publication Critical patent/JPH01173764A/en
Application granted granted Critical
Publication of JP2566800B2 publication Critical patent/JP2566800B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLEDなどの発光素子の製法に関するものであ
る。
TECHNICAL FIELD The present invention relates to a method for manufacturing a light emitting device such as an LED.

〔従来の技術及びその問題点〕[Conventional technology and its problems]

近時、発光素子は多方面の分野で用いられており、こ
れに伴って耐環境性に優れた発光素子が要求される。例
えば発光側面が物理的又は化学的に影響を受け易い環境
のなかで用いられる場合には耐蝕性、耐熱性、機械的強
度などに優れた透光性保護部材を発光側面に形成しなけ
ればならない。
Recently, light emitting devices have been used in various fields, and accordingly, light emitting devices having excellent environmental resistance are required. For example, when the light emitting side surface is used in an environment that is easily affected physically or chemically, a translucent protective member having excellent corrosion resistance, heat resistance, mechanical strength, etc. must be formed on the light emitting side surface. .

上記発光素子はシリコン(Si)基板又はガリウムヒ素
(GaAs)基板の上にGa1-xAlxAs/GaAsなどから成る発光
ダイオードが形成された構造であり、このような構成で
あれば、GaAs基板やSi基板の光学的エネルギーバンドは
Ga1-xAlxAs/GaAsが有する発光エネルギーに比べて小さ
なり、そのために発光された光が基板によって吸収され
る。従って、その発光ダイオードが発光する光は基板に
対して反対側を投光し、前記透光性保護部材などを介し
て照射される。
The light emitting element has a structure in which a light emitting diode made of Ga 1-x Al x As / GaAs or the like is formed on a silicon (Si) substrate or a gallium arsenide (GaAs) substrate. The optical energy band of the substrate and Si substrate is
The emission energy is smaller than that of Ga 1-x Al x As / GaAs, and thus the emitted light is absorbed by the substrate. Therefore, the light emitted from the light emitting diode is projected on the opposite side to the substrate and is irradiated through the translucent protective member and the like.

これに対して、GaAs基板上にLPE法によりGa1-XAlXAs
を約300μmの厚みで成長させ、次いで:その層の上にG
a1-yAlyAs層を形成し、これによって両者の間でPN接合
を形成し、然る後、上記GaAs基板を研磨により除去する
ことが提案されている。
On the other hand, Ga 1-X Al X As
To a thickness of about 300 μm, then: G on top of that layer
It has been proposed to form an a 1-y Al y As layer, thereby forming a PN junction between them, and then removing the GaAs substrate by polishing.

しかしながら、このように製作された発光素子によれ
ば、GaAlAs層は強度的に劣っており、そのために発光素
子の信頼性が低下する。
However, according to the light emitting device manufactured as described above, the GaAlAs layer is inferior in strength, and thus the reliability of the light emitting device is deteriorated.

しかも、上記のような製作法を用いた場合、製造コス
トが著しく上がるという問題もある。
Moreover, there is a problem that the manufacturing cost is significantly increased when the above manufacturing method is used.

〔発明の目的〕[Object of the Invention]

従って本発明は上記事情に鑑みて完成されたものであ
り、その目的は基板側より発光させることができる発光
素子の製法を提供することにある。
Therefore, the present invention has been completed in view of the above circumstances, and an object thereof is to provide a method for manufacturing a light emitting element capable of emitting light from the substrate side.

本発明の他の目的は耐環境性及び信頼性に優れた発光
素子の製法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a light emitting device having excellent environment resistance and reliability.

本発明の更に他の目的は透光性保護部材を不要とし、
製造コストを低減させることができた発光素子の製法を
提供することにある。
Still another object of the present invention is to eliminate the need for a translucent protective member,
It is an object of the present invention to provide a method for manufacturing a light emitting device that can reduce the manufacturing cost.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、アルミナ単結晶基板上に2μm以下
の厚みのシリコン層を気相成長し、次いで該シリコン層
の上に順次下記(A)工程及び(B)工程から成る有機
金属熱分解気相成長法によりP−N接合をもつ第III・
V族化合物半導体層をエピタルシャル成長させて該半導
体層が発光する光を該シリコン層と該基板を介して投光
させることができることを特徴とする発光素子の製法が
提供される。
According to the present invention, a silicon layer having a thickness of 2 μm or less is vapor-deposited on an alumina single crystal substrate, and then an organometallic pyrolysis gas comprising the following steps (A) and (B) is sequentially formed on the silicon layer. Phase III with PN junction by phase growth method
A method for manufacturing a light-emitting device is provided, wherein a group V compound semiconductor layer is epitaxially grown and light emitted from the semiconductor layer can be projected through the silicon layer and the substrate.

(A)・・・前記基板を370乃至470℃の温度範囲内に設
定すると共に第III族元素含有ガス及び第V族元素含有
ガスを反応室内部に導入し、気相成長法により前記シリ
コン層の上に第III・V族化合物を生成する (B)・・・前記基板を550乃至750℃の温度範囲内に設
定すると共に第III族元素含有ガス及び第V族元素含有
ガスを反応室内部に導入し、気相成長法により第III・
V族化合物を生成する 以下、本発明を上記第III・V族化合物がGaAsである
場合を例にとって詳細に説明する。
(A) ... The substrate is set in a temperature range of 370 to 470 ° C., a group III element-containing gas and a group V element-containing gas are introduced into the reaction chamber, and the silicon layer is formed by vapor phase epitaxy. A group III / V compound is formed on the substrate (B) ... The substrate is set within a temperature range of 550 to 750 ° C., and the group III element-containing gas and the group V element-containing gas are placed inside the reaction chamber. Introduced into the
Production of Group V Compound Hereinafter, the present invention will be described in detail by taking the case where the group III / V compound is GaAs as an example.

本発明の製法によれば、アルミナ単結晶基板にシリコ
ン(Si)層を形成し、次いで上記(A)工程及び(B)
工程から成る有機金属熱分解気相成長法(Metal−Organ
ic Chemical Vapor Deposition、略して通常MOCVD法と
呼ばれる)を用いてSi層上にGaAs半導体層を形成し、し
かも、その形成に当たって上記半導体層をP−N接合と
成して発光ダイオードを形成する。そして、その発光ダ
イオードが発光する光がSi層と基板を介して発光できる
ようにし、これにより、耐環境性及び信頼性に優れ、製
造コストを低減させることができた発光素子が得られ
る。
According to the manufacturing method of the present invention, a silicon (Si) layer is formed on an alumina single crystal substrate, and then the steps (A) and (B) are performed.
Metal-organic pyrolysis vapor phase growth method (Metal-Organ
ic chemical vapor deposition (abbreviated as MOCVD method for short) is used to form a GaAs semiconductor layer on the Si layer, and the semiconductor layer is formed into a P-N junction to form a light emitting diode. Then, the light emitted from the light emitting diode is made to be able to emit light through the Si layer and the substrate, whereby a light emitting element having excellent environment resistance and reliability and capable of reducing manufacturing cost can be obtained.

このようにアルミナ単結晶基板上にSi層を形成した基
板、即ち、SOS基板(Silicon on Sapphire基板)と呼ば
れる基板を用いた場合には、Si層のないアルミナ単結晶
基板を用いて、その基板上にGaAs半導体層を形成した場
合に比べて結晶性が改善され、その結果、発光特性及び
信頼性が向上し、しかも、(100)面の面方位が得られ
る。
When a substrate having a Si layer formed on an alumina single crystal substrate in this way, that is, a substrate called a SOS substrate (Silicon on Sapphire substrate) is used, the alumina single crystal substrate without the Si layer is used to obtain the substrate. The crystallinity is improved as compared with the case where a GaAs semiconductor layer is formed on the GaAs semiconductor layer, and as a result, the light emission characteristics and reliability are improved, and moreover, the (100) plane orientation can be obtained.

先ず前記Si層はシランガスなどを熱分解する従来周知
のCVD法により形成される。
First, the Si layer is formed by a conventionally known CVD method in which silane gas or the like is thermally decomposed.

そのSi層の厚みは2μm以下、好適には1μm以下に
設定すればよい。
The thickness of the Si layer may be set to 2 μm or less, preferably 1 μm or less.

即ち、Si層はGaAs層に比べてバッドギャップが小さ
く、そのためにGaAs層が発光する光はSi層によって吸収
される。従って、Si層の厚みを小さくすることによって
その吸収量を小さくできる。本発明者等が繰り返し行っ
た実験によれば、Si層の厚みを2μm以下に設定した場
合、発光量の約60%以上がアルミナ単結晶基板から投光
され、これによって実用上支障のない発光素子と成り得
ることを確認した。
That is, since the Si layer has a smaller bad gap than the GaAs layer, the light emitted from the GaAs layer is absorbed by the Si layer. Therefore, the absorption amount can be reduced by reducing the thickness of the Si layer. According to experiments conducted by the inventors of the present invention, when the thickness of the Si layer is set to 2 μm or less, about 60% or more of the emitted light is emitted from the alumina single crystal substrate, which causes no practical problem. It was confirmed that it could be an element.

次にMOCVD法によりGaAs半導体層を上記Si層上に形成
する。
Next, a GaAs semiconductor layer is formed on the Si layer by MOCVD.

そのMOCVD法は順次下記(A)工程及び(B)工程か
ら成る。
The MOCVD method sequentially comprises the following steps (A) and (B).

(A)工程においては、SOS基板の温度を次の(B)工
程で設定される基板温度より低く設定し、Ga元素含有ガ
ス及びAs元素含有ガスを反応室に導入して結晶成長に要
する核を形成する。そのためにはSOS基板を370乃至470
℃、好適には400乃至450℃の温度に設定すればよい。37
0℃未満であればGaAsの核が成長しないことを実験上確
認した。一方、470℃を越えた場合には均質且つ良好な
島状成長が行われず、その原因として本発明者等は界面
に欠陥が生じているためであると考える。
In the step (A), the temperature of the SOS substrate is set lower than the substrate temperature set in the step (B), and a Ga element-containing gas and an As element-containing gas are introduced into the reaction chamber to generate a nucleus required for crystal growth. To form. For that, SOS substrate is 370 to 470
The temperature may be set to ℃, preferably 400 to 450 ℃. 37
It was experimentally confirmed that GaAs nuclei do not grow at temperatures lower than 0 ° C. On the other hand, when the temperature exceeds 470 ° C., uniform and favorable island-shaped growth is not performed, and the reason for this is that the inventors of the present invention have a defect in the interface.

この(A)工程によって生成するGaAs膜の厚みは100
乃至500Åの範囲内に設定するとよい。この範囲内に設
定された場合には十分に結晶化されていない膜が次の
(B)工程において結晶化が進行し易くなるという点で
よい。
The thickness of the GaAs film produced by this (A) process is 100
It is recommended to set it in the range of ~ 500Å. When it is set within this range, the film which is not sufficiently crystallized may be easily crystallized in the next step (B).

次の(B)工程はGaAsの結晶成長を行う工程であり、
Ga元素含有ガス及びAs元素含有ガスを反応室内部に導入
し、基至温度を550乃至750℃、好適には570乃至730℃の
範囲内に設定すると、これらのガスが熱分解し、(A)
工程にて生成したGaAs薄膜上にGaAsをエピタキシャル成
長させることができる。
The next (B) step is a step of growing GaAs crystal,
When a Ga element-containing gas and an As element-containing gas are introduced into the reaction chamber and the base temperature is set within the range of 550 to 750 ° C, preferably 570 to 730 ° C, these gases are thermally decomposed, and (A )
GaAs can be epitaxially grown on the GaAs thin film formed in the process.

上記(A)工程及び(B)工程に用いられるGa元素含
有ガスにはGa(CH33,Ga(C2H5などがあり、一方
のAs元素含有ガスにはAsH3などがある。そして、これら
のガスのキャリアガスにはH2又は不活性ガス(Ar,N2,H
e,Ne等)がある。
The Ga element-containing gas used in the above steps (A) and (B) includes Ga (CH 3 ) 3 , Ga (C 2 H 5 ) 3 and the like, while one As element-containing gas includes AsH 3 etc. is there. The carrier gas for these gases is H 2 or an inert gas (Ar, N 2 , H
e, Ne, etc.)

このようにして形成されるGaAs半導体層の伝導型を制
御するためには次の不純物をドーピングすればよい。
In order to control the conductivity type of the GaAs semiconductor layer thus formed, the following impurities may be doped.

n形半導体にするためにはSi,Se,Sなどをドーピング
すればよく、そのために用いられるドーパントにはSi
H4,Si2H6,H2Se,H2S等がある。
To make an n-type semiconductor, Si, Se, S, etc. may be doped, and the dopant used for that purpose is Si.
H 4 , Si 2 H 6 , H 2 Se, H 2 S, etc.

また、P形半導体にするためにはZn,Mgなどをドーピ
ングすればよく、そのために用いられるドーパントには
ジメチル亜鉛(DMZn),ヒスシクロペンダエニルマグネ
シウム(Cp2Mg)などがある。
In order to obtain a P-type semiconductor, Zn, Mg, etc. may be doped, and the dopants used for this purpose include dimethyl zinc (DMZn), hiscylco pentenyl magnesium (Cp 2 Mg) and the like.

そして、上記GaAs半導体層のうちGa元素の一部をAl,
P,Inなどで置換してGaAlAs,GaPAs,GaInAsなどの三元混
晶と成すこともでき、これにより、バンドギャップの大
きさが変えられる。そのために用いられるガスには(CH
33Al,(C2H53Al,(isoC4H93Al,(C2H53In,PH3
などがある。
Then, a part of Ga element in the GaAs semiconductor layer is Al,
It is also possible to substitute P, In or the like to form a ternary mixed crystal such as GaAlAs, GaPAs, GaInAs, etc., whereby the band gap size can be changed. The gas used for that is (CH
3 ) 3 Al, (C 2 H 5 ) 3 Al, (isoC 4 H 9 ) 3 Al, (C 2 H 5 ) 3 In, PH 3
and so on.

また本発明の製法においては、SOS基板上に表面平滑
性をもつGaAs半導体層を形成するとよく、これにより、
発光効率を顕著に高め、しかも、半導体表面の微細加工
が可能となる。
Further, in the manufacturing method of the present invention, it is preferable to form a GaAs semiconductor layer having surface smoothness on the SOS substrate.
Luminous efficiency is remarkably increased, and fine processing of the semiconductor surface becomes possible.

このような表面平滑性を得るためにはSi層表面のオフ
角度を(100)面から(011)面方向へ1〜8゜、好適に
は3〜6゜の範囲内に設定するとよい。このような範囲
設定はアルミナ単結晶基板のR面のオフ角度と対応して
おり、このオフ角度を決めることによってSi層表面のオ
フ角度が所定通りに決められる。
In order to obtain such surface smoothness, the off angle of the Si layer surface may be set within the range of 1 to 8 °, preferably 3 to 6 ° from the (100) plane toward the (011) plane. Such range setting corresponds to the off-angle of the R plane of the alumina single crystal substrate, and by determining this off-angle, the off-angle of the surface of the Si layer is determined as a predetermined value.

また、このSi層の厚みはGaAs層の結晶性が改善される
ように最低値が決められる。その厚みについて、本発明
者等は0.05μm以上がよいと考える。
The minimum thickness of this Si layer is determined so that the crystallinity of the GaAs layer is improved. Regarding the thickness, the present inventors consider that 0.05 μm or more is preferable.

かくして本発明の製法によれば、上記のような(A)
工程及び(B)工程並びにSOS基板表面のオフ角度に設
定することにより、表面平滑性が得られ、しかも、結晶
性に優れ且つその層表面に(100)面の面方位が得られ
る半導体素子が提供される。
Thus, according to the production method of the present invention, the above (A)
By setting the step and the step (B) and the off angle of the SOS substrate surface, a semiconductor element having surface smoothness, excellent crystallinity, and a (100) plane orientation on the layer surface can be obtained. Provided.

本発明者等が繰り返し行った実験によれば、その表面
平滑性は表面粗さで0.1S以下、更に0.05S以下、更にま
た0.03S以下にまで設定される。
According to experiments repeatedly conducted by the present inventors, the surface smoothness is set to a surface roughness of 0.1 S or less, 0.05 S or less, and 0.03 S or less.

本発明者等は、このような半導体素子を製作するに当
たって、上記(A)工程及び(B)工程の前に、次のよ
うに基板を前処理すると本発明の目的が更に有利に達成
することも見い出した。
In manufacturing such a semiconductor device, the inventors of the present invention can more advantageously achieve the object of the present invention by pretreating the substrate as follows before the steps (A) and (B). I also found out.

即ち、SOS基板をMOCVD用反応室内部に設置し、AsH3
どのAs元素含有ガス並びにH2などのキャリアガスを導入
し、通常の加熱手段によって基板を850℃以上、好適に
は1000℃以上になるまで加熱し、これにより、Si層の表
面に付着した酸化物を除去することができ、その結果、
更に結晶性が改善されたGaAs半導体層を形成することが
できる。
That is, the SOS substrate is installed in the MOCVD reaction chamber, an As element-containing gas such as AsH 3 and a carrier gas such as H 2 are introduced, and the substrate is heated to 850 ° C. or higher by a normal heating means, preferably 1000 ° C. or higher. Heating until the oxides adhering to the surface of the Si layer can be removed.
Further, a GaAs semiconductor layer having improved crystallinity can be formed.

更に本発明の製法によれば、GaAs半導体層の結晶性を
改善するために(A)工程や(B)工程におけるガス比
率を次の通りに設定するとよい。
Further, according to the manufacturing method of the present invention, the gas ratios in the steps (A) and (B) may be set as follows in order to improve the crystallinity of the GaAs semiconductor layer.

即ち、Ga元素含有ガスのモル容積に対するAs元素含有
ガスのモル容積比率を10以上、好適には30乃至100の範
囲内に設定するとよい。
That is, the molar volume ratio of the As element-containing gas to the molar volume of the Ga element-containing gas may be set to 10 or more, preferably 30 to 100.

次に高周波誘導加熱方式のMOCVD装置を第1図により
説明する。
Next, a high frequency induction heating type MOCVD apparatus will be described with reference to FIG.

図中、1は反応室であり、この中のサセプタ2が設置
されており、サセプタ2上にGaAs膜を成長させるための
SOS基板3が設置される。反応室1の周囲には高周波コ
イル4が巻き付けられており、これに高周波電源(図示
せず)が接続され、高周波コイル4に高周波電力が印加
されるに伴ってサセプタ2が誘導加熱される。そして、
反応室1には超高真空排気装置5と排気ガス処理装置6
が接続されており、成膜前に超高真空排気装置5により
反応室1の内部を真空排気し、この内部の残留ガスを除
去し、排気ガス処理装置6により排気ガス中のAs化合物
を除去する。
In the figure, 1 is a reaction chamber, in which a susceptor 2 is installed, and for growing a GaAs film on the susceptor 2.
The SOS substrate 3 is installed. A high frequency coil 4 is wound around the reaction chamber 1, a high frequency power source (not shown) is connected to the high frequency coil 4, and the susceptor 2 is induction-heated as high frequency power is applied to the high frequency coil 4. And
The reaction chamber 1 has an ultra-high vacuum exhaust device 5 and an exhaust gas treatment device 6
Before the film formation, the inside of the reaction chamber 1 is evacuated by the ultra-high vacuum exhaust device 5 to remove the residual gas therein, and the exhaust gas treatment device 6 removes the As compound in the exhaust gas. To do.

第1タンク7にはAsH3ガスが、第2タンク8には(CH
32Znガス(これはH2ガスにより希釈されており、その
濃度は0.1モル%に設定されている)が、第3タンク9
にはSi2H6ガスが密封されており、それぞれのタンクか
ら放出される流量はマスフローコントローラ10,11,12に
より調整され、いずれのガスも第1主管13へ供給され
る。
AsH 3 gas in the first tank 7 and (CH
3 ) 2 Zn gas (which is diluted with H 2 gas and its concentration is set to 0.1 mol%) is stored in the third tank 9
Si 2 H 6 gas is sealed in, and the flow rates discharged from the respective tanks are adjusted by the mass flow controllers 10, 11 and 12, and both gases are supplied to the first main pipe 13.

また、第4タンク14にはH2ガスが密封されており、こ
のガスは純化器15を介してキャリアガスとして高純度化
され、そして、第1主管13へ供給され、そのガス流量は
マスフローコントローラ16,24により調整される。
Further, H 2 gas is hermetically sealed in the fourth tank 14, and this gas is highly purified as a carrier gas through a purifier 15 and is then supplied to the first main pipe 13, and the gas flow rate thereof is a mass flow controller. Adjusted by 16,24.

17はGa(CH3の液体が入ってる第1バブラであ
り、18はAl(CH3液体が入っている第2バブラであ
り、19,20はそれぞれのバブラ17,18を所要の温度に設定
するための恒温槽である。そして、第4タンク14より純
化器15を介して供給される高純度H2ガスは第1バブラ1
7、第2バブラ18へ導入されるようになっており、これ
により、バブラ内の液体がガス化し、第2主管21へ導入
される。第2主管21へ導入されるガスはマスフローコン
トローラ22,23により調整され、しかも、第4タンク14
により純化器15を介して供給される高純度H2ガスはマス
フローコントローラ24によって調整されながら第2主管
21へ導入されるようになっており、このH2ガスはGa(CH
3ガスやAl(CH3ガスのキャリアガスともなる。
17 is the first bubbler containing the Ga (CH 3 ) 3 liquid, 18 is the second bubbler containing the Al (CH 3 ) 3 liquid, and 19 and 20 require the respective bubblers 17 and 18. It is a constant temperature bath for setting the temperature of. The high-purity H 2 gas supplied from the fourth tank 14 through the purifier 15 is the first bubbler 1
7, the liquid is introduced into the second bubbler 18, whereby the liquid in the bubbler is gasified and introduced into the second main pipe 21. The gas introduced into the second main pipe 21 is adjusted by the mass flow controllers 22 and 23, and moreover, the fourth tank 14
The high-purity H 2 gas supplied through the purifier 15 by the second main pipe while being adjusted by the mass flow controller 24.
The H 2 gas is introduced into Ga (CH
3 ) It also serves as a carrier gas for 3 gas and Al (CH 3 ) 3 gas.

かくして、第1主管13によりAsH3ガス、(CH32Znガ
ス、Si2H6ガスが、他方の第2主管14によりGa(CH3
ガス、Al(CH3ガスが運ばれて反応室1に導入され
る。尚、25,26,27,28,29,30,31,32,33,34,35,36,37,38,
39,40はバルブを示す。
Thus, AsH 3 gas, (CH 3 ) 2 Zn gas and Si 2 H 6 gas are supplied from the first main pipe 13 and Ga (CH 3 ) 3 is supplied from the other second main pipe 14.
Gas and Al (CH 3 ) 3 gas are carried and introduced into the reaction chamber 1. In addition, 25,26,27,28,29,30,31,32,33,34,35,36,37,38,
39 and 40 are valves.

以上の構成のMOCVD装置において、SOS基板3をサセプ
タ2上に固定し、第1タンク7よりAsH3ガスを、また第
4タンク14よりH2ガスをそれぞれ反応室1の内部に導入
し、高周波コイル4により基板3を約950℃の温度で誘
導加熱し、基板表面上の付着物を除去して清浄化処理を
行う。
In the MOCVD apparatus configured as described above, the SOS substrate 3 is fixed on the susceptor 2, and the AsH 3 gas from the first tank 7 and the H 2 gas from the fourth tank 14 are introduced into the reaction chamber 1, respectively. The substrate 3 is induction-heated at a temperature of about 950 ° C. by the coil 4 to remove the deposits on the substrate surface and perform a cleaning process.

次に超高真空排気装置5により反応室1の内部10-7To
rr位にまで真空にし、高周波コイル4により基板3を誘
導加熱し、所定の温度に達したら、この温度を維持す
る。そして、バルブ34乃至40を全開にして第4タンク14
より純化器15を介して高純度H2ガスを反応室1の内部に
導入する。
Next, the inside of the reaction chamber 1 was heated to 10 -7 To
The substrate 3 is induction-heated by the high-frequency coil 4 to a vacuum of rr, and this temperature is maintained when a predetermined temperature is reached. Then, the valves 34 to 40 are fully opened, and the fourth tank 14 is opened.
High-purity H 2 gas is introduced into the reaction chamber 1 via the purifier 15.

先ず(A)工程においては、バルブ25を全開にして第
1タンク7よりAsH3ガスを放出し、その放出量をマスフ
ローコントローラ10を調整しながら第1主管13へ導入す
る。また、バルブ30を閉じてバルブ28,29を全開にし、H
2ガスをバブラ17に導入してGa(CH3ガスを得る。こ
のガスの供給量は恒温槽19の温度とマスフローコントロ
ーラ22により設定され、第2主管21へ導入される。
First, in step (A), the valve 25 is fully opened to release AsH 3 gas from the first tank 7, and the released amount is introduced into the first main pipe 13 while adjusting the mass flow controller 10. Also, close valve 30 and fully open valves 28 and 29,
2 gas is introduced into the bubbler 17 to obtain Ga (CH 3 ) 3 gas. The supply amount of this gas is set by the temperature of the constant temperature bath 19 and the mass flow controller 22, and is introduced into the second main pipe 21.

次の(B)工程においては、基板温度を所定範囲内に
設定し、上記と同様にGa(CH3ガスとAsH3ガスを反
応室へ導入し、GaAsを結晶成長する。このGaAs層は半導
体特性があり、その伝導型はSi又はZnをドーピングする
ことによって決定される。従って、この(B)工程にお
いて、バルブ26又はバルブ27を全開にして第2タンク8
や第3タンク9からZn(CH3ガスやSi2H6ガスを放出
し、AsH3ガスとともに反応室1へ導入すればよい。
In the next step (B), the substrate temperature is set within a predetermined range, and Ga (CH 3 ) 3 gas and AsH 3 gas are introduced into the reaction chamber in the same manner as described above to grow GaAs crystals. This GaAs layer has semiconducting properties and its conductivity type is determined by doping with Si or Zn. Therefore, in this step (B), the valve 26 or the valve 27 is fully opened and the second tank 8 is opened.
Alternatively, Zn (CH 3 ) 3 gas or Si 2 H 6 gas may be released from the third tank 9 and introduced into the reaction chamber 1 together with AsH 3 gas.

また、(B)工程においてGaAlAs層を結晶成長させる
場合には、バルブ33を閉じてバルブ31,32を全開にし、H
2ガスをバブラ18に導入してAl(CH3ガスを得る。こ
のガスの供給量も恒温槽20の温度とマスフローコントロ
ーラ23により設定され、Ga(CH3ガスとともに第2
主管21に導入されて反応室1へ供給される。
In the case of crystal growth of the GaAlAs layer in the step (B), the valve 33 is closed and the valves 31 and 32 are fully opened.
2 gas is introduced into the bubbler 18 to obtain Al (CH 3 ) 3 gas. The amount of this gas supplied is also set by the temperature of the thermostatic chamber 20 and the mass flow controller 23, and the amount of gas supplied together with the Ga (CH 3 ) 3 gas
It is introduced into the main pipe 21 and supplied to the reaction chamber 1.

かくして本発明の製法によれば、上記MOCVD装置を用
いてSOS基板上にGaAs半導体層又はGaAlAs半導体層を形
成することができ、その半導体層の伝導型を制御してP
−N接合も形成することができる。
Thus, according to the manufacturing method of the present invention, the GaAs semiconductor layer or the GaAlAs semiconductor layer can be formed on the SOS substrate using the MOCVD apparatus, and the conductivity type of the semiconductor layer can be controlled to control the P type.
-N junctions can also be formed.

このような本発明の製法により得られる発光素子の典
型的構成は第2図に示す通りである。
A typical structure of the light emitting device obtained by the manufacturing method of the present invention is as shown in FIG.

同図によれば、アルミナ単結晶基板41aの上にSi層41b
が形成されて成るSOS基板41の上にn形Ga1-xAlxAs層42
(厚み1〜3μm)、P形Ga1-yAlyAs層43(厚み1〜3
μm)並びにP+形GaAs層44が順次積層された構造であ
り、45はSiNなどからなる保護層、46ひAg・Zn合金から
成る第1電極、47はAu・Ge・Ni合金から成る他方の第2
電極、48はリード線を接続するためのハンダである。
According to the figure, the Si layer 41b is formed on the alumina single crystal substrate 41a.
N-type Ga 1-x Al x As layer 42 on the SOS substrate 41 formed by
(Thickness 1 to 3 μm), P-type Ga 1-y AlyAs layer 43 (thickness 1 to 3 μm)
μm) and a P + -type GaAs layer 44 are sequentially stacked, 45 is a protective layer made of SiN, 46 is a first electrode made of Ag / Zn alloy, and 47 is made of Au / Ge / Ni alloy Second
Electrodes, 48 are solders for connecting lead wires.

上記のx値とy値は各層42,43のバッドギャップに差
をつけてGa1-xAlxAs層で発光が吸収されないようにする
ためにx>yの関係が設定されている。
The above-mentioned x value and y value have a relationship of x> y so that the Ga 1 -x Al x As layer does not absorb light emission by making a difference in the bad gap between the layers 42 and 43.

また、上記発光素子は次に述べる製作方法によって層
43,44,45が2分化されており、領域Aを発光部とし、他
方の領域Bを電極引出し部とする。
In addition, the above-mentioned light emitting device is formed into a layer by the manufacturing method described below.
43, 44, and 45 are divided into two, and the area A is used as a light emitting portion and the other area B is used as an electrode lead portion.

そして、上記の発光素子は次の第1工程乃至第6工程
により順次製作される。
The light emitting device is sequentially manufactured by the following first to sixth steps.

第1工程・・・SOS基板41上にMOCVD法によりn形Ga1-xA
lxAs層42,P形Ga1-yAlyAs層43、P+形GaAs44が順次される
(第3図参照)。
First step: n-type Ga 1-x A on SOS substrate 41 by MOCVD method
The l x As layer 42, the P-type Ga 1-y AlyAs layer 43, and the P + -type GaAs 44 are sequentially formed (see FIG. 3).

第2工程・・・第4図乃至第6図に示す通り、各々の層
42,43,44の所定個所を順次選択的にエッチングする。こ
のエッチングはウエットエッチング或いはドライエッチ
グのいずれでもよく、各層の材質によりエッチング成分
が決められる。例えばGaAs及びGaAlAsに対するエッチン
グ成分にはH2SO4−H2O2−H2Oがあり、GaAsに対する選択
エッチング成分にはH2O2−NH4OHがあり、そして、GaAlA
sに対する選択エッチング成分にはHF−H2O2がある。
Second step ... As shown in FIGS. 4 to 6, each layer
Predetermined portions of 42, 43 and 44 are sequentially and selectively etched. This etching may be either wet etching or dry etching, and the etching component is determined by the material of each layer. For example, the etching component for GaAs and GaAlAs may H 2 SO 4 -H 2 O 2 -H 2 O, the selective etching component to GaAs has H 2 O 2 -NH 4 OH, and, GaAlA
The selective etching component for s includes HF-H 2 O 2 .

第3工程・・・第7図に示す通り、プラズマCVD法によ
ってSiN保護層45を全面に亘って形成する。
Third step ... As shown in FIG. 7, a SiN protective layer 45 is formed over the entire surface by a plasma CVD method.

第4工程・・・第8図に示す通り、フォトエッチングに
よりSiN保護層45を選択的に除去する。
Fourth step ... As shown in FIG. 8, the SiN protective layer 45 is selectively removed by photoetching.

第5工程・・・第9図に示す通り、蒸着及びフォトプロ
セスにより第1電極46を形成する。
Fifth step ... As shown in FIG. 9, the first electrode 46 is formed by vapor deposition and photo process.

第6工程・・・第10図に示す通り、蒸着及びフォトプロ
セスにより第2電極47を形成する。
Sixth step ... As shown in FIG. 10, the second electrode 47 is formed by vapor deposition and photo process.

かくしてアルミナ単結晶基板上にSi層を形成し、次い
でMOCVD法によりGaAs系半導体層を形成してP−N接合
と成し、然る後、上記第1工程乃至第6工程を順次行う
ことによって第2図に示す発光素子が製作される。
Thus, a Si layer is formed on the alumina single crystal substrate, and then a GaAs semiconductor layer is formed by MOCVD to form a P-N junction, and thereafter, the first to sixth steps are sequentially performed. The light emitting device shown in FIG. 2 is manufactured.

〔発明の効果〕〔The invention's effect〕

以上の通り、本発明の製法によれば、MOCVD法によっ
てSOS基板上に所要通りの伝導型に制御された半導体層
を形成することができ、これにより、発光用PN接合半導
体が形成でき、しかも、SOS基板のSi層の厚みを所定範
囲内に設定してSOS基板自体の透光性を著しく高めるこ
とができ、その結果、基板側より発光させることができ
る発光素子を提供できる。
As described above, according to the manufacturing method of the present invention, it is possible to form a semiconductor layer controlled to have a required conductivity type on the SOS substrate by the MOCVD method, and thus, a PN junction semiconductor for light emission can be formed, and By setting the thickness of the Si layer of the SOS substrate within a predetermined range, the translucency of the SOS substrate itself can be remarkably enhanced, and as a result, it is possible to provide a light emitting element capable of emitting light from the substrate side.

また本発明の製法によれば、SOS基板側より投光させ
ることができたので耐食性、耐熱性、耐傷性、機械的強
度などに優れた発光素子と成り、これにより、耐環境性
及び信頼性に優れた発光素子が提供できる。
Further, according to the manufacturing method of the present invention, since it was possible to project light from the SOS substrate side, it becomes a light emitting element excellent in corrosion resistance, heat resistance, scratch resistance, mechanical strength, etc., thereby, environmental resistance and reliability An excellent light emitting device can be provided.

更に本発明の製法によれば、透光性保護部材を不要と
し、しかも、基板の研磨除去が不要となり、これによ
り、安価な発光素子が提供できる。
Further, according to the manufacturing method of the present invention, a light-transmitting protective member is not required, and further, polishing removal of the substrate is not required, whereby an inexpensive light emitting element can be provided.

尚、本発明の製法においては、第III・V族化合物がG
aAsである場合を例にとって説明されているが、本発明
者等はそれ以外の第III・V族化合物、例えばInP,InAs
P,GaP,GaNなどの化合物についても同様な効果が得られ
ると考える。
In the production method of the present invention, the group III / V compound is G
Although the case of aAs is described as an example, the present inventors have found that other group III / V compounds such as InP and InAs are used.
We believe that similar effects can be obtained with compounds such as P, GaP, and GaN.

【図面の簡単な説明】[Brief description of drawings]

第1図はMOCVD装置の概略図、第2図は本発明の製法に
より得られる発光素子の断面図であり、そして、第3
図、第4図、第5図、第6図、第7図、第8図、第9図
及び第10図は上記発光素子の製造順序を示し、各々の図
は各工程を示す断面図である。 41a……アルミナ単結晶基板 41b……シリコン層 42……n形Ga1-xAlxAs層 43……P形Ga1-yAlyAs層 44……P+形GaAs層 45……保護層
FIG. 1 is a schematic view of a MOCVD apparatus, FIG. 2 is a cross-sectional view of a light emitting device obtained by the manufacturing method of the present invention, and FIG.
FIG. 4, FIG. 5, FIG. 5, FIG. 6, FIG. 7, FIG. 8, FIG. 8, FIG. 9 and FIG. 10 show the manufacturing sequence of the above light emitting device, and each drawing is a sectional view showing each process. is there. 41a …… Alumina single crystal substrate 41b …… Silicon layer 42 …… n type Ga 1-x Al x As layer 43 …… P type Ga 1-y Al y As layer 44 …… P + type GaAs layer 45 …… Protection layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】アルミナ単結晶基板上に2μm以下の厚み
のシリコン層を気相成長し、次いで該シリコン層の上に
順次下記(A)工程及び(B)工程から成る有機金属熱
分解気相成長法によりP−N接合をもつ第III・V族化
合物半導体層をエピタキシャル成長させて該半導体層が
発光する光を該シリコン層と該基板を介して投光させる
ことができることを特徴とする発光素子の製法。 (A)・・・前記基板を370乃至470℃の温度範囲内に設
定すると共に第III族元素含有ガス及び第V族元素含有
ガスを反応室内部に導入し、気相成長法により前記シリ
コン層の上に第III・V族化合物を生成する (B)・・・前記基板を550乃至750℃の温度範囲内に設
定すると共に第III族元素含有ガス及び第V族元素含有
ガスを反応室内部に導入し、気相成長法により第III・
V族化合物を生成する
1. A metal layer having a thickness of 2 .mu.m or less is vapor-deposited on an alumina single crystal substrate, and the organometallic pyrolysis vapor phase is formed on the silicon layer by the following steps (A) and (B). A light emitting device characterized in that a group III / V compound semiconductor layer having a P-N junction can be epitaxially grown by a growth method and light emitted from the semiconductor layer can be projected through the silicon layer and the substrate. Manufacturing method. (A) ... The substrate is set in a temperature range of 370 to 470 ° C., a group III element-containing gas and a group V element-containing gas are introduced into the reaction chamber, and the silicon layer is formed by a vapor phase growth method. A Group III / V compound is formed on the substrate (B) ... The substrate is set within a temperature range of 550 to 750 ° C., and the Group III element-containing gas and the Group V element-containing gas are placed inside the reaction chamber. Introduced into the
Produces Group V compounds
JP33355587A 1987-12-28 1987-12-28 Light emitting device manufacturing method Expired - Fee Related JP2566800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33355587A JP2566800B2 (en) 1987-12-28 1987-12-28 Light emitting device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33355587A JP2566800B2 (en) 1987-12-28 1987-12-28 Light emitting device manufacturing method

Publications (2)

Publication Number Publication Date
JPH01173764A JPH01173764A (en) 1989-07-10
JP2566800B2 true JP2566800B2 (en) 1996-12-25

Family

ID=18267349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33355587A Expired - Fee Related JP2566800B2 (en) 1987-12-28 1987-12-28 Light emitting device manufacturing method

Country Status (1)

Country Link
JP (1) JP2566800B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534356B2 (en) * 2001-01-16 2010-09-01 パナソニック株式会社 Nitride semiconductor layer manufacturing method, nitride semiconductor substrate manufacturing method, and nitride semiconductor substrate manufacturing base
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device

Also Published As

Publication number Publication date
JPH01173764A (en) 1989-07-10

Similar Documents

Publication Publication Date Title
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
CA2120610C (en) Nitride based semiconductor device and manufacture thereof
US6177292B1 (en) Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
TWI281709B (en) Method for fabrication of group III nitride semiconductor
TW201029051A (en) Semiconductor device, light emitting device and method for manufacturing the same
JP5073624B2 (en) Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP3207918B2 (en) Light-emitting device using polycrystalline semiconductor material of group III-V compound and method for manufacturing the same
JPS6065798A (en) Growing of gallium nitride single crystal
EP1474824B1 (en) Production method for group iii nitride semiconductor layer
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP2566800B2 (en) Light emitting device manufacturing method
JPH079999B2 (en) Gallium nitride compound semiconductor light emitting device
JP2005210091A (en) Group iii nitride semiconductor element and light emitting element
JPH08264455A (en) Semiconductor device and manufacture thereof
JPH05190900A (en) Manufacture of semiconductor light-emitting device
JPH09107124A (en) Method for manufacturing iii-v compound semiconductor
JP2704223B2 (en) Semiconductor element
JP3221359B2 (en) P-type group III nitride semiconductor layer and method for forming the same
JP3152152B2 (en) Compound semiconductor epitaxial wafer
JPH07283436A (en) Iii-v compound semiconductor and light-emitting element
JPH08335555A (en) Fabrication of epitaxial wafer
CN210897327U (en) Silicon-based stress covariant substrate and gallium nitride LED with vertical structure

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees