JP2565923B2 - Data transfer method - Google Patents
Data transfer methodInfo
- Publication number
- JP2565923B2 JP2565923B2 JP23982487A JP23982487A JP2565923B2 JP 2565923 B2 JP2565923 B2 JP 2565923B2 JP 23982487 A JP23982487 A JP 23982487A JP 23982487 A JP23982487 A JP 23982487A JP 2565923 B2 JP2565923 B2 JP 2565923B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- microprocessor
- input
- controller
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、入出力デバイスとメモリ間のデータ転送を
マイクロプロセッサ及びダイレクトメモリアクセスコン
トローラの双方により行なうデータ処理装置に用いて好
適なデータ転送方式に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention is applied to a data processing device that performs data transfer between an input / output device and a memory by both a microprocessor and a direct memory access controller. It relates to a suitable data transfer method.
（従来の技術） 従来、入出力装置とメモリ間のデータ転送はマイクロ
プロセッサによるか、ダイレクトメモリアクセスコント
ローラ（DMAC）によるか、いずれか一方に固定であっ
た。近年、マイクロプロセッサの進歩が著しく、DMAコ
ントローラに頼るよりマイクロプロセッサによる方が高
速データ転送が可能となる迄に至った。(Prior Art) Conventionally, data transfer between an input / output device and a memory has been fixed to either a microprocessor or a direct memory access controller (DMAC). In recent years, the progress of microprocessors has been remarkable, and it has become possible to transfer data at high speed using a microprocessor rather than relying on a DMA controller.
（発明が解決しようとする問題点） マルチタスク処理を行なうデータ処理装置では、マイ
クロプロセッサにより入出力装置のデータ転送を行う
と、データ転送にマイクロプロセッサが占有され、本来
マイクロプロセッサが行うべきジョブを実行することが
できなくなるという欠点があった。(Problems to be Solved by the Invention) In a data processing device that performs multitask processing, when data transfer of an input / output device is performed by a microprocessor, the microprocessor is occupied by the data transfer, and the job that the microprocessor originally should perform is performed. It had the drawback of not being able to run.
本発明は上記欠点に鑑みてなされたものであり、シン
グルジョブにおけるターンアラウンドタイムの短縮をは
かり、更にはマルチジョブにおけるスループットの向上
をはかったデータ転送方式を提供することを目的とす
る。The present invention has been made in view of the above-mentioned drawbacks, and an object of the present invention is to provide a data transfer system that shortens turnaround time in a single job and further improves throughput in a multi-job.
（問題点を解決するための手段） 本発明は上記目的を実現するため、上記システム構成
に、データ転送の開始に先立ち他のタスクの処理要求が
あるか否かをチェックし、この内容に従がいマイクロプ
ロセッサによるデータ転送もしくはDMAコントローラに
よるデータ転送を選択指示する手段を付加した。この手
段に基づき、ジョブの実行状態に従がいマイクロプロセ
ッサとDMAコントローラの一方をダイナミックに選択し
データ転送を実行する構成としたものである。(Means for Solving Problems) In order to achieve the above object, the present invention checks whether or not there is a processing request for another task in the system configuration before starting the data transfer, and follows the contents of this. A means for selecting and instructing data transfer by the microprocessor or data transfer by the DMA controller was added. Based on this means, one of the microprocessor and the DMA controller is dynamically selected according to the job execution state to execute data transfer.
（作用） 上記構成において、入出力装置とDMAコントローラの
間ではデータ転送がハンドシェイクにより行なわれる。
又、マイクロプロセッサと入出力装置間でも同様であ
る。マイクロプロセッサにてDMA転送を行なうとき、DMA
コントローラは応答しない様にセットしておくことで、
どちらでデータ転送を行なうか否かが制御出来る。上記
前提の下で、データ転送開始前に他のタスクの処理要求
があるか否かをチェックする。要求がない場合、マイク
ロプロセッサにより高速にデータ転送要求がある場合、
DMAコントローラでデータ転送を行なうことにより、マ
イクロプロセッサは他のタスク処理を実行出来る。この
ことによりトータルスループットが向上する。(Operation) In the above configuration, data transfer is performed by handshake between the input / output device and the DMA controller.
The same is true between the microprocessor and the input / output device. When performing DMA transfer with the microprocessor, DMA
By setting the controller so that it does not respond,
It is possible to control which is used for data transfer. Under the above premise, it is checked whether or not there is a processing request for another task before starting the data transfer. When there is no request, when there is a high-speed data transfer request by the microprocessor,
By performing data transfer with the DMA controller, the microprocessor can execute other task processing. This improves the total throughput.
（実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は本発明の実施例を示すブロック図である。図
において、11はシステムに接続される各入出力デバイス
の制御を行なうマイクロプロセッサ（μCPU）であり、
マルチタスク処理が可能である。２は主メモリ（MMU）
である。μCPU1は主メモリ２に格納されたプログラムに
基づき、第２図に示す処理フローを含め、各種制御を行
う。３は入出力コントローラ（IOC）,4はダイレクトメ
モリアクセスコントローラ（DMAC）であり、CPU1、主メ
モリ２とはシステムバス10を介して共通接続される。5,
6,7,8,9は入出力デバイスであり、それぞれ表示装置（C
RT）、キーボード（KB）、ハードディスク装置（HD
D）、フロッピーディスク装置（FDD）、シリアルプリン
タ（SP）である。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 11 is a microprocessor (μCPU) for controlling each input / output device connected to the system,
Multitask processing is possible. 2 is the main memory (MMU)
Is. The μCPU 1 performs various controls based on the program stored in the main memory 2, including the processing flow shown in FIG. An input / output controller (IOC) 3 and a direct memory access controller (DMAC) 4 are commonly connected to the CPU 1 and the main memory 2 via a system bus 10. Five,
6,7,8,9 are input / output devices, each of which is a display device (C
RT), keyboard (KB), hard disk drive (HD
D), floppy disk drive (FDD), serial printer (SP).
第２図は本発明実施例の動作を示すフローチャートで
あり、具体的には第１図に示す主メモリ２にプログラム
として記憶される。FIG. 2 is a flow chart showing the operation of the embodiment of the present invention. Specifically, it is stored as a program in the main memory 2 shown in FIG.
以下、本発明実施例の動作について詳細に説明する。 The operation of the embodiment of the present invention will be described in detail below.
まず、入出力コントローラ３とDMAコントローラ４の
間ではデータ転送がハンドルシェークにより行なわれ
る。これは具体的には入出力コントローラ３側からデー
タ転送要求（DRQ）に対してDMAコントローラ４側から入
出力リード／ライト動作（IOR/IOW）を行うことにより
実現できる。また、マイクロプロセッサ１と入出力コン
トローラ３間でも同様の制御を行うことができる。マイ
クロプロセッサ１でデータ転送を行うときはDMAコント
ローラ４は応答しないようにセットしておくことでどち
らでデータ転送を行うかが制御できる。First, data transfer between the input / output controller 3 and the DMA controller 4 is performed by handle shake. Specifically, this can be realized by performing an input / output read / write operation (IOR / IOW) from the DMA controller 4 side in response to a data transfer request (DRQ) from the input / output controller 3 side. Also, similar control can be performed between the microprocessor 1 and the input / output controller 3. When the data transfer is performed by the microprocessor 1, the DMA controller 4 is set so as not to respond so that the data transfer can be controlled.
第２図のフローチャートを使用して入出力処理におけ
るデータ転送制御の説明を行なう。まずデータ転送開始
の前にタスクの処理要求があるかどうかをチェックす
る。要求がない場合はマイクロプロセッサ１によりデー
タ転送を行うことにより高速に行うことができる。また
要求がある場合はデータ転動はDMAコントローラ４で行
うことにより、マイクロプロセッサ１は他のタスクの処
理に移ることができる。Data transfer control in input / output processing will be described with reference to the flowchart of FIG. First, it is checked whether or not there is a task processing request before starting data transfer. When no request is made, data can be transferred at high speed by the microprocessor 1. When there is a request, data transfer is performed by the DMA controller 4 so that the microprocessor 1 can move to the processing of another task.
つまり、従来の様にDMAコントローラ４でのみデータ
転送を行っていたときは、他のタスクの要求がないとき
（シングルジョブ時）マイクロプロセッサ１はDMAコン
トローラ４が動作中はアイドル状態になっており、DMA
コントローラ４のデータ転送終了後、再び動作を開始す
るというものであり、ターンアラウンドタイムが長い原
因となっていた。本発明はこれを全てマイクロプロセッ
サ１で行うことにより高速化をはかるものである。In other words, when data is transferred only by the DMA controller 4 as in the conventional case, the microprocessor 1 is in an idle state while the DMA controller 4 is operating when there is no request from another task (during a single job). , DMA
After the data transfer of the controller 4 is completed, the operation is restarted, which causes a long turnaround time. According to the present invention, this is all performed by the microprocessor 1 to increase the speed.
以上説明の様に本発明に従えば、ジョブの実行状態に
従がいマイクロプロセッサとDMAコントローラによるデ
ータ転送をダイナミックに切換えることが出来、従っ
て、シングルジョブにおけるターンアラウンドタイムの
短縮、更にはマルチジョブにおけるスループットの向上
をはかることが出来る。As described above, according to the present invention, it is possible to dynamically switch the data transfer by the microprocessor and the DMA controller depending on the job execution state. Therefore, the turnaround time in a single job can be shortened, and further, in a multi-job, Throughput can be improved.
第１図は本発明の実施例を示すブロック図、第２図は本
発明実施例の動作を示すフローチャートである。 １……マイクロプロセッサ（μCPU）、２……主メモリ
（MMU）、３……入出力コントローラ（IOC）、４……DM
Aコントローラ（DMAC）。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flow chart showing the operation of the embodiment of the present invention. 1 ... Microprocessor (μCPU), 2 ... Main memory (MMU), 3 ... Input / output controller (IOC), 4 ... DM
A controller (DMAC).
Claims (1)
を、マルチタスク処理を行なうマイクロプロセッサ及び
ダイレクトメモリアクセスコントローラの両方で行なう
データ処理装置において、データ転送の開始に先立ち、
他のタスクの処理要求があるか否かをチェックし、この
内容に従がいマイクロプロセッサによるデータ転送もし
くはDMAコントローラによるデータ転送を選択指示する
手段を有し、ジョブの実行状態に従がいマイクロプロセ
ッサとDMAコントローラの一方をダイナミックに選択し
データ転送を実行することを特徴とするデータ転送方
式。1. A data processing device for performing data transfer between an input / output device and a memory by both a microprocessor for performing multitask processing and a direct memory access controller, prior to the start of data transfer.
It has a means to check whether there is a processing request for another task and select and instruct the data transfer by the microprocessor or the data transfer by the DMA controller according to this content. A data transfer method characterized by dynamically selecting one of the DMA controllers to execute data transfer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23982487A JP2565923B2 (en) | 1987-09-24 | 1987-09-24 | Data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23982487A JP2565923B2 (en) | 1987-09-24 | 1987-09-24 | Data transfer method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6482160A JPS6482160A (en) | 1989-03-28 |
| JP2565923B2 true JP2565923B2 (en) | 1996-12-18 |
Family
ID=17050395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23982487A Expired - Lifetime JP2565923B2 (en) | 1987-09-24 | 1987-09-24 | Data transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565923B2 (en) |
-
1987
- 1987-09-24 JP JP23982487A patent/JP2565923B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6482160A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62184544A (en) | Virtual computer system | |
| JP2565923B2 (en) | Data transfer method | |
| JPH05128078A (en) | Parallel processor | |
| JPS61175816A (en) | Printing controlling system | |
| JP2594673B2 (en) | Data processing method | |
| JPH0612365A (en) | Dma control system | |
| JPS6024663A (en) | Memory access controlling system | |
| JPH04264652A (en) | Dma control system | |
| JPS61133460A (en) | Method for executing direct memory access in data transfer between memories | |
| JPS61166631A (en) | Microprogram control processor | |
| JP2000010899A (en) | Input/output processing system and its peripheral device control method, and recording medium where its control program is recorded | |
| JPH08249022A (en) | Multiprocessor arithmetic unit and programmable controller having the arithmetic unit | |
| JPH03225551A (en) | Input and output device access control system | |
| JPS63155254A (en) | Information processor | |
| JPH05233525A (en) | Input/otuput processor | |
| JPH02171940A (en) | Input/output controlling system | |
| JPS6022383B2 (en) | input/output control device | |
| JPH02176832A (en) | Microcomputer | |
| JPS63233430A (en) | Additional processor control system | |
| JPS60136853A (en) | Data transfer system | |
| JPH03109662A (en) | Memory controller | |
| JPH0519174B2 (en) | ||
| JPH03160578A (en) | Printer controller | |
| JPH0365735A (en) | Vicarious execution system for diagnosis processing | |
| JPS6158019A (en) | Power keeping device |