JP2564855B2 - Pre-soldering method of lead pin - Google Patents
Pre-soldering method of lead pinInfo
- Publication number
- JP2564855B2 JP2564855B2 JP62271304A JP27130487A JP2564855B2 JP 2564855 B2 JP2564855 B2 JP 2564855B2 JP 62271304 A JP62271304 A JP 62271304A JP 27130487 A JP27130487 A JP 27130487A JP 2564855 B2 JP2564855 B2 JP 2564855B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- transparent substrate
- pin
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Description
【発明の詳細な説明】 〔概要〕 ピングリッドアレイパッケージのリードピンに関し、 パッケージのリードピンと装着基板との半田付け性の
改善を目的とし、 耐熱性を備え、半田濡れ性の悪い透明基板の裏面に赤
外線反射率の大きな反射膜を設けてピングリッドアレイ
パッケージのリードピン対応位置のみを窓明けすると共
に、前記透明基板の表面で前記窓明け部に対応する位置
に半田ペーストよりなる円形パターンをマトリックス状
に設け、該円形パターンにパッケージのリードピンを位
置合わせした後、前記透明基板の裏面側より赤外線加熱
を行い、該リードピンの先端部に半田付けを行って予備
半田付けを構成する。DETAILED DESCRIPTION OF THE INVENTION [Outline] Regarding a lead pin of a pin grid array package, the purpose is to improve solderability between the lead pin of the package and a mounting substrate, and the heat resistance is provided on the back surface of a transparent substrate having poor solder wettability. A reflective film having a large infrared reflectance is provided to open only the positions corresponding to the lead pins of the pin grid array package, and a circular pattern made of solder paste is formed in a matrix on the surface of the transparent substrate at the positions corresponding to the opening parts. After providing and aligning the lead pins of the package with the circular pattern, infrared heating is performed from the back surface side of the transparent substrate, and soldering is performed on the tip portions of the lead pins to form preliminary soldering.
本発明はピングリッドアレイパッケージ用リードピン
の予備半田付け方法に関する。The present invention relates to a method for pre-soldering lead pins for a pin grid array package.
大量の情報を高速に処理するため情報処理技術の進歩
は目覚ましいが、この主体を構成する半導体装置はこの
要求を実現するために構成素子の集積化が進んでLSIやV
LSIが実用化されている。Although information processing technology has progressed remarkably in order to process a large amount of information at high speed, the semiconductor devices that compose this entity have advanced the integration of constituent elements in order to fulfill this requirement, and LSI and V
LSI has been put to practical use.
こゝで、これら集積回路の使用法としてチップ毎にハ
ーメチックシール構造をとるセラミックなどのパッケー
ジに格納し、このパッケージを配線基板上に装着して使
用する利用法もあるが、小形大容量化を必要とする情報
処理装置においては複数個のLSIチップをセラミックな
どからなる多層配線基板に搭載してLSIモジールを作
り、これを取替え単位としてプリント配線基板に装着す
る実装形態がとられつゝある。As a method of using these integrated circuits, it is possible to store each chip in a package such as a ceramic that has a hermetically sealed structure and mount this package on a wiring board to use, but to reduce the size and increase the capacity. In a required information processing device, there is a mounting form in which a plurality of LSI chips are mounted on a multilayer wiring board made of ceramic or the like to form an LSI module, and the LSI module is mounted as a replacement unit on a printed wiring board.
本発明はピングリットアレイ構造をとるパッケージに
備えられている多数のリードピンへの予備半田法につい
てのものである。The present invention relates to a pre-soldering method for a large number of lead pins included in a package having a pin grid array structure.
ピングリッドアレイパッケージはアルミナやガラスセ
ラミックスなどの耐熱性絶縁物を用いて多層配線基板が
構成されており、この裏面に設けられている多数のバイ
ヤホール（Via−hole）にリードピンを設けたもので、
表面にパターン形成されている多数のバンプにフリップ
チップタイプのLSIを位置合わせして半田接合すること
によりLSIの搭載が行われている。The pin grid array package is a multi-layer wiring board made of a heat-resistant insulator such as alumina or glass ceramics. Lead pins are provided in many via holes on the back surface of this multilayer wiring board. ,
LSIs are mounted by aligning and solder-bonding flip-chip type LSIs to a large number of bumps patterned on the surface.
かゝるピングリッドアレイパッケージ（以下略してパ
ッケージ）のプリント配線基板への装着法として従来は
ICソケットの使用が考えられた。The conventional method for mounting such a pin grid array package (hereinafter abbreviated as package) on a printed wiring board has been
The use of IC socket was considered.
然し、パッケージに備えられているリードピンの数は
数100本に及んでいるために従来のようにバネ方式によ
る場合は多大の挿抜力が必要で、そのためにはカム操作
などを用いる別の治具を必要とする。However, since the number of lead pins provided in the package reaches several hundreds, a large amount of insertion / removal force is required when using the spring method as in the past, and for that purpose, another jig that uses cam operation etc. is required. Need.
また、挿抜のためのスペースを要するなど高密度実装
には向かない。Moreover, it is not suitable for high-density mounting because it requires space for insertion and removal.
そこで、挿抜力を必要としないZIF化（Zero Insertio
n Forceの略）の一つとしてピングリッドアレイパッケ
ージのリードピンを直接にプリント配線基板に半田付け
することが考えられている。Therefore, ZIF (Zero Insertio
One of the abbreviations of n Force) is to directly solder the lead pins of the pin grid array package to the printed wiring board.
然し、リードピンをプリント配線基板上で予め半田層
を形成したパッドに位置合わせして加熱するだけでは信
頼性の高い接続を行うことは困難であり、少なくともリ
ードピンの先端部に予備半田を施しておくことが必要で
ある。However, it is difficult to make a reliable connection only by aligning the lead pin with the pad on which a solder layer is formed in advance on the printed wiring board and heating it, and at least the tip of the lead pin is preliminarily soldered. It is necessary.
リードピンに予備半田付けを行う方法として半田浴の
中にリードピンを浸漬する方法が考えられる。As a method of pre-soldering the lead pin, a method of immersing the lead pin in a solder bath can be considered.
然しながら、ピングリッドアレイパッケージの場合は
直径が1mm程度のリードピンが500μｍ程度の間隔でマト
リックス状に密に設けられているために、リードピン同
士が容易に半田でブリッジが形成されてしまう。However, in the case of the pin grid array package, since the lead pins having a diameter of about 1 mm are densely provided in a matrix at intervals of about 500 μm, the lead pins are easily soldered to form a bridge.
これらのことから信頼性よくリードピンの先端部に予
備半田を行う技術の開発が必要であった。For these reasons, it was necessary to develop a technique for reliably preliminarily soldering the tip of the lead pin.
以上記したようにプリント配線基板に設けられている
パッドに信頼性よくパッケージのリードピンを熔着する
ために、リードピンの先端部に如何なる方法を用いて予
備半田付けを行うかが課題である。As described above, in order to reliably weld the lead pins of the package to the pads provided on the printed wiring board, the problem is how to pre-solder the tip portions of the lead pins.
上記の課題は耐熱性を備え、半田濡れ性の悪い透明基
板の裏面に赤外線反射率の大きな反射膜を設けてピング
リッドアレイパッケージのリードピン対応位置のみを窓
明けすると共に、前記透明基板の表面で前記窓明け部に
対応する位置に半田ペーストよりなる円形パターンをマ
トリックス状に設け、該円形パターンにパッケージのリ
ードピンを位置合わせした後、前記透明基板の裏面側よ
り赤外線加熱を行い、該リードピンの先端部に半田付け
を行うことを特徴とするピングリッドアレイパッケージ
用リードピンの予備半田付け方法を用いることにより解
決することができる。The above-mentioned problem has heat resistance, and a large infrared reflective film is provided on the back surface of the transparent substrate with poor solder wettability to open only the lead pin corresponding positions of the pin grid array package, and at the surface of the transparent substrate. Circular patterns made of solder paste are provided in a matrix at positions corresponding to the window openings, the lead pins of the package are aligned with the circular patterns, and then infrared heating is performed from the back surface side of the transparent substrate, and the tips of the lead pins are provided. This can be solved by using a pre-soldering method of lead pins for a pin grid array package, which is characterized in that the parts are soldered.
パッケージのリードピンに予備半田付けを行うに当た
って、 リードピンの全面に亙って半田付けする必要はな
く、接合を行う先端部のみでよい。When pre-soldering the lead pins of the package, it is not necessary to solder the lead pins over the entire surface, and only the tip portions to be joined are sufficient.
パッケージに既にLSIが装着されている場合がある
ので、パッケージへの加熱はなるべく避けるようにした
い。Since the LSI may already be installed in the package, we want to avoid heating the package as much as possible.
この方法として本発明はガラス板のように透明で半田
濡れ性の悪い絶縁基板上でパッケージのリードピン対応
位置に半田ペーストを印刷し、この上にパッケージのリ
ードピンを位置合わせして置き、下から赤外線を照射し
て半田ペーストを加熱して半田を溶融させることにより
半田付けを行うものである。As this method, the present invention prints a solder paste at a position corresponding to the lead pin of the package on an insulating substrate that is transparent and has poor solder wettability like a glass plate, and positions the lead pin of the package on this, and places infrared rays from below Is applied to heat the solder paste to melt the solder for soldering.
ここで、透明基板の下側には赤外線反射率の大きな金
属膜を設け、リードピン対応位置だけ窓開けしておけ
ば、半田ペーストだけが加熱され、パッケージは殆ど加
熱されないのでLSIの劣化を防ぐことができる。Here, if a metal film with a high infrared reflectance is provided on the lower side of the transparent substrate and a window corresponding to the lead pin is opened, only the solder paste is heated, and the package is hardly heated, preventing the deterioration of the LSI. You can
第１図は本発明に係る予備半田付け法を説明する断面
図である。FIG. 1 is a sectional view for explaining the preliminary soldering method according to the present invention.
すなわち、耐熱性に優れ且つ半田濡れ性の悪い透明基
板１としてパイレックスガラスを用い、この上にクロー
ム（Cr）を真空蒸着して反射膜２を作り、これに写真蝕
刻技術（フォトリソグラフィ）を用いて直径1mmの窓開
け部３を1.27mmのピッチで縦，横20個づつ計400個マト
リックス状に形成した。That is, Pyrex glass is used as the transparent substrate 1 having excellent heat resistance and poor solder wettability, and chrome (Cr) is vacuum-deposited on the transparent substrate 1 to form the reflection film 2, and the photoetching technique (photolithography) is used for this. As a result, a total of 400 window openings 3 with a diameter of 1 mm were formed at a pitch of 1.27 mm, 20 in each length and 400 in total.
こゝで、窓開け部３の直径はリードピンの直径と同じ
であり、またピッチはパッケージに設けられているリー
ドピンのピッチに等しい。Here, the diameter of the window openings 3 is the same as the diameter of the lead pins, and the pitch is equal to the pitch of the lead pins provided in the package.
同図（Ａ）はこの断面図、また同図（Ｂ）はこの平面
図である。The same figure (A) is this sectional view, and the same figure (B) is this plan view.
次に、この反射膜２を下側とし、スクリーン印刷法に
より、窓開け部３の上の透明基板１の上に正確に位置合
わせて錫・鉛（Sn−Pb）の共晶半田からなる半田ペース
ト４を直径1mmの円形パターンに形成した。（以上同図
Ｃ） 次に、円形パターンよりなる半田ペースト４の上にパ
ッケージのリードピン５を位置決めし、押し当てた状態
で透明基板１の下側から赤外線ランプで赤外線６を照射
して半田ペースト４を加熱し、リードピン５に半田付け
を行った。Next, with the reflection film 2 on the lower side, a solder composed of a tin-lead (Sn-Pb) eutectic solder is accurately aligned on the transparent substrate 1 above the window opening 3 by screen printing. Paste 4 was formed into a circular pattern having a diameter of 1 mm. Next, the lead pins 5 of the package are positioned on the solder paste 4 having a circular pattern, and while being pressed, the infrared rays 6 are irradiated from the infrared lamp from the lower side of the transparent substrate 1 to solder paste. 4 was heated and the lead pins 5 were soldered.
その結果、400本のリードピン５の先端部に一様に半
田付けを行うことができた。（以上同図Ｄ） なお、処理の終わった透明基板１はトリクロールエタ
ン（C2H3Cl3品名クロロセン）を用いて蒸気洗滌して、
残留しているフラックス残渣などを除き、乾燥して後、
半田ペーストをスクリーン印刷することにより繰り返し
使用することができる。As a result, it was possible to uniformly solder the tips of the 400 lead pins 5. The transparent substrate 1 after the treatment is steam-cleaned using trichloroethane (C 2 H 3 Cl 3 product name chlorocene),
After removing the remaining flux residue, etc., after drying,
It can be used repeatedly by screen-printing the solder paste.
〔発明の効果〕 本発明の実施によりパッケージに設けられている多数
のリードピンの先端部に一様に半田付けを行うことがで
き、これによりプリント配線基板のパッドに安定した回
路接続を行うことができる。[Effects of the Invention] By implementing the present invention, it is possible to uniformly solder to the tips of a large number of lead pins provided in the package, and thereby stable circuit connection can be made to the pads of the printed wiring board. it can.
第１図（Ａ）〜（Ｄ）は本発明に係る予備半田付け法を
示す断面図、 である。 図において、 １は透明基板、２は反射膜、 ３は窓開け部、４は半田ペースト、 ５はリードピン、６は赤外線、 である。1 (A) to 1 (D) are sectional views showing a pre-soldering method according to the present invention. In the figure, 1 is a transparent substrate, 2 is a reflective film, 3 is a window opening, 4 is solder paste, 5 is a lead pin, and 6 is infrared rays.
Claims (1)
の裏面に赤外線反射率の大きな反射膜を設けてピングリ
ッドアレイパッケージのリードピン対応位置のみを窓明
けすると共に、前記透明基板の表面で前記窓明け部に対
応する位置に半田ペーストよりなる円形パターンをマト
リックス状に設け、該円形パターンにパッケージのリー
ドピンを位置合わせした後、前記透明基板の裏面側より
赤外線加熱を行い、該リードピンの先端部に半田付けを
行うことを特徴とするピングリッドアレイパッケージ用
リードピンの予備半田付け方法。1. A transparent substrate having heat resistance and poor solder wettability is provided with a reflective film having a large infrared reflectance to open only a position corresponding to a lead pin of a pin grid array package and a surface of the transparent substrate. A circular pattern made of solder paste is provided in a matrix at a position corresponding to the window opening, and after aligning the lead pins of the package with the circular pattern, infrared heating is performed from the back surface side of the transparent substrate, A method for pre-soldering a lead pin for a pin grid array package, characterized in that soldering is performed on a tip portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62271304A JP2564855B2 (en) | 1987-10-27 | 1987-10-27 | Pre-soldering method of lead pin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62271304A JP2564855B2 (en) | 1987-10-27 | 1987-10-27 | Pre-soldering method of lead pin |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01112759A JPH01112759A (en) | 1989-05-01 |
| JP2564855B2 true JP2564855B2 (en) | 1996-12-18 |
Family
ID=17498179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62271304A Expired - Fee Related JP2564855B2 (en) | 1987-10-27 | 1987-10-27 | Pre-soldering method of lead pin |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564855B2 (en) |
-
1987
- 1987-10-27 JP JP62271304A patent/JP2564855B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01112759A (en) | 1989-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257420B1 (en) | Systems interconnected by bumps of joining material | |
| US5759269A (en) | Manufacturing flexible circuit board assemblies and printer for screening solder paste in such manufacture | |
| EP0089248B1 (en) | Dense mounting of semiconductor chip packages | |
| KR100418059B1 (en) | Bump Formation Method of Semiconductor Device | |
| JPS60262430A (en) | Manufacture of semiconductor device | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| US3751799A (en) | Solder terminal rework technique | |
| US4923521A (en) | Method and apparatus for removing solder | |
| KR940000747B1 (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
| KR100242486B1 (en) | Process and integrated circuit connection support to another support by means of bumps | |
| US4506139A (en) | Circuit chip | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| US6303407B1 (en) | Method for the transfer of flux coated particles to a substrate | |
| JP2564855B2 (en) | Pre-soldering method of lead pin | |
| US5505367A (en) | Method for bumping silicon devices | |
| GB2204184A (en) | Mounting electronic components on substrates | |
| US6818984B2 (en) | Programmable multi-chip module | |
| JP3257011B2 (en) | Method of assembling semiconductor device | |
| KR0152559B1 (en) | Method for manufacturing solder bump | |
| JPH0468778B2 (en) | ||
| JP2904274B2 (en) | LSI package mounting method | |
| JP2629216B2 (en) | Semiconductor assembly method | |
| JPH07297238A (en) | Flux transfer method | |
| JP3132713B2 (en) | Semiconductor device | |
| JPH0210887A (en) | Manufacture of hybrid integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |