JP2554040Y2 - Electronic component mounting structure - Google Patents
Electronic component mounting structureInfo
- Publication number
- JP2554040Y2 JP2554040Y2 JP1991099686U JP9968691U JP2554040Y2 JP 2554040 Y2 JP2554040 Y2 JP 2554040Y2 JP 1991099686 U JP1991099686 U JP 1991099686U JP 9968691 U JP9968691 U JP 9968691U JP 2554040 Y2 JP2554040 Y2 JP 2554040Y2
- Authority
- JP
- Japan
- Prior art keywords
- mounting structure
- electronic component
- shield bar
- component
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本考案は、ハイブリッドＩＣ等に
用いられる電子部品取付構造に関し、特に高インピーダ
ンスの電子部品に好適な電子部品取付構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component mounting structure used for a hybrid IC or the like, and more particularly to an electronic component mounting structure suitable for a high impedance electronic component.
【０００２】[0002]
【従来の技術】例えばハイブリッドＩＣ等に於いて、セ
ラミック等からなる基板表面に所望のパターンに形成さ
れた導体膜の電極部には、ミニモールド半導体、チップ
コンデンサ等のチップ部品を接続することが一般的に行
われている。2. Description of the Related Art In a hybrid IC or the like, chip parts such as a mini-mold semiconductor and a chip capacitor can be connected to an electrode portion of a conductor film formed in a desired pattern on a surface of a substrate made of ceramic or the like. Generally done.
【０００３】上記したハイブリッドＩＣによれば、電
波、電源サージ等外部よりのノイズが各素子に悪影響を
及ぼし、特に入力段に位置する高インピーダンスのミニ
モールド半導体に影響を及ぼし易いことが知られてい
る。According to the above-described hybrid IC, it is known that external noise such as radio waves and power surges adversely affect each element, and particularly easily affect a high-impedance mini-mold semiconductor located at an input stage. I have.
【０００４】また、通常ハイブリッドＩＣはエポキシ等
の樹脂によってパッケージされることから、ハイブリッ
ドＩＣ内部に発生する熱により基板、パターン、各搭載
部品等に熱応力が発生し易いことが知られている。[0004] Further, since a hybrid IC is usually packaged with a resin such as epoxy, it is known that thermal stress is easily generated in a substrate, a pattern, each mounted component, and the like by heat generated inside the hybrid IC.
【０００５】[0005]
【考案が解決しようとする課題】このような従来技術の
問題点に鑑み、本考案の主な目的は、外来ノイズの除去
並びに熱ストレスを緩衝し得る電子部品取付構造を提供
することにある。SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, a main object of the present invention is to provide an electronic component mounting structure capable of removing external noise and buffering thermal stress.
【０００６】[0006]
【課題を解決するための手段】上述した目的は本考案に
よれば、ハイブリッドＩＣの基板表面に形成された導体
膜パターン上に搭載され合成樹脂によりモールドされる
部品の取付構造であって、前記部品の上面及び側面に渡
る接地電位のシールドバーを跨がせると共に、前記部品
と前記シールドバーとの間隙にシリコーン樹脂を充填
し、かつ前記シールドバーの両端を前記導体膜パターン
に半田付けしたことを特徴とする電子部品取付構造を提
供することにより達成される。Above object, according to an aspect of the according to the present invention, there is provided a mounting structure of the part that will be molded by mounted on a synthetic resin on the conductive film pattern formed on the substrate surface of the hybrid IC, the Over the top and side of the part
That Rutotomoni to cross the shield bar of the ground potential, said parts
Silicone resin in the gap between the shield bar
And both ends of the shield bar are connected to the conductive film pattern.
The present invention is achieved by providing an electronic component mounting structure characterized by being soldered to an electronic component.
【０００７】[0007]
【作用】このようにすれば、部品の上面及び側面に跨が
せたシールドバーにより外来ノイズを吸収できる。ま
た、部品とシールドバーとの間隙に充填されたシリコー
ン樹脂により、各部品に作用する熱ストレスを緩衝でき
ると共に、部品及びシールドバーの両者にシリコーン樹
脂が密着していることになり、部品の発熱の放熱性を向
上し得る。さらに、シールドバーの両端を基板の導体膜
パターンに半田付けして固定していることから、シリコ
ーン樹脂を介して部品を固定することになり、外部応力
や熱によるシールドバーの変形が部品に直接影響するこ
とがない。 In this way, external noise can be absorbed by the shield bar straddling the top and side surfaces of the component. In addition, the silicone resin filled in the gap between the component and the shield bar can buffer thermal stress acting on each component, and both the component and the shield bar have a silicone resin.
The grease is in close contact, which improves the heat dissipation of the components.
I can do it . Furthermore, connect both ends of the shield bar to the conductor film on the board.
Since it is soldered and fixed to the pattern,
The component is fixed via the
The deformation of the shield bar due to heat and heat directly affects the parts.
And not.
【０００８】[0008]
【実施例】以下に添付の図面を参照して本考案を特定の
実施例について詳細に説明する。BRIEF DESCRIPTION OF THE DRAWINGS The invention will be described in more detail below with reference to a specific embodiment, with reference to the accompanying drawings, in which: FIG.
【０００９】図１は本考案が適用されたハイブリッドＩ
Ｃの要部斜視図を示す。セラミック基板１上に形成され
た導体膜２ａ、抵抗体膜２ｂ等からなる形成パターン２
の表面には、ミニモールド半導体３ａ、チップコンデン
サ３ｂ等のチップ部品３が搭載される電極部領域４及び
リードフレーム５が接合される電極部領域６以外の部分
がガラス保護膜７により覆われている。このガラス保護
膜は主成分が酸化鉛（ＰｂＯ）からなり、焼成温度が５
００℃〜５５０℃の低融点ガラスからなるガラスペース
トを焼成した膜である。このガラス保護膜７を焼成した
後に各電極部領域４、６にはんだ８が盛られ、チップ部
品３、リードフレーム５等が取り付けられる。FIG. 1 shows a hybrid I to which the present invention is applied.
The perspective view of the principal part of C is shown. Formed pattern 2 including conductor film 2a, resistor film 2b, etc. formed on ceramic substrate 1
Is covered with a glass protective film 7 except for the electrode region 4 where the chip components 3 such as the mini-mold semiconductor 3a and the chip capacitor 3b are mounted and the electrode region 6 where the lead frame 5 is joined. I have. This glass protective film is mainly composed of lead oxide (PbO) and has a firing temperature of 5%.
It is a film obtained by firing a glass paste made of a low-melting glass having a temperature of 00 ° C to 550 ° C. After firing the glass protective film 7, solder 8 is applied to each of the electrode regions 4 and 6, and the chip component 3, the lead frame 5 and the like are attached.
【００１０】ミニモールド半導体３ａ外面は、図２に良
く示すように、所定間隙を介して接地電位の導体膜２ａ
に両端がはんだ付けされたシールドバー９により覆われ
ていて、このシールドバー９とミニモールド半導体３ａ
との間隙には、柔軟であってしかも純度の高いシリコー
ン樹脂１０が充填されている。As shown in FIG. 2, the outer surface of the mini-mold semiconductor 3a is separated from the conductor film 2a at a ground potential through a predetermined gap.
Are covered at both ends by a shield bar 9 soldered. The shield bar 9 and the mini-mold semiconductor 3a
Is filled with a flexible and high-purity silicone resin 10.
【００１１】このように構成されたハイブリッドＩＣ
は、全体をエポキシ樹脂１１によってパッケージされて
いるが、特に入力段に位置するミニモールド半導体３ａ
は高インピーダンスとなることから、周知の如く外部よ
りのノイズの影響を受け易い。しかしながら本考案の部
品の取付構造によれば、外来ノイズは各ミニモールド半
導体３ａを跨ぐシールドバー９によって除去されてしま
う。また、各ミニモールド半導体３ａにて発生する熱
は、シールドバー９により放熱されると共に、該ミニモ
ールド半導体３ａに作用する熱ストレスは、シリコーン
樹脂１０により緩衝することができる。[0011] The hybrid IC thus configured
Is packaged entirely with the epoxy resin 11, but especially the mini-mold semiconductor 3a located at the input stage.
Has a high impedance and is susceptible to external noise as is well known. However, according to the component mounting structure of the present invention, external noise is removed by the shield bar 9 straddling each mini-mold semiconductor 3a. Further, the heat generated in each mini-mold semiconductor 3a is radiated by the shield bar 9, and the thermal stress acting on the mini-mold semiconductor 3a can be buffered by the silicone resin 10.
【００１２】従って、外部からノイズを回避し得るほ
か、熱ストレスに対しても十分に対処し得る電子部品取
付構造を提供できる。Therefore, it is possible to provide an electronic component mounting structure capable of avoiding noise from the outside and sufficiently coping with thermal stress.
【００１３】[0013]
【考案の効果】以上の説明により明らかなように、本考
案による電子部品取付構造によれば、シールドバーによ
り外来ノイズを吸収することができ、特に入力段に位置
する高インピーダンス部品に適用すればその効果は大で
ある。しかもシリコーン樹脂を部品及びシールドバーの
両者間に充填したことから、そのシリコーン樹脂により
熱ストレスを緩衝でき、特にチップ部品個々に作用する
熱ストレスを吸収することができると共に、シールドバ
ーを部品の上面及び側面を跨がせかつ基板に固定したこ
とから、部品とシールドバーとが互いに直接接触してい
ないため、シールドバーに作用する外部応力の部品への
直接的な作用を回避することができる。従って、個々の
部品の信頼性が向上されることから、耐環境性に優れた
ハイブリッドＩＣを提供できる。As is apparent from the above description, according to the electronic component mounting structure of the present invention, external noise can be absorbed by the shield bar, and especially when applied to high impedance components located at the input stage. The effect is great. In addition, silicone resin is used for parts and shield bars.
Since the space between them is filled, thermal stress can be buffered by the silicone resin , and especially thermal stress acting on individual chip components can be absorbed and shield
Is fixed on the board, straddling the top and side surfaces of the parts.
The parts and the shield bar are in direct contact with each other
Because there is no external stress acting on the shield bar
Direct effects can be avoided. Therefore, since the reliability of each component is improved, a hybrid IC having excellent environmental resistance can be provided.
【図１】本考案が適用されたハイブリッドＩＣの要部斜
視図である。FIG. 1 is a perspective view of a main part of a hybrid IC to which the present invention is applied.
【図２】図１の一部分について見た要部拡大断面図であ
る。FIG. 2 is an enlarged sectional view of a main part of a part of FIG.
１ セラミック基板 ２ 導体膜、抵抗体膜 ３ チップ部品 ４、６ 電極部領域 ５ リードフレーム ７ ガラス保護膜 ８ はんだ ９ シールドバー １０ シリコーン樹脂 １１ エポキシ樹脂 DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2 Conductor film, resistor film 3 Chip component 4, 6 Electrode area 5 Lead frame 7 Glass protective film 8 Solder 9 Shield bar 10 Silicone resin 11 Epoxy resin
Claims (1)
た導体膜パターン上に搭載され合成樹脂によりモールド
される部品の取付構造であって、 前記部品の上面及び側面に渡る接地電位のシールドバー
を跨がせると共に、前記部品と前記シールドバーとの間
隙にシリコーン樹脂を充填し、かつ前記シールドバーの
両端を前記導体膜パターンに半田付けしたことを特徴と
する電子部品取付構造。1. A hybrid IC mounted on a conductive film pattern formed on a substrate surface and molded with a synthetic resin.
A mounting structure of a component which Ru is between Rutotomoni, and the component and the shield bar was cross the shield bar ground potential across the upper and side surfaces of the component
Fill the gap with silicone resin, and
An electronic component mounting structure , wherein both ends are soldered to the conductor film pattern .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991099686U JP2554040Y2 (en) | 1991-11-07 | 1991-11-07 | Electronic component mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991099686U JP2554040Y2 (en) | 1991-11-07 | 1991-11-07 | Electronic component mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541199U JPH0541199U (en) | 1993-06-01 |
| JP2554040Y2 true JP2554040Y2 (en) | 1997-11-12 |
Family
ID=14253926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991099686U Expired - Fee Related JP2554040Y2 (en) | 1991-11-07 | 1991-11-07 | Electronic component mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554040Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013055700A1 (en) * | 2011-10-13 | 2013-04-18 | Flipchip International, Llc | Wafer level applied rf shields |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509285A (en) * | 1994-02-15 | 1997-09-16 | バーグ・テクノロジー・インコーポレーテッド | Connector module for shielded wiring board |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60155493A (en) * | 1983-11-16 | 1985-08-15 | Somar Corp | Marking material and marking method |
| JPH0632419B2 (en) * | 1986-04-07 | 1994-04-27 | 日本電気株式会社 | Hybrid integrated circuit device |
| JPH03132059A (en) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | Ic mounting |
| JPH03200398A (en) * | 1989-12-27 | 1991-09-02 | Fujitsu Ltd | Shielding structure for circuit board device |
-
1991
- 1991-11-07 JP JP1991099686U patent/JP2554040Y2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013055700A1 (en) * | 2011-10-13 | 2013-04-18 | Flipchip International, Llc | Wafer level applied rf shields |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541199U (en) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249196A (en) | Integrated circuit module with integral capacitor | |
| US4410905A (en) | Power, ground and decoupling structure for chip carriers | |
| JPH10163386A (en) | Semiconductor device, semiconductor package and mounting circuit device | |
| JPS5471572A (en) | Semiconductor device | |
| KR0137719B1 (en) | Semiconductor device of vertical surface-mounting type | |
| JP2000223645A (en) | Semiconductor device | |
| JPH1056093A (en) | Semiconductor device and electronic device where the semiconductor device is incorporated | |
| US4768078A (en) | Plastic-molded semiconductor device | |
| JP2554040Y2 (en) | Electronic component mounting structure | |
| JP3209977B2 (en) | Semiconductor module | |
| JP2817712B2 (en) | Semiconductor device and mounting method thereof | |
| JPS61287292A (en) | Electronic apparatus and method | |
| JPH10321791A (en) | Operational amplifier | |
| JPH06132468A (en) | Semiconductor device | |
| JPS61136249A (en) | Hybrid ic | |
| JP3372169B2 (en) | Semiconductor package | |
| JPS634652A (en) | Semiconductor device | |
| JP2737332B2 (en) | Integrated circuit device | |
| JPS623984B2 (en) | ||
| JP2570889B2 (en) | LSI case | |
| JPH08204065A (en) | Semiconductor device | |
| JPS5844636Y2 (en) | Hybrid integrated circuit device | |
| JPS635250Y2 (en) | ||
| JP2727654B2 (en) | Package for mounting semiconductor integrated circuit elements | |
| JPH083012Y2 (en) | Package for storing electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |