JP2550578B2 - Emphasis circuit - Google Patents
Emphasis circuitInfo
- Publication number
- JP2550578B2 JP2550578B2 JP62125245A JP12524587A JP2550578B2 JP 2550578 B2 JP2550578 B2 JP 2550578B2 JP 62125245 A JP62125245 A JP 62125245A JP 12524587 A JP12524587 A JP 12524587A JP 2550578 B2 JP2550578 B2 JP 2550578B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- amplitude
- emphasis
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は映像信号の記録再生装置におけるエンファシ
ス回路に係り、特にVTR等の記録系及び再生系において
ノイズ成分を低減し得る回路に関する。なお本明細書に
おいては、プリエンファシス回路とディエンファシス回
路のうちのどちらか一方の回路、あるいは両方を兼用し
た回路を総称してエンファシス回路と呼ぶ。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an emphasis circuit in a video signal recording / reproducing apparatus, and more particularly to a circuit capable of reducing noise components in a recording system and a reproducing system such as a VTR. In the present specification, either one of the pre-emphasis circuit and the de-emphasis circuit, or a circuit that combines both circuits is collectively referred to as an emphasis circuit.
従来の技術 映像信号を周波数変調して記録，再生する装置におい
ては、いわゆる三角雑音を低減するために記録時には高
周波数成分を強調（プリエンファシス）し、再生時にそ
れを元に戻す（ディエンファシス）ということが行なわ
れている。特に近年VTRが3MHz程度から5MHz強へと広帯
域化してきていることによってこのエンファシス量を大
きくする必要性が増してきた。しかし一般にエンファシ
ス量を大きくすれば雑音低減の効果は増大するが、大き
くし過ぎるとFMキャリヤ周波数が高くなりすぎることに
よって再生時にいわゆる反転現象が起ってしまうという
問題点がある。2. Description of the Related Art In a device for frequency-modulating and recording / reproducing a video signal, a high frequency component is emphasized (pre-emphasis) at the time of recording in order to reduce so-called triangular noise, and is restored at the time of reproduction (de-emphasis). That is being done. Especially, in recent years, the band of VTR has been widened from about 3 MHz to over 5 MHz, so that it is necessary to increase the emphasis amount. However, in general, if the emphasis amount is increased, the noise reduction effect is increased. However, if the emphasis amount is increased too much, the so-called inversion phenomenon occurs during reproduction due to the FM carrier frequency becoming too high.
そこでFMキャリヤ周波数が高くなりすぎないようにホ
ワイトクリップ回路が設けられているが、このホワイト
クリップ回路によって切り捨てられる量が多すぎれば再
生信号において高周波成分の欠落が多いことになり画質
が劣化する。この欠点を是正するために入力信号の高周
波成分を取り出した後、振幅制限回路によって大振幅時
の利得を小振幅時に比して下げてから入力信号に加える
という方式が用いられている。Therefore, a white clip circuit is provided so that the FM carrier frequency does not become too high. However, if the amount clipped by this white clip circuit is too large, there will be many high frequency components missing in the reproduced signal, and the image quality will deteriorate. In order to correct this drawback, a method is used in which a high frequency component of an input signal is taken out, and then a gain at a large amplitude is reduced by an amplitude limiting circuit as compared with that at a small amplitude and then added to the input signal.
従来この種の振幅制限回路としては、例えば第11図の
回路図に示すような振幅制限回路が用いられていた。こ
れは２個のトランジスタQ5,Q6、ダイオードD1,D2などか
らなり、D1,D2で振幅制限される。Conventionally, as this type of amplitude limiting circuit, for example, an amplitude limiting circuit as shown in the circuit diagram of FIG. 11 has been used. This is composed of two transistors Q 5 and Q 6 , diodes D 1 and D 2, and the like, and the amplitude is limited by D 1 and D 2 .
このような振幅制限回路では入力振幅対出力振幅特性
は第12図に示すように、入力振幅が大きくなるに従って
その入力振幅対出力振幅特性の直線部分の傾斜が２段階
に変化するものである。第13図は上記の振幅制限回路を
用いた再生系におけるディエンファシス回路の一例の回
路図を示す。In such an amplitude limiting circuit, as shown in FIG. 12, the input amplitude vs. output amplitude characteristic is such that the slope of the linear portion of the input amplitude vs. output amplitude characteristic changes in two steps as the input amplitude increases. FIG. 13 shows a circuit diagram of an example of a de-emphasis circuit in a reproducing system using the above amplitude limiting circuit.
端子35に入来した映像信号は時定数回路36を介して非
線形回路37に供給され、ここで振幅制限されて第14図
（Ａ）に示す信号とされ、係数回路38を介して減算器39
に供給され、ここで元の映像信号から減算されて第14図
（Ｂ）に示す信号（ノイズの残る時間t1が比較的長い）
とされて出力端子40より取出される。この回路全体の大
レベル時及び小レベル時の伝達特性は第15図に示す如く
である。The video signal input to the terminal 35 is supplied to the non-linear circuit 37 via the time constant circuit 36, where the amplitude is limited to the signal shown in FIG. 14 (A), and the subtracter 39 is supplied via the coefficient circuit 38.
To the signal shown in FIG. 14 (B) after being subtracted from the original video signal (the noise remaining time t 1 is relatively long).
And output from the output terminal 40. The transfer characteristics of the entire circuit at high level and low level are as shown in FIG.
第16図は従来回路の他の例（帰還形）の回路図を示
す。端子35に入来した映像信号は時定数回路36を介して
非線形回路37に供給され、ここで振幅制限されて第17図
（Ａ）に示す信号とされ、係数回路38を介して減算器41
に供給され、ここで元の映像信号から減衰されて第17図
（Ｂ）に示す信号（ノイズの残る時間t2が比較的短か
い）とされて出力端子40より取出される。この回路全体
の大レベル時及び小レベル時の伝達特性は第18図に示す
如くとなる。FIG. 16 shows a circuit diagram of another example (feedback type) of the conventional circuit. The video signal input to the terminal 35 is supplied to the non-linear circuit 37 via the time constant circuit 36, where the amplitude is limited to the signal shown in FIG. 17 (A), and the subtracter 41 via the coefficient circuit 38.
And is attenuated from the original video signal to be a signal shown in FIG. 17 (B) (the time t 2 where the noise remains is relatively short) and is taken out from the output terminal 40. The transfer characteristics of the entire circuit at the high level and the low level are as shown in FIG.
発明が解決しようとする問題点 第13図に示す従来回路は、ノイズインパルス（第19図
（Ａ）が入来すると非線形回路37の出力は第19図（Ｂ）
に示す如くとされ、出力端子40より取出される信号は第
19図（Ｃ）に示す如くとなる。一方、第16図に示す従来
回路は、ノイズインパルス（第20図（Ａ））が入来する
と非線形回路37の出力は第20図（Ｂ）に示す如くとされ
（立下り後徐々に上昇する時定数は時定数回路36の時定
数T1）、出力端子40より取出される信号は第20図（Ｃ）
に示す如くとなる。Problems to be Solved by the Invention In the conventional circuit shown in FIG. 13, when the noise impulse (FIG. 19 (A) comes in, the output of the non-linear circuit 37 is shown in FIG. 19 (B)).
The signal output from the output terminal 40 is
It becomes as shown in FIG. On the other hand, in the conventional circuit shown in FIG. 16, when a noise impulse (FIG. 20 (A)) comes in, the output of the non-linear circuit 37 is as shown in FIG. 20 (B) (the output gradually rises after falling). The time constant is the time constant T 1 of the time constant circuit 36), and the signal output from the output terminal 40 is shown in Fig. 20 (C).
As shown in.
一般のランダムノイズに対しては第14図（Ｂ）及び第
17図（Ｂ）に示すように第16図示の従来回路の方がユニ
ットステップのエッジ後の残留ノイズ期間（t2）が少な
くて第13図示の従来回路より良好であるが、インパルス
ノイズに対しては第19図（Ｃ）及び第20図（Ｃ）に示す
ように第13図示の従来回路の方が第16図示の回路のよう
ないわゆる横引きノイズを発生しないので第16図示の従
来回路より良好である。For general random noise, see Fig. 14 (B) and
As shown in FIG. 17 (B), the conventional circuit shown in FIG. 16 has a smaller residual noise period (t 2 ) after the edge of the unit step and is better than the conventional circuit shown in FIG. As shown in FIGS. 19 (C) and 20 (C), the conventional circuit shown in FIG. 13 does not generate so-called horizontal noise unlike the circuit shown in FIG. 16, so the conventional circuit shown in FIG. Better.
このように、ランダムノイズ、インパルスノイズ共に
良好に対処できる回路は従来なく、この現象はエンファ
シス量（ノイズ改善量）を大にすればする程顕著に現わ
れる問題点があった。As described above, there has been no circuit that can cope with both random noise and impulse noise, and this phenomenon becomes more serious as the emphasis amount (noise improvement amount) is increased.
またさらに従来のような入力振幅対出力振幅特性が第
12図のように２段階にのみその傾斜が変化する振幅制限
回路を用いたエンファシス回路においては、利得が変化
する点よりも小さな入力振幅時（小振幅入力時）の利得
を大きくすると、非線形回路の利得の傾斜が急激に変化
する部分があらわれるため、再生（ディエンファシス）
時にこの部分を完全に元にもどすことが難しくなり、再
生画像に不必要な線が現われる等の悪影響が生じる。ま
た小振幅入力時のプリエンファシス特性は第21図に示す
如く、例えば−20dB入力時と−30dB入力時とで、ほとん
どそのエンファシス量が異ならないという問題点があ
る。In addition, the input amplitude vs. output amplitude characteristics as in the conventional
As shown in Fig. 12, in an emphasis circuit that uses an amplitude limiting circuit whose slope changes only in two steps, if the gain at a small input amplitude (small amplitude input) is made larger than the point at which the gain changes, the nonlinear circuit Playback (de-emphasis) because there is a portion where the slope of the gain changes rapidly.
At times, it becomes difficult to completely restore this portion, which causes adverse effects such as the appearance of unnecessary lines in the reproduced image. Further, as shown in FIG. 21, the pre-emphasis characteristic at the time of inputting a small amplitude has a problem that the amount of emphasis is almost the same when -20 dB is input and when -30 dB is input.
本発明は大振幅時及び中振幅時のエンファシス量を従
来と同程度にしたまま小振幅時においては従来よりもエ
ンファシス量を多くし、再生時の雑音を低減するエンフ
ァシス回路を提供することを目的とする。It is an object of the present invention to provide an emphasis circuit that reduces the noise during reproduction by increasing the emphasis amount at the time of small amplitude while keeping the emphasis amount at the time of large amplitude and medium amplitude at the same level as before. And
問題点を解決するための手段 本発明は上記課題を解決するために、以下の構成を提
示するものである。尚、括弧書きで本発明の構成に付し
た符号は、後述する実施例中の対応する構成の符号を一
例として示したものであるが、本発明はこれらに限定さ
れないことは勿論である。Means for Solving Problems The present invention provides the following configurations in order to solve the above problems. It is to be noted that the reference numerals in parentheses, which are given to the configurations of the present invention, show the reference numerals of the corresponding configurations in the embodiments to be described later as an example, but the present invention is not limited to them.
請求項１の発明は、第６図，第７図，第８図に図示す
るプリエンファシス回路に関するものであり、 映像信号が加算器（19,25）の一方の入力側に供給さ
れ、該加算器（19,25）の出力の高周波成分が時定数回
路（４）によって波され、非線形回路（５）によって
非線形特性を付与されたあと、係数回路（7,23）を介し
て該加算器（19,25）の他方の入力側に供給される帰還
ループを有し、該加算器（19,25）の出力から、低域側
のカットオフ周波数より入力映像信号の振幅を強調し、
高域側のカットオフ周波数より該強調を停止してプリエ
ンファシスされた出力信号を取り出す構成のエンファシ
ス回路において、 該非線形回路（５）はその入力振幅が小さい程利得が大
きく、かつ入力振幅が大きくなるに従って直線部分の傾
斜が少なくとも３段階に変化して小さくなるような入力
振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 1 relates to the pre-emphasis circuit shown in FIGS. 6, 7, and 8, wherein a video signal is supplied to one input side of an adder (19, 25), The high frequency component of the output of the device (19, 25) is waved by the time constant circuit (4) and given a non-linear characteristic by the non-linear circuit (5), and then the adder (7, 23) is passed through the coefficient circuit (7, 23). 19,25) has a feedback loop supplied to the other input side, and from the output of the adder (19,25), emphasizes the amplitude of the input video signal from the cutoff frequency on the low frequency side,
In an emphasis circuit configured to extract the pre-emphasized output signal by stopping the enhancement from the cut-off frequency on the high frequency side, the gain of the nonlinear circuit (5) increases as the input amplitude decreases, and the input amplitude increases. It has an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller, and the time constant of the time constant circuit (4) is Ts, and the emphasis circuit for an input signal of small amplitude. Where X is an emphasis amount of X and T is a time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) is set. is there.
請求項２の発明は、第１図に図示するプリエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（３）の入力側に供給され、
該第１の加算器（３）の出力の高周波成分が時定数回路
（４）によって波され、非線形回路（５）によって非
線形特性を付与されたあと、第１の係数回路（６）を介
して該第１の加算器（３）の他方の入力側に供給される
帰還ループを有し、該非線形回路（５）の出力信号を供
給される第２の係数回路（７）と、該第２の係数回路
（７）の出力信号と上記映像信号とを加算する第２の加
算器（８）とを有し、該第２の加算器（８）の出力か
ら、低域側のカットオフ周波数より入力映像信号の振幅
を強調し、高域側のカットオフ周波数より該強調を停止
してプリエンファシスされた出力信号を取り出す構成の
エンファシス回路において、 該非線形回路（５）はその入力振幅が小さい程利得が
大きく、かつ入力振幅が大きくなるに従って直線部分の
傾斜が少なくとも３段階に変化して小さくなるような入
力振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 2 relates to the pre-emphasis circuit shown in FIG. 1, wherein the video signal is supplied to the input side of the first adder (3),
The high frequency component of the output of the first adder (3) is waved by the time constant circuit (4) and given a non-linear characteristic by the non-linear circuit (5), and then passed through the first coefficient circuit (6). A second coefficient circuit (7) having a feedback loop supplied to the other input side of the first adder (3) and supplied with the output signal of the nonlinear circuit (5); A second adder (8) for adding the output signal of the coefficient circuit (7) and the video signal, and the cutoff frequency on the low frequency side from the output of the second adder (8). In an emphasis circuit configured to further emphasize the amplitude of an input video signal and stop the emphasis from a cutoff frequency on the high frequency side to extract a pre-emphasis output signal, the nonlinear circuit (5) has a small input amplitude. As the gain increases and the input amplitude increases, Has an input amplitude-output amplitude characteristic such that the slope of the input signal changes by at least three steps and becomes smaller, and the time constant of the time constant circuit (4) is Ts, and the emphasis amount of the emphasis circuit for an input signal of a small amplitude is Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is a time constant corresponding to the cutoff frequency on the low frequency side where X and the noise reduction effect start.
請求項３の発明は、第１図，第７図，第８図に図示す
るディエンファシス回路に関するものであり、 映像信号が減算器（2,24）の正入力に供給され、該減
算器（2,24）の出力の高周波成分が時定数回路（４）に
よって波され、非線形回路（５）によって非線形特性
を付与されたあと、係数回路（7,23）を介して該加算器
（2,24）の負入力に供給される帰還ループを有し、該減
算器（2,24）の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を減衰し、高域側のカットオフ周
波数より該減衰を停止してディエンファシスされた出力
信号を取り出す構成のエンファシス回路において、 該非線形回路（５）はその入力振幅が小さい程利得が
大きく、かつ入力振幅が大きくなるに従って直線部分の
傾斜が少なくとも３段階に変化して小さくなるような入
力振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 3 relates to the de-emphasis circuit shown in FIGS. 1, 7, and 8, wherein the video signal is supplied to the positive input of the subtracter (2, 24), The high frequency component of the output of (2, 24) is waved by the time constant circuit (4) and given a non-linear characteristic by the non-linear circuit (5), and then the adder (2, 24) has a feedback loop supplied to the negative input of the subtracter (2, 24), attenuates the amplitude of the input video signal from the cutoff frequency on the low frequency side, and cuts off on the high frequency side. In an emphasis circuit configured to extract the de-emphasized output signal by stopping the attenuation from the frequency, the nonlinear circuit (5) has a larger gain as the input amplitude is smaller, and the slope of the linear portion increases as the input amplitude increases. Changes in at least 3 steps and becomes smaller In addition to having such an input amplitude-output amplitude characteristic, the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit in the input signal of a small amplitude is X, and the noise reduction effect starts on the low frequency side. Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is the time constant corresponding to the cutoff frequency.
請求項４の発明は、第６図に図示するディエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（20）の正入力に供給され、
該第１の減算器（20）の出力の高周波成分が時定数回路
（４）によって波され、非線形回路（５）によって非
線形特性を付与されたあと、第１の係数回路（６）を介
して該第１の減算器（20）の負入力に供給される帰還ル
ープを有し、該非線形回路（５）の出力信号を供給され
る第２の係数回路（７）と、該第２の係数回路（７）の
出力信号と上記映像信号から減算する第２の減算器（2
1）とを有し、該第２の減算器（21）の出力から、低域
側のカットオフ周波数より入力映像信号の振幅を減衰
し、高域側のカットオフ周波数より該減衰を停止してデ
ィエンファシスされた出力信号を取り出す構成のエンフ
ァシス回路において 該非線形回路（５）はその入力振幅が小さい程利得が
大きく、かつ入力振幅が大きくなるに従って直線部分の
傾斜が少なくとも３段階に変化して小さくなるような入
力振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 4 relates to the de-emphasis circuit shown in FIG. 6, wherein the video signal is supplied to the positive input of the first subtractor (20),
The high frequency component of the output of the first subtractor (20) is waved by the time constant circuit (4) and given a non-linear characteristic by the non-linear circuit (5), and then passed through the first coefficient circuit (6). A second coefficient circuit (7) having a feedback loop supplied to the negative input of the first subtractor (20) and supplied with the output signal of the nonlinear circuit (5); A second subtractor (2 that subtracts from the output signal of the circuit (7) and the video signal.
1) and attenuating the amplitude of the input video signal from the output of the second subtractor (21) from the cutoff frequency on the low frequency side, and stopping the attenuation from the cutoff frequency on the high frequency side. In the emphasis circuit configured to extract the de-emphasized output signal, the gain of the nonlinear circuit (5) increases as the input amplitude decreases, and the slope of the linear portion changes in at least three stages as the input amplitude increases. In addition to having a small input amplitude-output amplitude characteristic, the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit in an input signal of a small amplitude is X, and the noise reduction effect starts in the low range. Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is the time constant corresponding to the cutoff frequency on the side.
請求項５の発明は、第１図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（２）の正入力に供給され、
該第１の減算器（2,24）の出力信号が第１の加算器
（３）の一方の入力側に供給され、該第１の加算器
（３）の出力の高周波成分が時定数回路（４）によって
波され、非線形回路（５）によって非線形特性を付与
されたあと、第１の係数回路（６）を介して該第１の加
算器（３）の他方の入力側に供給される帰還ループを有
し、該非線形回路（５）の出力信号を供給される第２の
係数回路（７）と、該第２の係数回路（７）の出力信号
と該第１の減算器（２）の出力信号とを加算する第２の
加算器（８）と、該第２の係数回路（７）の出力信号を
該第１の減算器（２）の負入力に供給するスイッチ（1
1）を有する構成であり（第１図）、 記録時には、該スイッチ（11）を開成することで、上
記第２の加算器（８）の出力から、低域側のカットオフ
周波数より入力映像信号の振幅を強調し、高域側のカッ
トオフ周波数より該強調を停止してプリエンファシスさ
れた出力信号を取り出し、再生時には、該スイッチ（1
1）を閉成することで、上記第１の減算器（２）の出力
から、低減側のカットオフ周波数より入力映像信号の振
幅を減衰し、高域側のカットオフ周波数より該減衰を停
止してディエンファシスされた出力信号を取り出すエン
ファシス回路において、 上記非線形回路（５）はその入力振幅が小さい程利得
が大きく、かつ入力振幅が大きくなるに従って直線部分
の傾斜が少なくとも３段階に変化して小さくなるような
入力振幅対出力振幅特性を有すると共に、上記時定数回
路（４）の時定数をTs、小振幅の入力信号における上記
エンファシス回路のエンファシス量をＸ、ノイズ低減効
果が始まる該低域側のカットオフ周波数に対応した時定
数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 5 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 1, wherein a video signal is supplied to the positive input of the first subtractor (2),
The output signal of the first subtractor (2, 24) is supplied to one input side of the first adder (3), and the high frequency component of the output of the first adder (3) is a time constant circuit. After being waved by (4) and given a non-linear characteristic by the non-linear circuit (5), it is supplied to the other input side of the first adder (3) through the first coefficient circuit (6). A second coefficient circuit (7) having a feedback loop and supplied with the output signal of the nonlinear circuit (5), the output signal of the second coefficient circuit (7) and the first subtractor (2) ) And a switch (1) for supplying the output signal of the second coefficient circuit (7) to the negative input of the first subtractor (2).
1) (Fig. 1), the switch (11) is opened at the time of recording to output the input image from the output of the second adder (8) from the cutoff frequency on the low frequency side. The amplitude of the signal is emphasized, the emphasizing is stopped from the cutoff frequency on the high frequency side, the pre-emphasis output signal is taken out, and the switch (1
By closing 1), the amplitude of the input video signal from the output of the first subtractor (2) is attenuated from the cutoff frequency on the reduction side, and the attenuation is stopped from the cutoff frequency on the high frequency side. In the emphasis circuit for extracting the de-emphasized output signal, the gain of the non-linear circuit (5) increases as the input amplitude decreases, and the slope of the linear portion changes in at least three stages as the input amplitude increases. In addition to having a small input amplitude-output amplitude characteristic, the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit in an input signal of a small amplitude is X, and the noise reduction effect starts in the low range. Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is the time constant corresponding to the cutoff frequency on the side.
請求項６の発明は、第６図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（19）の一方の入力に供給さ
れ、該第１の加算器（19,25）の出力信号が第１の減算
器（20）の正入力に供給され、該第１の減算器（20）の
出力の高周波成分が時定数回路（４）によって波さ
れ、非線形回路（５）によって非線形特性を付与された
あと、第１の係数回路（６）を介して該第１の減算器
（20）の負入力に供給される帰還ループを有し、該非線
形回路（５）の出力信号を供給される第２の係数回路
（７）と、該第２の係数回路（７）の出力信号を該第１
の加算器（19）の出力信号から減算する第２の減算器
（21）と、該第２の係数回路（７）の出力信号を該第１
の加算器（19）の他方の入力に供給するスイッチ（22）
を有する構成であり、 再生時には、該スイッチ（22）を開成することで、上
記第２の減算器（21）の出力から、低域側のカットオフ
周波数より入力映像信号の振幅を減衰し、高域側のカッ
トオフ周波数より該減衰を停止してディエンファシスさ
れた出力信号を取り出し、記録時には、該スイッチ（2
2）を閉成することで、上記第１の加算器（19,25）の出
力から、低域側のカットオフ周波数より入力映像信号の
振幅を強調し、高域側のカットオフ周波数より該強調を
停止してプリエンファシスされた出力信号を取り出すエ
ンファシス回路において、 上記非線形回路（５）はその入力振幅が小さい程利得
が大きく、かつ入力振幅が大きくなるに従って直線部分
の傾斜が少なくとも３段階に変化して小さくなるような
入力振幅対出力振幅特性を有すると共に、上記時定数回
路（４）の時定数をTs、小振幅の入力信号における上記
エンファシス回路のエンファシス量をＸ、ノイズ低減効
果が始まる該低域側のカットオフ周波数に対応した時定
数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 6 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 6, wherein a video signal is supplied to one input of a first adder (19), The output signal of the first adder (19, 25) is supplied to the positive input of the first subtractor (20), and the high frequency component of the output of the first subtractor (20) is supplied to the time constant circuit (4 ), Is given a non-linear characteristic by the non-linear circuit (5), and then is supplied to the negative input of the first subtractor (20) through the first coefficient circuit (6). Then, the second coefficient circuit (7) supplied with the output signal of the nonlinear circuit (5) and the output signal of the second coefficient circuit (7) with the first coefficient circuit
A second subtractor (21) for subtracting the output signal of the second adder (19) from the output signal of the second coefficient circuit (7)
Switch (22) that feeds the other input of the adder (19)
When reproducing, by opening the switch (22), the amplitude of the input video signal from the output of the second subtractor (21) is attenuated from the cutoff frequency on the low frequency side, The attenuation is stopped from the cutoff frequency on the high frequency side, the de-emphasized output signal is taken out, and the switch (2
By closing 2), the amplitude of the input video signal from the output of the first adder (19, 25) is emphasized from the cutoff frequency on the low frequency side, and the amplitude is cut off from the cutoff frequency on the high frequency side. In the emphasis circuit for taking out the pre-emphasized output signal by stopping the enhancement, the nonlinear circuit (5) has a larger gain as the input amplitude becomes smaller, and the slope of the linear portion becomes at least three stages as the input amplitude becomes larger. It has an input amplitude-output amplitude characteristic that changes and becomes small, the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit in the input signal of a small amplitude is X, and the noise reduction effect starts. Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is a time constant corresponding to the cutoff frequency on the low frequency side.
請求項７の発明は、第９図に図示するプリエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（３）の一方の入力側に供給
され、該第１の加算器（３）の出力の高周波成分が時定
数回路（４）によって波され、第１の非線形回路（2
6）によって非線形特性を付与されたあと第１の係数回
路（27）を介して該第１の加算器（３）の他方の入力側
に供給される帰還ループを有し、該時定数回路（４）の
出力信号に非線形特性を付与する第２の非線形回路（2
8）と該第２の非線形回路（28）の出力信号を供給され
る第２の係数回路（29）と、該第２の係数回路（29）の
出力信号と上記映像信号とを加算する第２の加算器
（８）とを有し、該第２の加算器（８）の出力から、低
域側のカットオフ周波数より入力映像信号の振幅を強調
し、高域側のカットオフ周波数より該強調を停止してプ
リエンファシスされた出力信号を取り出すエンファシス
回路において、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、小振幅の入力信号における
上記エンファシス回路のエンファシス量をＸ、ノイズ低
減効果が始まる該低域側のカットオフ周波数に対応した
時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 7 relates to the pre-emphasis circuit shown in FIG. 9, wherein the video signal is supplied to one input side of the first adder (3), and the first adder (3) is supplied. The high frequency component of the output of the wave is waved by the time constant circuit (4), and the first nonlinear circuit (2
6) is provided with a non-linear characteristic and then is fed to the other input side of the first adder (3) via the first coefficient circuit (27), and the time constant circuit ( The second non-linear circuit (2) that imparts non-linear characteristics to the output signal of 4).
8) and a second coefficient circuit (29) to which the output signal of the second non-linear circuit (28) is supplied, and a second coefficient circuit (29) for adding the output signal of the second coefficient circuit (29) and the video signal. A second adder (8), the output of the second adder (8) emphasizes the amplitude of the input video signal from the cutoff frequency on the low frequency side, and from the cutoff frequency on the high frequency side. In the emphasis circuit for extracting the pre-emphasized output signal by stopping the enhancement, at least one of the first nonlinear circuit (26) and the second nonlinear circuit (28) has a gain as the input amplitude becomes smaller. Is large and the input amplitude is large, the slope of the linear portion changes in at least three steps and becomes small, and the time constant of the time constant circuit (4) is Ts, and the small amplitude The above emphasis on the input signal of An emphasis circuit is provided in which T>Ts> T / (X + 1), where X is the emphasis amount of the circuit and T is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts. Is.
請求項８の発明は、第９図に図示するディエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（２）の正入力に供給され、
該第１の減算器（２）の出力信号が第１の加算器（３）
の一方の入力側に供給され、該第１の加算器（３）の出
力の高周波成分が時定数回路（４）によって波され、
第１の非線形回路（26）によって非線形特性を付与され
たあと第１の係数回路（27）を介して該第１の加算器
（３）の他方の入力側に供給される帰還ループを有し、
該時定数回路（４）の出力信号に非線形特性を付与する
第２の非線形回路（28）と該第２の非線形回路（28）の
出力信号を供給されて該第１の減算器（２）の負入力に
出力信号を供給する第２の係数回路（29）とを有する構
成であり、該第１の減算器（２）の出力から、低域側の
カットオフ周波数より入力映像信号の振幅を減衰し、高
域側のカットオフ周波数より該減衰を停止してディエン
ファシスされた出力信号を取り出すエンファシス回路に
おいて、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、小振幅の入力信号における
上記エンファシス回路のエンファシス量をＸ、ノイズ低
減効果が始まる該低域側のカットオフ周波数に対応した
時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 8 relates to the de-emphasis circuit shown in FIG. 9, wherein the video signal is supplied to the positive input of the first subtractor (2),
The output signal of the first subtractor (2) is the first adder (3)
The high-frequency component of the output of the first adder (3) is supplied to one input side of the
It has a feedback loop which is given a non-linear characteristic by the first non-linear circuit (26) and is then supplied to the other input side of the first adder (3) through the first coefficient circuit (27). ,
A second non-linear circuit (28) for imparting non-linear characteristics to the output signal of the time constant circuit (4) and the output signal of the second non-linear circuit (28) are supplied to the first subtractor (2). And a second coefficient circuit (29) for supplying an output signal to the negative input of the input signal from the output of the first subtractor (2) from the cutoff frequency on the low frequency side. In an emphasis circuit for attenuating the output of the first non-linear circuit (26) and the second non-linear circuit (28) in the emphasis circuit for extracting the de-emphasis output signal by stopping the attenuation from the cutoff frequency on the high frequency side. At least one of them has an input amplitude-output amplitude characteristic such that the smaller the input amplitude is, the larger the gain is, and as the input amplitude is increased, the inclination of the straight line portion is changed in at least three stages and becomes smaller, and the time constant is Circuit (4) When Ts is a constant, X is an emphasis amount of the emphasis circuit in an input signal having a small amplitude, and T is a time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts. T>Ts> T / (X + 1 ) Is provided to provide an emphasis circuit.
請求項９の発明は、第10図に図示するディエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（20）の正入力に供給され、
該第１の減算器（20）の出力の高周波成分が時定数回路
（４）によって波され、第１の非線形回路（26）によ
って非線形特性を付与されたあと第１の係数回路（27）
を介して該第１の減算器（20）の負入力に供給される帰
還ループを有し、該時定数回路（４）の出力信号に非線
形特性を付与する第２の非線形回路（28）と該第２の非
線形回路（28）の出力信号を供給される第２の係数回路
（29）と、該第２の係数回路（29）の出力信号を上記映
像信号から減衰する第２の減算器（21）とを有し、該第
２の減算器（21）の出力から、低域側のカットオフ周波
数より入力映像信号の振幅を減衰し、高域側のカットオ
フ周波数より該減衰を停止してディエンファシスされた
出力信号を取り出すエンファシス回路において、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、小振幅の入力信号における
上記エンファシス回路のエンファシス量をＸ、ノイズ低
減効果が始まる該低域側のカットオフ周波数に対応した
時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 9 relates to the de-emphasis circuit shown in FIG. 10, wherein the video signal is supplied to the positive input of the first subtractor (20),
The high-frequency component of the output of the first subtractor (20) is waved by the time constant circuit (4) and given a non-linear characteristic by the first non-linear circuit (26), and then the first coefficient circuit (27).
A second non-linear circuit (28) having a feedback loop which is supplied to the negative input of the first subtractor (20) via, and imparting non-linear characteristics to the output signal of the time constant circuit (4). A second coefficient circuit (29) supplied with the output signal of the second nonlinear circuit (28), and a second subtractor for attenuating the output signal of the second coefficient circuit (29) from the video signal. (21), the amplitude of the input video signal is attenuated from the output of the second subtractor (21) from the cutoff frequency on the low frequency side, and the attenuation is stopped from the cutoff frequency on the high frequency side. In the emphasis circuit for extracting the de-emphasized output signal, at least one of the first non-linear circuit (26) and the second non-linear circuit (28) has a larger gain and a smaller input as the input amplitude decreases. As the amplitude increases, the slope of the straight part changes in at least three levels. Has an input amplitude-output amplitude characteristic such that the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit in an input signal of a small amplitude is X, and the noise reduction effect starts. Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is the time constant corresponding to the cutoff frequency on the low frequency side.
請求項10の発明は、第10図に図示するプリエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（19）の一方の入力に供給さ
れ、該第１の加算器（19）の出力信号が第１の減算器
（20）の正入力に供給され、該第１の減算器（20）の出
力の高周波成分が時定数回路（４）によって波され、
第１の非線形回路（26）によって非線形特性を付与され
たあと第１の係数回路（27）を介して該第１の減算器
（20）の負入力に供給される帰還ループを有し、該時定
数回路（４）の出力信号に非線形特性を付与する第２の
非線形回路（28）と該第２の非線形回路（28）の出力信
号を供給されて該第１の加算器（19）の他方の入力に出
力信号を供給する第２の係数回路（29）とを有する構成
であり、該第１の加算器（19）の出力から、低域側のカ
ットオフ周波数より入力映像信号の振幅を強調し、高域
側のカットオフ周波数より該強調を停止してプリエンフ
ァシスされた出力信号を取り出すエンファシス回路にお
いて、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、小振幅の入力信号における
上記エンファシス回路のエンファシス量をＸ、ノイズ低
減効果が始まる該低域側のカットオフ周波数に対応した
時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 10 relates to the pre-emphasis circuit shown in FIG. 10, wherein the video signal is supplied to one input of the first adder (19), and the video signal is supplied to one input of the first adder (19). The output signal is supplied to the positive input of the first subtractor (20), the high frequency component of the output of the first subtractor (20) is waved by the time constant circuit (4),
A feedback loop which is provided with a non-linear characteristic by the first non-linear circuit (26) and is then supplied to the negative input of the first subtractor (20) through the first coefficient circuit (27); A second non-linear circuit (28) for giving a non-linear characteristic to the output signal of the time constant circuit (4) and the output signal of the second non-linear circuit (28) are supplied to the first adder (19). A second coefficient circuit (29) for supplying an output signal to the other input, and the amplitude of the input video signal from the output of the first adder (19) from the cutoff frequency on the low frequency side. In the emphasis circuit for extracting the pre-emphasized output signal by stopping the emphasis from the cut-off frequency on the high frequency side and extracting the pre-emphasis output signal from the first nonlinear circuit (26) and the second nonlinear circuit (28). At least one of them has a larger gain and a smaller input amplitude. In addition to having an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller as the width increases, the time constant of the time constant circuit (4) is Ts Provided is an emphasis circuit in which T>Ts> T / (X + 1), where X is the emphasis amount of the emphasis circuit and T is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts. To do.
請求項11の発明は、第９図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（２）の正入力に供給され、
該第１の減算器（２）の出力信号が第１の加算器（３）
の一方の入力側に供給され、該第１の加算器（３）の出
力の高周波成分が時定数回路（４）によって波され、
第１の非線形回路（26）によって非線形特性を付与され
たあと第１の係数回路（27）を介して該第１の加算器
（３）の他方の入力側に供給される帰還ループを有し、
該時定数回路（４）の出力信号に非線形特性を付与する
第２の非線形回路（28）と該第２の非線形回路（28）の
出力信号を供給される第２の係数回路（29）と、該第２
の係数回路（29）の出力信号と該第１の減算器（２）の
出力信号とを加算する第２の加算器（８）と、該第２の
係数回路（29）の出力信号を該第１の減算器（２）の負
入力に供給するスイッチ（11）を有する構成であり、 記録時には、該スイッチ（11）を開成することで、該
第２の加算器（８）の出力から、低域側のカットオフ周
波数より入力映像信号の振幅を強調し、高域側のカット
オフ周波数より該強調を停止してプリエンファシスされ
た出力信号を取り出し、再生時には、該スイッチ（11）
を閉成することで、該第１の減算器（２）の出力から、
低域側のカットオフ周波数より入力映像信号の振幅を減
衰し、高域側のカットオフ周波数より該減衰を停止して
ディエンファシスされた出力信号を取り出すエンファシ
ス回路において、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、小振幅の入力信号における
上記エンファシス回路のエンファシス量をＸ、ノイズ低
減効果が始まる該低域側のカットオフ周波数に対応した
時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 11 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 9, wherein a video signal is supplied to the positive input of the first subtractor (2),
The output signal of the first subtractor (2) is the first adder (3)
The high-frequency component of the output of the first adder (3) is supplied to one input side of the
It has a feedback loop which is given a non-linear characteristic by the first non-linear circuit (26) and is then supplied to the other input side of the first adder (3) through the first coefficient circuit (27). ,
A second non-linear circuit (28) for imparting non-linear characteristics to the output signal of the time constant circuit (4), and a second coefficient circuit (29) supplied with the output signal of the second non-linear circuit (28) , The second
A second adder (8) for adding the output signal of the coefficient circuit (29) and the output signal of the first subtractor (2), and the output signal of the second coefficient circuit (29). It is configured to have a switch (11) for supplying the negative input of the first subtractor (2), and at the time of recording, by opening the switch (11), the output of the second adder (8) is changed. , The amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, the emphasis is stopped from the cutoff frequency on the high frequency side, the pre-emphasized output signal is taken out, and at the time of reproduction, the switch (11)
By closing the output of the first subtractor (2),
In the emphasis circuit for attenuating the amplitude of the input video signal from the cutoff frequency on the low frequency side and stopping the attenuation from the cutoff frequency on the high frequency side to extract the de-emphasized output signal, the first nonlinear circuit ( 26) and at least one of the second non-linear circuit (28), the smaller the input amplitude, the larger the gain, and as the input amplitude increases, the slope of the linear portion changes in at least three stages and becomes smaller. It has an input amplitude-output amplitude characteristic and the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit for an input signal of small amplitude is X, and the cutoff on the low frequency side where the noise reduction effect starts is Provided is an emphasis circuit in which T>Ts> T / (X + 1), where T is the time constant corresponding to the frequency.
請求項12の発明は、第10図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（19）の一方の入力に供給さ
れ、該第１の加算器（19）の出力信号が第１の減算器
（20）の正入力に供給され、該第１の減算器（20）の出
力の高周波成分が時定数回路（４）によって波され、
第１の非線形回路（26）によって非線形特性を付与され
たあと第１の係数回路（27）を介して該第１の減算器
（20）の負入力に供給される帰還ループを有し、該時定
数回路（４）の出力信号に非線形特性を付与する第２の
非線形回路（28）と該第２の非線形回路（28）の出力信
号を供給される第２の係数回路（29）と、該第２の係数
回路（29）の出力信号を該第１の加算器（19）の出力信
号から減衰する第２の減衰器（21）と、該第２の係数回
路（29）の出力信号を該第１の加算器（19）の他方の入
力に供給するスイッチ（22）を有する構成であり、 再生時には、該スイッチ（22）を開成することで、該
第２の減衰器（21）の出力から、低域側のカットオフ周
波数より入力映像信号の振幅を減衰し、高域側のカット
オフ周波数より該減衰を停止してディエンファシスされ
た出力信号を取り出し、記録時には、該スイッチ（22）
を閉成することで、該第１の加算器（19）の出力から、
低域側のカットオフ周波数より入力映像信号の振幅を強
調し、高域側のカットオフ周波数より該強調を停止して
プリエンファシスされた出力信号を取り出すエンファシ
ス回路において、 該第１の非線形回路（26）及び該第２の非線形回路
（28）のうち少なくとも一方は、その入力振幅が小さい
程利得が大きくかつ入力振幅が大きくなるに従って直線
部分の傾斜が少なくとも３段階に変化して小さくなるよ
うな入力振幅対出力振幅特性を有すると共に、上記時定
数回路（４）の時定数をTs、上記エンファシス回路のエ
ンファシス量をＸ、ノイズ低減効果が始まる周波数に対
応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなるエンファシス回路を提供するものであ
る。The invention of claim 12 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 10, wherein a video signal is supplied to one input of a first adder (19), The output signal of the first adder (19) is supplied to the positive input of the first subtractor (20), and the high frequency component of the output of the first subtractor (20) is fed by the time constant circuit (4). Is waved,
A feedback loop which is provided with a non-linear characteristic by the first non-linear circuit (26) and is then supplied to the negative input of the first subtractor (20) through the first coefficient circuit (27); A second non-linear circuit (28) for imparting non-linear characteristics to the output signal of the time constant circuit (4), and a second coefficient circuit (29) supplied with the output signal of the second non-linear circuit (28), A second attenuator (21) for attenuating the output signal of the second coefficient circuit (29) from the output signal of the first adder (19), and the output signal of the second coefficient circuit (29) Is provided to the other input of the first adder (19), and the second attenuator (21) is opened by opening the switch (22) during reproduction. From the output, the amplitude of the input video signal is attenuated from the cutoff frequency on the low frequency side, and the attenuation is stopped from the cutoff frequency on the high frequency side. Removed-emphasized output signal, during recording, the switch (22)
By closing the output of the first adder (19),
In the emphasis circuit for emphasizing the amplitude of the input video signal from the cutoff frequency on the low frequency side and stopping the emphasis from the cutoff frequency on the high frequency side to extract the pre-emphasized output signal, the first nonlinear circuit ( 26) and at least one of the second non-linear circuit (28), the smaller the input amplitude, the larger the gain, and as the input amplitude increases, the slope of the linear portion changes in at least three stages and becomes smaller. When it has an input amplitude-output amplitude characteristic, the time constant of the time constant circuit (4) is Ts, the emphasis amount of the emphasis circuit is X, and the time constant corresponding to the frequency at which the noise reduction effect starts is T. T> The emphasis circuit is provided by setting Ts> T / (X + 1).
請求項13の発明は、第７図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の減算器（24）の正入力に供給され、
該第１の減算器（24）の出力信号が第１の加算器（25）
の一方の入力側に供給され、該第１の加算器（25）の出
力の高周波成分が時定数回路（４）によって波され、
非線形回路（５）によって非線形特性を付与されたあと
第１の係数回路（23）を介して該第１の加算器（25）の
他方の入力側に供給される帰還ループを有し、該第１の
係数回路（23）の出力信号を該第１の減算器（24）の負
入力に供給するスイッチ（22）を有する構成であり、 記録時には、該スイッチ（22）を開成することで、該
第１の加算器（25）の出力から、低域側のカットオフ周
波数より入力映像信号の振幅を強調し、高域側のカット
オフ周波数より該強調を停止してプリエンファシスされ
た出力信号を取り出し、再生時には、該スイッチ（22）
を閉成することで、該第１の減算器（24）の出力から、
低域側のカットオフ周波数より入力映像信号の振幅を減
衰し、高域側のカットオフ周波数より該減衰を停止して
ディエンファシスされた出力信号を取り出すエンファシ
ス回路において、 該非線形回路（５）は、その入力振幅が小さい程利得
が大きくかつ入力振幅が大きくなるに従って直線部分の
傾斜が少なくとも３段階に変化して小さくなるような入
力振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。The invention of claim 13 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 7, wherein a video signal is supplied to the positive input of the first subtractor (24),
The output signal of the first subtractor (24) is the first adder (25)
The high-frequency component of the output of the first adder (25) is supplied to one input side of
A non-linear characteristic is given by the non-linear circuit (5), and then a feedback loop is supplied to the other input side of the first adder (25) through the first coefficient circuit (23). It has a configuration having a switch (22) for supplying the output signal of the coefficient circuit (23) of 1 to the negative input of the first subtractor (24), and at the time of recording, by opening the switch (22), From the output of the first adder (25), the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, and the emphasis is stopped from the cutoff frequency on the high frequency side, and the output signal is pre-emphasized. Take out the switch (22) during playback
By closing the output of the first subtractor (24),
In the emphasis circuit for attenuating the amplitude of the input video signal from the cutoff frequency on the low frequency side and stopping the attenuation from the cutoff frequency on the high frequency side to extract the de-emphasized output signal, the nonlinear circuit (5) is , The input amplitude vs. output amplitude characteristics such that the smaller the input amplitude, the larger the gain and the larger the input amplitude, the more the slope of the linear portion changes in at least three steps and become smaller, and the time constant circuit (4) Where Ts is a time constant, X is an emphasis amount of the emphasis circuit in the case of an input signal having a small amplitude, and T is a time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts T>Ts> T / An emphasis circuit characterized by being set to (X + 1).
請求項14の発明は、第８図に図示するプリエンファシ
ス回路とディエンファシス回路とを兼用したエンファシ
ス回路に関するものであり、 映像信号が第１の加算器（25）の正入力に供給され、
該第１の加算器（25）の出力信号が第１の減算器（24）
の正入力に供給され、該第１の減算器（24）の出力の高
周波成分が時定数回路（４）によって波され、非線形
回路（５）によって非線形特性を付与されたあと第１の
係数回路（23）を介して該第１の減算器（24）の他方の
入力側に供給される帰還ループを有し、第１の係数回路
（23）の出力信号を該第１の加算器（25）の他方の入力
に供給するスイッチ（22）を有する構成であり、 再生時には、該スイッチ（22）を開成することで、該
第１の減算器（24）の出力から、低域側のカットオフ周
波数より入力映像信号の振幅を減衰し、高域側のカット
オフ周波数より該減衰を停止してディエンファシスされ
た出力信号を取り出し、記録時には、該スイッチ（22）
を閉成することで、該第１の加算器（25）の出力から、
低域側のカットオフ周波数より入力映像信号の振幅を強
調し、高域側のカットオフ周波数より該強調を停止して
プリエンファシスされた出力信号を取り出すエンファシ
ス回路において、 該非線形回路（５）は、その入力振幅が小さい程利得
が大きくかつ入力振幅が大きくなるに従って直線部分の
傾斜が少なくとも３段階に変化して小さくなるような入
力振幅対出力振幅特性を有すると共に、上記時定数回路
（４）の時定数をTs、小振幅の入力信号における上記エ
ンファシス回路のエンファシス量をＸ、ノイズ低減効果
が始まる該低域側のカットオフ周波数に対応した時定数
をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。The invention of claim 14 relates to an emphasis circuit which also serves as a pre-emphasis circuit and a de-emphasis circuit shown in FIG. 8, wherein a video signal is supplied to the positive input of the first adder (25),
The output signal of the first adder (25) is the first subtractor (24)
Of the first subtractor (24), the high-frequency component of the output of the first subtractor (24) is waved by the time constant circuit (4), and the nonlinear characteristic is imparted by the nonlinear circuit (5). A feedback loop that is supplied to the other input side of the first subtractor (24) via (23), and outputs the output signal of the first coefficient circuit (23) to the first adder (25). ) Has a switch (22) for supplying to the other input, and at the time of reproduction, by opening the switch (22), the output of the first subtractor (24) is cut on the low frequency side. Attenuating the amplitude of the input video signal from the off frequency, stopping the attenuation from the cutoff frequency on the high frequency side and taking out the de-emphasized output signal, the switch (22) at the time of recording
By closing the output from the output of the first adder (25),
In the emphasis circuit for extracting the pre-emphasized output signal by emphasizing the amplitude of the input video signal from the cutoff frequency on the low frequency side and stopping the emphasis from the cutoff frequency on the high frequency side, the nonlinear circuit (5) is , The input amplitude vs. output amplitude characteristics such that the smaller the input amplitude, the larger the gain and the larger the input amplitude, the more the slope of the linear portion changes in at least three steps and become smaller, and the time constant circuit (4) Where Ts is a time constant, X is an emphasis amount of the emphasis circuit in the case of an input signal having a small amplitude, and T is a time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts T>Ts> T / An emphasis circuit characterized by being set to (X + 1).
作用 時定数回路の時定数Tsを Ｔ＞Ts＞T/（Ｘ＋１） に設定することにより、本出願人による特願昭61−1713
93において詳述した如く、特にインパルスノイズが入来
した時のリミッタ出力の立下り後の波形を従来の帰還形
のノイズ低減回路に対して改善でき、これによりいわゆ
る横引きノイズを生じることはなく、又、帰還形である
ためランダムノイズに対してもノイズ残留時間が短い。By setting the time constant Ts of the action time constant circuit as T>Ts> T / (X + 1), Japanese Patent Application No. 61-1713
As described in detail in 93, the waveform after the falling edge of the limiter output when impulse noise comes in can be improved compared to the conventional feedback type noise reduction circuit, so that so-called horizontal pull-out noise does not occur. Further, since it is a feedback type, the noise residual time is short even for random noise.
また上記非線形回路を入力振幅対出力振幅特性（振幅
制限レベル）が異なる複数個の振幅制限回路を入力側に
対して並列に配し、それぞれの振幅制限回路の出力を加
算するという構成にすることにより、この非線形回路の
利得特性は、それぞれの振幅制限回路の利得特性を足し
合わせたものになる。これによってこの非線形回路の入
力振幅対出力振幅特性をその入力振幅に対して少なくと
も３段階に直線部分の傾斜を変化させることが出来る。
ここにおいて最初の利得変化が起こる点よりも小さい振
幅を小振幅、最後の利得変化が起こる点よりも大きい振
幅を大振幅、その間の振幅を中振幅と呼ぶ。このような
特性を持った非線形回路を用いることによって、小振幅
時の利得特性を急峻に立ち上がらせることが可能となり
プリエンファシス特性における中振幅入力と小振幅入力
の区別が明瞭になる。再生系の場合においては記録系と
相補的な回路を用いることにより、ディエンファシス特
性もプリエンファシス特性と相補的なものが得られる。
このことから中振幅入力時と大振幅入力時のエンファシ
ス量を従来と同程度にしたまま小振幅入力時においての
み従来に比してエンファシス量を大きくし得る。このこ
とはホワイトクリップで切り捨てられる量を増やさずに
エンファシス量を大きくできることを意味し、再生時に
おける雑音が低減される。Further, the above-mentioned non-linear circuit is configured such that a plurality of amplitude limiting circuits having different input amplitude-output amplitude characteristics (amplitude limiting level) are arranged in parallel to the input side and the outputs of the respective amplitude limiting circuits are added. Thus, the gain characteristic of this non-linear circuit is the sum of the gain characteristics of the respective amplitude limiting circuits. This makes it possible to change the slope of the linear portion of the input amplitude-output amplitude characteristic of this nonlinear circuit in at least three steps with respect to the input amplitude.
Here, an amplitude smaller than the point where the first gain change occurs is called a small amplitude, an amplitude larger than the point where the last gain change occurs is called a large amplitude, and an amplitude between them is called a middle amplitude. By using a non-linear circuit having such a characteristic, it is possible to sharply raise the gain characteristic at a small amplitude, and the distinction between the medium amplitude input and the small amplitude input in the pre-emphasis characteristic becomes clear. In the case of the reproducing system, by using a circuit complementary to the recording system, the de-emphasis characteristic can be also complementary to the pre-emphasis characteristic.
From this fact, the emphasis amount can be increased as compared with the conventional case only when the small amplitude input is performed while keeping the emphasis amount at the time of the medium amplitude input and the large amplitude input as the same as the conventional case. This means that the emphasis amount can be increased without increasing the amount of the white clip that is discarded, and noise during reproduction is reduced.
実施例 第１図は本発明の第１実施例の回路図を示す。開閉成
スイッチ11が開成している場合にはこの回路はプリエン
ファシス回路として動作し、端子１に入来した記録映像
信号を時定数回路４を通して高周波成分を波し、非線
形回路５によって振幅制限したあと時定数の設定に係る
第１の係数回路６を介して入力側に帰還し該入力信号と
加算器３において加算して時定数回路４の入力とし、該
非線形回路５の出力をエンファシス量の設定に係わる第
２の係数回路７を介して該入力映像信号と加算器８にお
いて加算して出力端子10から取り出す。First Embodiment FIG. 1 shows a circuit diagram of a first embodiment of the present invention. When the open / close switch 11 is open, this circuit operates as a pre-emphasis circuit, a high-frequency component is waved through the time constant circuit 4 for the recorded video signal input to the terminal 1, and the amplitude is limited by the non-linear circuit 5. After that, the signal is fed back to the input side through the first coefficient circuit 6 for setting the time constant, added to the input signal in the adder 3 and used as the input of the time constant circuit 4, and the output of the non-linear circuit 5 is set to the emphasis amount. The input video signal is added by the adder 8 via the second coefficient circuit 7 related to the setting and taken out from the output terminal 10.
開閉成スイッチ11が閉成している場合には、この回路
はディエンファシス回路として動作し、端子１に入来し
た再生映像信号を減算器２の正側に供給し、この出力を
加算器３に供給する。そのあとの経路は第２の係数回路
７まではプリエンファシスの場合と同様である。上記第
２の係数回路７の出力は帰還して上記減算器２の負側に
供給されその出力を出力端子９より取り出す。When the open / close switch 11 is closed, this circuit operates as a de-emphasis circuit, supplies the reproduced video signal input to the terminal 1 to the positive side of the subtractor 2, and outputs this output to the adder 3 Supply to. The subsequent path is the same as in the case of pre-emphasis up to the second coefficient circuit 7. The output of the second coefficient circuit 7 is fed back and supplied to the negative side of the subtractor 2, and its output is taken out from the output terminal 9.
また上記時定数回路４の時定数Tsを、上記プリエンフ
ァシス回路及びディエンファシス回路のエンファシス量
Ｘ、ノイズ低減効果が始まる周波数に対応した時定数Ｔ
に対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。Further, the time constant Ts of the time constant circuit 4 is set to the time constant T corresponding to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the frequency at which the noise reduction effect starts.
Then, set T>Ts> T / (X + 1).
同図において上記非線形回路５として第２図（Ａ）の
ブロック図に示すような振幅制限レベルの異なる二つの
振幅制限回路13及び14とそれらの両出力信号を加算する
加算回路15とからなる非線形回路を用いている。同図
（Ａ）において入力端子12へは第１図に示す時定数回路
４の出力が供給され、振幅制限回路13及び14によって振
幅制限されたあと加算器15でそれらの出力が加算され出
力端子16から取り出される。第３図（Ａ）は上記二つの
振幅制限回路13及び14の入力振幅対出力振幅特性を示し
たもので、同図中Ｉは第２図（Ａ）の振幅制限回路13の
特性を示し、IIは同図（Ａ）の振幅制限回路14の特性を
示す。上記非線形回路の入力振幅対出力振幅は第３図
（Ｂ）に示すように入力振幅に応じて直線部分の傾斜が
３段階に変化しており、これは加算回路15により同図
（Ａ）における二つの振幅制限回路13及び14の特性Ｉ及
びIIとを加算合成することによって得られるものであ
る。In the figure, the non-linear circuit 5 is composed of two amplitude limiting circuits 13 and 14 having different amplitude limiting levels as shown in the block diagram of FIG. 2 (A) and an adding circuit 15 for adding both output signals thereof. Circuit is used. In the same figure (A), the output of the time constant circuit 4 shown in FIG. 1 is supplied to the input terminal 12, and after the amplitude is limited by the amplitude limiting circuits 13 and 14, the outputs are added by the adder 15 and the output terminal Taken out from 16. FIG. 3 (A) shows the input amplitude-output amplitude characteristics of the two amplitude limiting circuits 13 and 14, and I in the figure shows the characteristics of the amplitude limiting circuit 13 of FIG. 2 (A). II shows the characteristic of the amplitude limiting circuit 14 shown in FIG. As shown in FIG. 3 (B), the slope of the linear portion of the input / output amplitude of the non-linear circuit changes in three steps according to the input amplitude. It is obtained by adding and synthesizing the characteristics I and II of the two amplitude limiting circuits 13 and 14.
第２図（Ｂ）に上記非線形回路４の具体的な回路図を
示す。同図（Ｂ）においてトランジスタQ1及びQ3のベー
スは入力端子12に接続され、Q2及びQ4のベースは直流電
圧源17の正極側に接続されている。それぞれのトランジ
スタのエミッタは定電流電源（電流Ｉ）を介して接地さ
れ、かつQ1及びQ2のエミッタは抵抗R1によって、またQ2
及びQ4のエミッタは抵抗R4によって結ばれている。さら
にQ1及びQ3のコレクタは直接電源Vccに、Q2及びQ4のコ
レクタは抵抗R3を介してVccに接続され、かつQ2及びQ4
のコレクタは出力端子16に接続されている。FIG. 2B shows a specific circuit diagram of the nonlinear circuit 4. In FIG. 3B, the bases of the transistors Q 1 and Q 3 are connected to the input terminal 12, and the bases of Q 2 and Q 4 are connected to the positive side of the DC voltage source 17. The emitter of each transistor is grounded via a constant current source (current I), and the emitters of Q 1 and Q 2 are connected by a resistor R 1 and also by Q 2
And the emitters of Q 4 are connected by a resistor R 4 . Further, the collectors of Q 1 and Q 3 are directly connected to the power supply Vcc, the collectors of Q 2 and Q 4 are connected to Vcc via the resistor R 3 , and Q 2 and Q 4 are connected.
The collector of is connected to the output terminal 16.
次に上記の非線形回路５の動作について説明する。第
２図（Ｂ）において、入力端子12の入力信号レベルが直
流電圧源17の直流電圧と等しい場合は、差動増幅器構成
のトランジスタQ1,Q2に夫々流れる電流は等しく、同様
に差動増幅器構成のトランジスタQ3,Q4に夫々流れる電
流も互いに等しい。Next, the operation of the above nonlinear circuit 5 will be described. In FIG. 2B, when the input signal level of the input terminal 12 is equal to the DC voltage of the DC voltage source 17, the currents flowing through the transistors Q 1 and Q 2 of the differential amplifier configuration are equal, and the differential current is the same. The currents flowing through the transistors Q 3 and Q 4 of the amplifier structure are also equal to each other.
これに対し、入力信号レベルが上記直流電圧より上昇
（又は降下）し、IR1以上（又は以下）になるとトラン
ジスタQ2（又はQ1）はカットオフとなるため、トランジ
スタQ1（又はQ2）にはそれ以上電流は流れる2Iで飽和す
る。トランジスタQ3,Q4の場合も、同様にIR2以上（又は
以下）の入力信号レベルとなると、トランジスタQ4（又
はQ3）がカットオフとなる。On the other hand, when the input signal level rises (or falls) above the DC voltage above IR 1 (or below), transistor Q 2 (or Q 1 ) is cut off, so transistor Q 1 (or Q 2) ), The current saturates at 2I flowing. Similarly, in the case of the transistors Q 3 and Q 4 , when the input signal level is IR 2 or higher (or lower), the transistor Q 4 (or Q 3 ) is cut off.
従って、トランジスタQ1〜Q4のエミッタ動抵抗を無視
するとトランジスタQ1とトランジスタQ2によって構成さ
れる振幅制限回路13の振幅制限レベルは±R1Iであり、Q
3とQ4によって構成される振幅制限回路14の振幅制限レ
ベルは±R2Iである。ここでR1≪R2とすることによって
二つの異なる振幅制限レベルを得ることができる。これ
らの出力はQ2とQ4のコレクタ４を共に抵抗R3に接続する
ことによって加算され、出力端子16へ取り出される。Accordingly, the amplitude limiting level of the composed amplitude limiting circuit 13 Ignoring emitter dynamic resistance of the transistor Q 1 to Q 4 by the transistor Q 1, the transistor Q 2 are ± R 1 I, Q
The amplitude limiting level of the amplitude limiting circuit 14 constituted by 3 and Q 4 is ± R 2 I. By setting R 1 << R 2 here, two different amplitude limit levels can be obtained. These outputs are summed by connecting the collectors 4 of Q 2 and Q 4 together to the resistor R 3 and are taken out to the output terminal 16.
このような非線形回路５を用いることによって第１図
に示すプリエンファシス回路全体のエンファシス特性は
第４図に示すようになり、中振幅入力である−20dBと小
振幅入力である、−30dBとであっても明瞭に区別でき
る。By using such a non-linear circuit 5, the emphasis characteristic of the whole pre-emphasis circuit shown in FIG. 1 becomes as shown in FIG. 4, and it is -20 dB for medium amplitude input and -30 dB for small amplitude input. Even if there is, it can be clearly distinguished.
第５図は本発明の第２実施例のブロック系統図を示
す。同図において第１図と同一構成部分には同一符号を
付し、その説明を省略する。本実施例では第１図におけ
る時定数回路（高域フィルタ）４に対して抵抗とコンデ
ンサから構成される高域フィルタ18を用いている。これ
は減算回路を含まない点で第１実施例よりも構成が簡単
であるという特徴を有する。同図において上記時定数回
路18の時定数Tsを、上記プリエンファシス回路及びディ
エンファシス回路のエンファシス量Ｘ、ノイズ低減効果
が始まる周波数に対応した時定数Ｔに対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。FIG. 5 shows a block system diagram of the second embodiment of the present invention. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. In this embodiment, a high-pass filter 18 composed of a resistor and a capacitor is used for the time constant circuit (high-pass filter) 4 shown in FIG. This is characterized in that the configuration is simpler than that of the first embodiment in that the subtraction circuit is not included. In the figure, the time constant Ts of the time constant circuit 18 is T>Ts> T / (X + 1) with respect to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the time constant T corresponding to the frequency at which the noise reduction effect starts. ).
第６図は本発明の第３実施例のブロック系統図を示
す。同図において第１図及び第５図と同一構成部分には
同一符号を付し、その説明を省略する。本実施例では、
開閉成スイッチ22が開成している場合がディエンファシ
ス回路、閉成している場合がプリエンファシス回路であ
るという点、及び係数回路６を通った帰還信号が時定数
回路４の前で減算器20によって入力映像信号と減算され
るという点が前二つの実施例と異なっている。また上記
時定数回路４の時定数Tsを、上記プリエンファシス回路
及びディエンファシス回路のエンファシス量Ｘ、ノイズ
低減効果が始まる周波数に対応した時定数Ｔに対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。FIG. 6 shows a block system diagram of the third embodiment of the present invention. In the figure, the same components as those in FIGS. 1 and 5 are designated by the same reference numerals, and the description thereof will be omitted. In this embodiment,
When the open / close switch 22 is open, it is a de-emphasis circuit, and when it is closed, it is a pre-emphasis circuit, and the feedback signal passed through the coefficient circuit 6 is before the time constant circuit 4 and the subtracter 20. The difference from the previous two embodiments is that the input video signal is subtracted from the input video signal. Further, the time constant Ts of the time constant circuit 4 is defined as T>Ts> T / (X + 1) with respect to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the time constant T corresponding to the frequency at which the noise reduction effect starts. Set.
第７図は本発明の第４実施例のブロック系統図を示
す。同図において第１図，第５図及び第６図と同一構成
部分には同一符号を付し、その説明を省略する。FIG. 7 shows a block system diagram of a fourth embodiment of the present invention. In the figure, the same components as those in FIGS. 1, 5, and 6 are designated by the same reference numerals, and the description thereof will be omitted.
同図において開閉成スイッチ11が開成している場合に
はこの回路はプリエンファシス回路として動作し、入力
端子１に入来した記憶映像信号は時定数回路４によって
その高周波成分を波され、非線形回路５によって振幅
制限されたあと、エンファシス量及び時定数を係る係数
回路23を介し加算器25において該入力映像信号と加算さ
れプリエンファシス特性を付与された記録映像信号とし
て出力端子10から取り出される。開閉成スイッチ11が閉
成している場合には、この回路はディエンファシス回路
として動作し、入力端子１に入来した再生映像信号は係
数回路23まではプリエンファシス時と同様な経路にたど
り係数回路23のあと減算器24において該入力映像信号と
減算され、上記プリエンファシス特性と相補的なディエ
ンファシス特性を付与され出力端子９より取り出され
る。また、上記時定数回路４の時定数Tsを、上記プリエ
ンファシス回路及びディエンファシス回路のエンファシ
ス量Ｘ、ノイズ低減効果が始まる周波数に対応した時定
数Ｔに対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。In the figure, when the open / close switch 11 is opened, this circuit operates as a pre-emphasis circuit, and the stored video signal input to the input terminal 1 has its high frequency component waved by the time constant circuit 4, and the nonlinear circuit After the amplitude is limited by 5, the added video signal is added to the input video signal in the adder 25 via the coefficient circuit 23 relating to the emphasis amount and the time constant, and is output from the output terminal 10 as a recording video signal having the pre-emphasis characteristic. When the open / close switch 11 is closed, this circuit operates as a de-emphasis circuit, and the reproduced video signal input to the input terminal 1 follows the coefficient circuit 23 along the same path as in pre-emphasis. Subsequent to the circuit 23, the subtracter 24 subtracts the input video signal from the input video signal, adds a de-emphasis characteristic complementary to the pre-emphasis characteristic, and outputs the signal from the output terminal 9. Further, the time constant Ts of the time constant circuit 4 is T>Ts> T / (X + 1) with respect to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the time constant T corresponding to the frequency at which the noise reduction effect starts. And set.
第８図は本発明の第５実施例の回路系統図を示す。同
図において第７図と同一構成部分には同一符号を付し、
その説明を省略する。FIG. 8 shows a circuit system diagram of the fifth embodiment of the present invention. In the figure, the same components as those in FIG.
The description is omitted.
第８図においては加算器25と減算器24とが第７図の場
合と逆の順序で設けられている点が異なっている。ま
た、上記時定数回路４の時定数Tsを、上記プリエンファ
シス回路及びディエンファシス回路のエンファシス量
Ｘ、ノイズ低減効果が始まる周波数に対応した時定数Ｔ
に対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。The difference between FIG. 8 and FIG. 7 is that the adder 25 and the subtractor 24 are provided in the reverse order of the case of FIG. Further, the time constant Ts of the time constant circuit 4 is set to a time constant T corresponding to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the frequency at which the noise reduction effect starts.
Then, set T>Ts> T / (X + 1).
第９図は本発明の第６実施例のブロック系統図を示
す。同図において前実施例と同一構成部分には同一符号
を付しその説明を省略する。FIG. 9 shows a block system diagram of a sixth embodiment of the present invention. In the figure, the same components as those of the previous embodiment are designated by the same reference numerals and the description thereof will be omitted.
同図において開閉成スイッチ11が開成している場合に
はこの回路はプリエンファシス回路として動作し、入力
端子１に入来した記憶映像信号は時定数回路４によって
その高周波成分が波されたあと帰還路中第１の非線形
回路26によって振幅制限されたあと時定数に係る係数回
路27を介して入力側に帰還され、入力映像信号と加算器
３によって加算され時定数回路４の入力となり、その出
力は第２の非線形回路28によって再び振幅制限され、エ
ンファシス量に係る係数回路29を介し加算器８において
該入力映像信号と加算され出力端子10より取り出され
る。In the figure, when the open / close switch 11 is opened, this circuit operates as a pre-emphasis circuit, and the stored video signal input to the input terminal 1 is fed back after its high frequency component is waved by the time constant circuit 4. After the amplitude is limited by the first non-linear circuit 26 in the road, it is fed back to the input side via the coefficient circuit 27 relating to the time constant, added by the input video signal and the adder 3, and becomes the input of the time constant circuit 4, and its output. Is again limited in amplitude by the second non-linear circuit 28, is added to the input video signal in the adder 8 via the coefficient circuit 29 relating to the emphasis amount, and is taken out from the output terminal 10.
開閉成スイッチ11が閉成している場合にはこの回路は
ディエンファシス回路として動作する。第２の係数回路
29までの信号の伝達経路は、プリエンファシスの場合と
同様であって、第２の係数回路29の出力は入力側に帰還
され、減算器２において該入力映像信号と減算されたあ
と出力端子９より取り出される。When the open / close switch 11 is closed, this circuit operates as a de-emphasis circuit. Second coefficient circuit
The signal transmission path up to 29 is similar to that in the case of pre-emphasis, and the output of the second coefficient circuit 29 is fed back to the input side and is subtracted from the input video signal in the subtractor 2 and then output terminal 9 Taken out.
本実施例においては同図に示すように帰還路中第１の
係数回路27の入力側に第１の非線形回路26を第２の係数
回路29の入力側に第２の非線形回路28をそれぞれ独立に
設け、それらの両方又はいずれか一方の入力振幅対出力
振幅特性が、入力振幅が大きくなるに従って少なくとも
３段階にその直線部分の傾斜が変化するものである。ま
た、上記時定数回路４の時定数Tsを、上記プリエンファ
シス回路及びディエンファシス回路のエンファシス量
Ｘ、ノイズ低減効果が始まる周波数に対応した時定数Ｔ
に対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。In this embodiment, as shown in the figure, the first nonlinear circuit 26 is independently provided on the input side of the first coefficient circuit 27 and the second nonlinear circuit 28 is independently provided on the input side of the second coefficient circuit 29 in the feedback path. The input amplitude vs. output amplitude characteristics of both or either of them are such that the slope of the linear portion changes in at least three steps as the input amplitude increases. Further, the time constant Ts of the time constant circuit 4 is set to a time constant T corresponding to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the frequency at which the noise reduction effect starts.
Then, set T>Ts> T / (X + 1).
第10図は本発明の第７実施例のブロック系統図を示
す。同図において前実施例と同一構成部分には同一符号
を付し、その説明を省略する。FIG. 10 shows a block system diagram of a seventh embodiment of the present invention. In the figure, the same components as those of the previous embodiment are designated by the same reference numerals, and the description thereof will be omitted.
本実施例においては開閉成スイッチ22が閉成している
場合にはプリエンファシス回路として動作し、開成して
いる場合にはディエンファシス回路として動作する。ま
た、上記時定数回路４の時定数Tsを、上記プリエンファ
シス回路及びディエンファシス回路のエンファシス量
Ｘ、ノイズ低減効果が始まる周波数に対応した時定数Ｔ
に対して Ｔ＞Ts＞T/（Ｘ＋１） と設定する。In this embodiment, when the open / close switch 22 is closed, it operates as a pre-emphasis circuit, and when it is open, it operates as a de-emphasis circuit. Further, the time constant Ts of the time constant circuit 4 is set to a time constant T corresponding to the emphasis amount X of the pre-emphasis circuit and the de-emphasis circuit and the frequency at which the noise reduction effect starts.
Then, set T>Ts> T / (X + 1).
発明の効果 上述の如く本発明によれば、帰還形を用いていること
により、ランダムノイズに対してはエッジ後の残留ノイ
ズ期間を少なくし得、又時定数TsをＴ＞Ts＞T/（Ｘ＋
１）と設定することにより、インパルスノイズに対して
もいわゆる横引きノイズを生じることがない。また入力
振幅対出力振幅特性の直線部分が、入力振幅に応じて３
段階に変化する非線形回路を用いることにより、非線形
回路の小振幅入力時の利得を大きくすることが可能とな
り、ホワイトクリップで切り捨てられる量を増すことな
く、エンファシス量を大きくすることができる。これに
より再生時の雑音を従来以上に改善できるという特長を
有する。これははまた従来の3MHz程度の伝送帯域から5M
Hz程度の伝送帯域に拡大したVTRにおいて、伝送帯域が
広がることによって増える雑音を低減させるために、エ
ンファシス量を増加したいという要請にも合致する。As described above, according to the present invention, by using the feedback type, the residual noise period after the edge can be reduced with respect to the random noise, and the time constant Ts is T>Ts> T / ( X +
By setting 1), so-called horizontal pulling noise does not occur even for impulse noise. Also, the linear part of the input amplitude vs. output amplitude characteristic is 3 depending on the input amplitude.
By using a non-linear circuit that changes in stages, it is possible to increase the gain of the non-linear circuit when a small amplitude is input, and it is possible to increase the emphasis amount without increasing the amount cut off by the white clip. This has the advantage that noise during playback can be improved over conventional levels. This is 5M from the conventional transmission band of about 3MHz.
In a VTR that has been expanded to a transmission band of about Hz, it also meets the demand for increasing the amount of emphasis in order to reduce the noise that increases due to the expansion of the transmission band.
第１図は本発明の第１実施例のブロック系統図、第２図
は本発明において用いた非線形回路の例のブロック図、
及びそれの具体的な回路図、第３図は第２図に示す非成
形回路の入力振幅対出力振幅特性図、第４図は本発明を
適用したプリエンファシス回路のプリエンファシス特性
図、第５図乃至第10図は第２〜第７実施例のブロック系
統図、第11図は従来の振幅制限回路の回路図、第12図は
従来の振幅制限回路の入力振幅対出力振幅特性図、第13
図は従来のエンファシス回路のブロック系統図、第14図
はその回路における波形図、第15図は第13図に示す回路
のエンファシス特性図、第16図は従来のエンファシス回
路のブロック系統図、第17図はその回路における波形
図、第18図は第16図の回路のエンファシス特性図、第19
図は第13図に示す回路におけるノイズの波形図、第20図
は第16図に示す回路におけるノイズ波形図、第21図は従
来のプリエンファシス回路のプリエンファシス特性図で
ある。 1,9,10……端子、2,20,21,24……減算器、3,8,19,25…
…加算器、4,18……時定数回路、5,26,28……非線形回
路、6,7,23,27,29……係数回路、11,22……開閉成スイ
ッチ。1 is a block system diagram of a first embodiment of the present invention, FIG. 2 is a block diagram of an example of a non-linear circuit used in the present invention,
And its concrete circuit diagram, FIG. 3 is an input amplitude vs. output amplitude characteristic diagram of the non-shaping circuit shown in FIG. 2, and FIG. 4 is a pre-emphasis characteristic diagram of a pre-emphasis circuit to which the present invention is applied. FIGS. 10 to 10 are block system diagrams of the second to seventh embodiments, FIG. 11 is a circuit diagram of a conventional amplitude limiting circuit, and FIG. 12 is an input amplitude vs. output amplitude characteristic diagram of a conventional amplitude limiting circuit. 13
Fig. 14 is a block diagram of a conventional emphasis circuit. Fig. 14 is a waveform diagram of the circuit. Fig. 15 is an emphasis characteristic diagram of the circuit shown in Fig. 13. Fig. 16 is a block diagram of a conventional emphasis circuit. Fig. 17 is the waveform diagram of the circuit, Fig. 18 is the emphasis characteristic diagram of the circuit of Fig. 16, Fig. 19
FIG. 20 is a noise waveform diagram in the circuit shown in FIG. 13, FIG. 20 is a noise waveform diagram in the circuit shown in FIG. 16, and FIG. 21 is a pre-emphasis characteristic diagram of the conventional pre-emphasis circuit. 1,9,10 …… Terminal, 2,20,21,24 …… Subtractor, 3,8,19,25…
… Adder, 4,18 …… Time constant circuit, 5,26,28 …… Nonlinear circuit, 6,7,23,27,29 …… Coefficient circuit, 11,22 …… Open / close switch.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−27108（ＪＰ，Ａ) 特開 昭63−27178（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-63-27108 (JP, A) JP-A-63-27178 (JP, A)
Claims (14)
れ、該加算器の出力の高周波成分が時定数回路によって
波され、非線形回路によって非線形特性を付与された
あと、係数回路を介して該加算器の他方の入力側に供給
される帰還ループを有し、該加算器の出力から、低域側
のカットオフ周波数より入力映像信号の振幅を強調し、
高域側のカットオフ周波数より該強調を停止してプリエ
ンファシスされた出力信号を取り出す構成のエンファシ
ス回路において、 該非線形回路はその入力振幅が小さい程利得が大きく、
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。1. A video signal is supplied to one input side of an adder, a high frequency component of the output of the adder is waved by a time constant circuit, and a nonlinear characteristic is given by a non-linear circuit, and then a coefficient circuit is passed. A feedback loop supplied to the other input side of the adder, and from the output of the adder, the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side,
In an emphasis circuit configured to extract the pre-emphasized output signal by stopping the enhancement from the cutoff frequency on the high frequency side, the nonlinear circuit has a larger gain as the input amplitude is smaller,
Further, it has an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller as the input amplitude becomes larger, and the time constant of the time constant circuit is Ts, When the emphasis amount of the emphasis circuit is X and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, T>Ts> T / (X + 1) is set. Emphasis circuit.
供給され、該第１の加算器の出力の高周波成分が時定数
回路によって波され、非線形回路によって非線形特性
を付与されたあと、第１の係数回路を介して該第１の加
算器の他方の入力側に供給される帰還ループを有し、該
非線形回路の出力信号を供給される第２の係数回路と、
該第２の係数回路の出力信号と上記映像信号とを加算す
る第２の加算器とを有し、該第２の加算器の出力から、
低域側のカットオフ周波数より入力映像信号の振幅を強
調し、高域側のカットオフ周波数より該強調を停止して
プリエンファシスされた出力信号を取り出す構成のエン
ファシス回路において、 該非線形回路はその入力振幅が小さい程利得が大きく、
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。2. A video signal is supplied to one input side of a first adder, a high frequency component of the output of the first adder is waved by a time constant circuit, and a non-linear characteristic is given by a non-linear circuit. Then, a second coefficient circuit having a feedback loop supplied to the other input side of the first adder via the first coefficient circuit and supplied with the output signal of the nonlinear circuit,
A second adder for adding the output signal of the second coefficient circuit and the video signal, and from the output of the second adder,
In the emphasis circuit configured to emphasize the amplitude of the input video signal from the cutoff frequency on the low frequency side and stop the emphasis from the cutoff frequency on the high frequency side to extract the pre-emphasized output signal, the nonlinear circuit is The smaller the input amplitude, the larger the gain,
Further, it has an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller as the input amplitude becomes larger, and the time constant of the time constant circuit is Ts, When the emphasis amount of the emphasis circuit is X and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, T>Ts> T / (X + 1) is set. Emphasis circuit.
減算器の出力の高周波成分が時定数回路によって波さ
れ、非線形回路によって非線形特性を付与されたあと、
係数回路を介して該加算器の負入力に供給される帰還ル
ープを有し、該減算器の出力から、低域側のカットオフ
周波数より入力映像信号の振幅を減衰し、高域側のカッ
トオフ周波数より該減衰を停止してディエンファシスさ
れた出力信号を取り出す構成のエンファシス回路におい
て、 該非線形回路はその入力振幅が小さい程利得が大きく、
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。3. A video signal is supplied to a positive input of a subtractor, and a high frequency component of the output of the subtractor is waved by a time constant circuit and given a non-linear characteristic by a non-linear circuit,
It has a feedback loop supplied to the negative input of the adder via a coefficient circuit, attenuates the amplitude of the input video signal from the output of the subtractor from the cutoff frequency on the low frequency side, and cuts it on the high frequency side. In an emphasis circuit configured to extract the de-emphasized output signal by stopping the attenuation from the off frequency, the nonlinear circuit has a larger gain as the input amplitude is smaller,
Further, it has an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller as the input amplitude becomes larger, and the time constant of the time constant circuit is Ts, When the emphasis amount of the emphasis circuit is X and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, T>Ts> T / (X + 1) is set. Emphasis circuit.
れ、該第１の減算器の出力の高周波成分が時定数回路に
よって波され、非線形回路によって非線形特性を付与
されたあと、第１の係数回路を介して該第１の減算器の
負入力に供給される帰還ループを有し、該非線形回路の
出力信号を供給される第２の係数回路と、該第２の係数
回路の出力信号を上記映像信号から減算する第２の減算
器とを有し、該第２の減算器の出力から、低域側のカッ
トオフ周波数より入力映像信号の振幅を減衰し、高域側
のカットオフ周波数より該減衰を停止してディエンファ
シスされた出力信号を取り出す構成のエンファシス回路
において、 該非線形回路はその入力振幅が小さい程利得が大きく、
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。4. A video signal is supplied to a positive input of a first subtractor, a high frequency component of the output of the first subtractor is waved by a time constant circuit, and a non-linear characteristic is given by a non-linear circuit, A second coefficient circuit having a feedback loop supplied to the negative input of the first subtractor via a first coefficient circuit and supplied with the output signal of the non-linear circuit; and the second coefficient circuit. And a second subtracter for subtracting the output signal of the input video signal from the video signal, the amplitude of the input video signal being attenuated from the cutoff frequency on the low frequency side from the output of the second subtractor, and on the high frequency side. In the emphasis circuit having a configuration in which the attenuation is stopped from the cutoff frequency of 1 to extract the de-emphasized output signal, the gain of the non-linear circuit increases as the input amplitude decreases.
Further, it has an input amplitude-output amplitude characteristic such that the slope of the linear portion changes in at least three steps and becomes smaller as the input amplitude becomes larger, and the time constant of the time constant circuit is Ts, When the emphasis amount of the emphasis circuit is X and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, T>Ts> T / (X + 1) is set. Emphasis circuit.
れ、該第１の減算器の出力信号が第１の加算器の一方の
入力側に供給され、該第１の加算器の出力の高周波成分
が時定数回路によって波され、非線形回路によって非
線形特性を付与されたあと、第１の係数回路を介して該
第１の加算器の他方の入力側に供給される帰還ループを
有し、該第１の係数回路の出力信号を該第１の減算器の
負入力に供給するスイッチを有し、該非線形回路の出力
信号を供給される第２の係数回路と、該第２の係数回路
の出力信号と該第１の減算器の出力信号とを加算する第
２の加算器と、該スイッチの代わりに該第２の係数回路
の出力信号を該第１の減算器の負入力に供給するスイッ
チを有する構成であり、 記録時には、該スイッチを開成することで、上記第２の
加算器の出力から、低域側のカットオフ周波数より入力
映像信号の振幅を強調し、高域側のカットオフ周波数よ
り該強調を停止してプリエンファシスされた出力信号を
取り出し、再生時には、該スイッチを閉成することで、
上記第１の減算器の出力から、低減側のカットオフ周波
数より入力映像信号の振幅を減衰し、高域側のカットオ
フ周波数より該減衰を停止してディエンファシスされた
出力信号を取り出すエンファシス回路において、 上記非線形回路はその入力振幅が小さい程利得が大き
く、かつ入力振幅が大きくなるに従って直線部分の傾斜
が少なくとも３段階に変化して小さくなるような入力振
幅対出力振幅特性を有すると共に、上記時定数回路の時
定数をTs、小振幅の入力信号における上記エンファシス
回路のエンファシス量をＸ、ノイズ低減効果が始まる該
低域側のカットオフ周波数に対応した時定数をＴとした
とき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。5. The video signal is supplied to the positive input of the first subtractor, and the output signal of the first subtractor is supplied to one input side of the first adder, and the first adder is supplied. A high-frequency component of the output of is fed by a time constant circuit and given a non-linear characteristic by a non-linear circuit, and then a feedback loop is supplied to the other input side of the first adder via the first coefficient circuit. A second coefficient circuit having a switch for supplying the output signal of the first coefficient circuit to the negative input of the first subtractor, and being supplied with the output signal of the non-linear circuit; Second adder for adding the output signal of the coefficient circuit and the output signal of the first subtractor, and the output signal of the second coefficient circuit in place of the switch for the negative signal of the first subtractor. It is configured to have a switch for supplying to the input, and at the time of recording, by opening the switch, From the output of the adder 2 of 2, the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, the emphasis is stopped from the cutoff frequency on the high frequency side, and the pre-emphasised output signal is taken out. By closing the switch,
An emphasis circuit for extracting the de-emphasized output signal from the output of the first subtractor by attenuating the amplitude of the input video signal from the cutoff frequency on the reduction side and stopping the attenuation from the cutoff frequency on the high frequency side. In the above non-linear circuit, the smaller the input amplitude is, the larger the gain is, and as the input amplitude becomes larger, the slope of the linear portion changes in at least three steps and becomes smaller. When the time constant of the time constant circuit is Ts, the emphasis amount of the emphasis circuit in the case of a small-amplitude input signal is X, and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, T> Ts Emphasis circuit characterized by setting to> T / (X + 1).
給され、該第１の加算器の出力信号が第１の減算器の正
入力に供給され、該第１の減算器の出力の高周波成分が
時定数回路によって波され、非線形回路によって非線
形特性を付与されたあと、第１の係数回路を介して該第
１の減算器の負入力に供給される帰還ループを有し、該
非線形回路の出力信号を供給される第２の係数回路と、
該第２の係数回路の出力信号を該第１の加算器の出力信
号から減算する第２の減算器と、該スイッチの代わりに
該第２の係数回路の出力信号を該第１の加算器の他方の
入力に供給するスイッチを有する構成であり、 再生時には、該スイッチを開成することで、上記第２の
減算器の出力から、低域側のカットオフ周波数より入力
映像信号の振幅を減衰し、高域側のカットオフ周波数よ
り該減衰を停止してディエンファシスされた出力信号を
取り出し、記録時には、該スイッチを閉成することで、
上記第１の加算器の出力から、低域側のカットオフ周波
数より入力映像信号の振幅を強調し、高域側のカットオ
フ周波数より該強調を停止してプリエンファシスされた
出力信号を取り出すエンファシス回路において、 上記非線形回路はその入力振幅が小さい程利得が大き
く、かつ入力振幅が大きくなるに従って直線部分の傾斜
が少なくとも３段階に変化して小さくなるような入力振
幅対出力振幅特性を有すると共に、上記時定数回路の時
定数をTs、小振幅の入力信号における上記エンファシス
回路のエンファシス量をＸ、ノイズ低減効果が始まる該
低域側のカットオフ周波数に対応した時定数をＴとした
とき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。6. A video signal is supplied to one input of a first adder, an output signal of the first adder is supplied to a positive input of a first subtractor, and the output signal of the first subtractor is supplied. A high-frequency component of the output is waved by the time constant circuit, and after having been given a non-linear characteristic by the non-linear circuit, it has a feedback loop which is supplied to the negative input of the first subtractor via the first coefficient circuit, A second coefficient circuit supplied with the output signal of the nonlinear circuit;
A second subtractor for subtracting the output signal of the second coefficient circuit from the output signal of the first adder; and the output signal of the second coefficient circuit instead of the switch for the first adder. The input of the input video signal is attenuated from the output of the second subtracter from the cutoff frequency on the low frequency side by opening the switch during reproduction. Then, the attenuation is stopped from the cutoff frequency on the high frequency side, the de-emphasized output signal is taken out, and the switch is closed at the time of recording,
From the output of the first adder, the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, the emphasis is stopped from the cutoff frequency on the high frequency side, and the pre-emphasized output signal is extracted. In the circuit, the non-linear circuit has an input amplitude-output amplitude characteristic such that the smaller the input amplitude is, the larger the gain is, and as the input amplitude is increased, the slope of the linear portion is changed in at least three steps and becomes smaller. When the time constant of the time constant circuit is Ts, the emphasis amount of the emphasis circuit for an input signal with a small amplitude is X, and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T. T> An emphasis circuit characterized by setting Ts> T / (X + 1).
供給され、該第１の加算器の出力の高周波成分が時定数
回路によって波され、第１の非線形回路によって非線
形特性を付与されたあと第１の係数回路を介して該第１
の加算器の他方の入力側に供給される帰還ループを有
し、該時定数回路の出力信号に非線形特性を付与する第
２の非線形回路と該第２の非線形回路の出力信号を供給
される第２の係数回路と、該第２の係数回路の出力信号
と上記映像信号とを加算する第２の加算器とを有し、該
第２の加算器の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を強調し、高域側のカットオフ周
波数より該強調を停止してプリエンファシスされた出力
信号を取り出すエンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。7. A video signal is supplied to one input side of a first adder, a high frequency component of the output of the first adder is waved by a time constant circuit, and a nonlinear characteristic is given by a first non-linear circuit. After being applied, the first coefficient circuit
A second non-linear circuit for providing a non-linear characteristic to the output signal of the time constant circuit and the output signal of the second non-linear circuit. A second coefficient circuit, and a second adder for adding the output signal of the second coefficient circuit and the video signal, and a cutoff on the low frequency side from the output of the second adder. An emphasis circuit for emphasizing the amplitude of an input video signal from a frequency and stopping the emphasizing from a cutoff frequency on a high frequency side to extract a pre-emphasis output signal, wherein the first non-linear circuit and the second non-linear circuit At least one of them has an input amplitude-output amplitude characteristic such that the smaller the input amplitude is, the larger the gain is, and as the input amplitude is increased, the inclination of the linear portion is changed to be smaller in at least three steps and is smaller. Time constant of the time constant circuit
When Ts is the emphasis amount of the emphasis circuit in the case of an input signal of small amplitude and X is T, and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
れ、該第１の減算器の出力信号が第１の加算器の一方の
入力側に供給され、該第１の加算器の出力の高周波成分
が時定数回路によって波され、第１の非線形回路によ
って非線形特性を付与されたあと第１の係数回路を介し
て該第１の加算器の他方の入力側に供給される帰還ルー
プを有し、該時定数回路の出力信号に非線形特性を付与
する第２の非線形回路と該第２の非線形回路の出力信号
を供給されて該第１の減算器の負入力に出力信号を供給
する第２の係数回路とを有する構成であり、該第１の減
算器の出力から、低域側のカットオフ周波数より入力映
像信号の振幅を減衰し、高域側のカットオフ周波数より
該減衰を停止してディエンファシスされた出力信号を取
り出すエンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。8. A video signal is supplied to a positive input of a first subtractor, an output signal of the first subtractor is supplied to one input side of a first adder, and the first adder is supplied. The high-frequency component of the output of is fed back to the other input side of the first adder via the first coefficient circuit after being waved by the time constant circuit and given the non-linear characteristic by the first non-linear circuit. A second non-linear circuit having a loop and imparting a non-linear characteristic to the output signal of the time constant circuit, and the output signal of the second non-linear circuit are supplied to output the output signal to the negative input of the first subtractor. A second coefficient circuit for supplying the input video signal is attenuated from the output of the first subtracter from the cutoff frequency on the low frequency side, and the amplitude of the input video signal is attenuated from the cutoff frequency on the high frequency side. Emphasis to stop the decay and extract the de-emphasized output signal In the path, at least one of the first nonlinear circuit and the second nonlinear circuit has a larger gain as the input amplitude becomes smaller, and the slope of the linear portion changes in at least three stages as the input amplitude becomes larger. In addition to having a small input amplitude-output amplitude characteristic, the time constant of the above time constant circuit is
When Ts is the emphasis amount of the above-mentioned emphasis circuit in the input signal of small amplitude, and X is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
れ、該第１の減算器の出力の高周波成分が時定数回路に
よって波され、第１の非線形回路によって非線形特性
を付与されたあと第１の係数回路を介して該第１の減算
器の負入力に供給される帰還ループを有し、該時定数回
路の出力信号に非線形特性を付与する第２の非線形回路
と該第２の非線形回路の出力信号を供給される第２の係
数回路と、該第２の係数回路の出力信号を上記映像信号
から減算する第２の減算器とを有し、該第２の減算器の
出力から、低域側のカットオフ周波数より入力映像信号
の振幅を減衰し、高域側のカットオフ周波数より該減衰
を停止してディエンファシスされた出力信号を取り出す
エンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。9. A video signal is supplied to a positive input of a first subtractor, a high frequency component of an output of the first subtractor is waved by a time constant circuit, and a non-linear characteristic is given by a first non-linear circuit. And a second non-linear circuit that has a feedback loop that is supplied to the negative input of the first subtractor via the first coefficient circuit, and that imparts non-linear characteristics to the output signal of the time constant circuit. A second coefficient circuit supplied with the output signal of the second nonlinear circuit and a second subtractor for subtracting the output signal of the second coefficient circuit from the video signal, the second subtractor In the emphasis circuit, the amplitude of the input video signal is attenuated from the output of the low frequency side cutoff frequency, the attenuation is stopped from the high frequency side cutoff frequency, and the de-emphasized output signal is extracted. Of the non-linear circuit and the second non-linear circuit At least one of them has an input amplitude-output amplitude characteristic such that the smaller the input amplitude is, the larger the gain is, and as the input amplitude is increased, the inclination of the straight line portion is changed in at least three stages and becomes smaller, and the time constant is The time constant of the circuit
When Ts is the emphasis amount of the above-mentioned emphasis circuit in the input signal of small amplitude, and X is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
供給され、該第１の加算器の出力信号が第１の減算器の
正入力に供給され、該第１の減算器の出力の高周波成分
が時定数回路によって波され、第１の非線形回路によ
って非線形特性を付与されたあと第１の係数回路を介し
て該第１の減算器の負入力に供給される帰還ループを有
し、該時定数回路の出力信号に非線形特性を付与する第
２の非線形回路と該第２の非線形回路の出力信号を供給
されて該第１の加算器の他方の入力に出力信号を供給す
る第２の係数回路とを有する構成であり、該第１の加算
器の出力から、低域側のカットオフ周波数より入力映像
信号の振幅を強調し、高域側のカットオフ周波数より該
強調を停止してプリエンファシスされた出力信号を取り
出すエンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。10. A video signal is supplied to one input of a first adder, an output signal of the first adder is supplied to a positive input of a first subtractor, and the output signal of the first subtractor is supplied to the positive input of the first subtractor. A high-frequency component of the output is waved by the time constant circuit, has a non-linear characteristic imparted by the first non-linear circuit, and then is supplied to the negative input of the first subtractor via the first coefficient circuit. Then, the second non-linear circuit for giving the non-linear characteristic to the output signal of the time constant circuit and the output signal of the second non-linear circuit are supplied and the output signal is supplied to the other input of the first adder. A second coefficient circuit, wherein the output of the first adder emphasizes the amplitude of the input video signal from the cutoff frequency on the low frequency side, and emphasizes the amplitude from the cutoff frequency on the high frequency side. Emphasis times to stop and extract pre-emphasized output signal In at least one of the first non-linear circuit and the second non-linear circuit, the smaller the input amplitude, the larger the gain, and as the input amplitude increases, the slope of the linear portion changes in at least three stages and becomes smaller. With the input amplitude vs. output amplitude characteristics, the time constant of the above time constant circuit is
When Ts is the emphasis amount of the above-mentioned emphasis circuit in the input signal of small amplitude, and X is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
され、該第１の減算器の出力信号が第１の加算器の一方
の入力側に供給され、該第１の加算器の出力の高周波成
分が時定数回路によって波され、第１の非線形回路に
よって非線形特性を付与されたあと第１の係数回路を介
して該第１の加算器の他方の入力側に供給される帰還ル
ープを有し、該時定数回路の出力信号に非線形特性を付
与する第２の非線形回路と該第２の非線形回路の出力信
号を供給される第２の係数回路と、該第２の係数回路の
出力信号と該第１の減算器の出力信号とを加算する第２
の加算器と、該第２の係数回路の出力信号を該第１の減
算器の負入力に供給するスイッチを有する構成であり、 記録時には、該スイッチを開成することで、該第２の加
算器の出力から、低域側のカットオフ周波数より入力映
像信号の振幅を強調し、高域側のカットオフ周波数より
該強調を停止してプリエンファシスされた出力信号を取
り出し、再生時には、該スイッチを閉成することで、該
第１の減算器の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を減衰し、高域側のカットオフ周
波数より該減衰を停止してディエンファシスされた出力
信号を取り出すエンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。11. A video signal is supplied to a positive input of a first subtractor, an output signal of the first subtractor is supplied to one input side of a first adder, and the first adder is supplied. The high-frequency component of the output of is fed back to the other input side of the first adder via the first coefficient circuit after being waved by the time constant circuit and given the non-linear characteristic by the first non-linear circuit. A second non-linear circuit having a loop, which imparts non-linear characteristics to the output signal of the time constant circuit, a second coefficient circuit supplied with the output signal of the second non-linear circuit, and the second coefficient circuit Second output signal of the first subtractor and the output signal of the first subtractor
And a switch for supplying the output signal of the second coefficient circuit to the negative input of the first subtractor. During recording, by opening the switch, the second addition circuit From the output of the device, the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, the emphasis is stopped from the cutoff frequency on the high frequency side, and the pre-emphasis output signal is taken out. Is closed, the amplitude of the input video signal from the output of the first subtractor is attenuated from the cutoff frequency on the low frequency side, and the attenuation is stopped from the cutoff frequency on the high frequency side, and the de-emphasis is performed. In the emphasis circuit for extracting the output signal, at least one of the first non-linear circuit and the second non-linear circuit has a larger gain and a larger input amplitude as the input amplitude is smaller. With the slope of the linear portion has an input amplitude versus output amplitude characteristic such that small changes in at least three stages I, the time constant of the time constant circuit
When Ts is the emphasis amount of the above-mentioned emphasis circuit in the input signal of small amplitude, and X is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
供給され、該第１の加算器の出力信号が第１の減算器の
正入力に供給され、該第１の減算器の出力の高周波成分
が時定数回路によって波され、第１の非線形回路によ
って非線形特性を付与されたあと第１の係数回路を介し
て該第１の減算器の負入力に供給される帰還ループを有
し、該時定数回路の出力信号に非線形特性を付与する第
２の非線形回路と該第２の非線形回路の出力信号を供給
される第２の係数回路と、該第２の係数回路の出力信号
を該第１の加算器の出力信号から減算する第２の減算器
と、該第２の係数回路の出力信号を該第１の加算器の他
方の入力に供給するスイッチを有する構成であり、 再生時には、該スイッチを開成することで、該第２の減
算器の出力から、低域側のカットオフ周波数より入力映
像信号の振幅を減衰し、高域側のカットオフ周波数より
該減衰を停止してディエンファシスされた出力信号を取
り出し、記録時には、該スイッチを閉成することで、該
第１の加算器の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を強調し、高域側のカットオフ周
波数より該強調を停止してプリエンファシスされた出力
信号を取り出すエンファシス回路において、 該第１の非線形回路及び該第２の非線形回路のうち少な
くとも一方は、その入力振幅が小さい程利得が大きくか
つ入力振幅が大きくなるに従って直線部分の傾斜が少な
くとも３段階に変化して小さくなるような入力振幅対出
力振幅特性を有すると共に、上記時定数回路の時定数を
Ts、小振幅の入力信号における上記エンファシス回路の
エンファシス量をＸ、ノイズ低減効果が始まる該低域側
のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。12. A video signal is provided to one input of a first adder, an output signal of the first adder is provided to a positive input of a first subtractor, and the output signal of the first subtractor is provided. A high-frequency component of the output is waved by the time constant circuit, has a non-linear characteristic imparted by the first non-linear circuit, and then is supplied to the negative input of the first subtractor via the first coefficient circuit. And a second non-linear circuit for giving a non-linear characteristic to the output signal of the time constant circuit, a second coefficient circuit supplied with the output signal of the second non-linear circuit, and an output signal of the second coefficient circuit. A second subtractor that subtracts from the output signal of the first adder, and a switch that supplies the output signal of the second coefficient circuit to the other input of the first adder, At the time of reproduction, by opening the switch, the output of the second subtractor is changed to the low frequency side. Attenuating the amplitude of the input video signal from the cut-off frequency, stopping the attenuation from the cut-off frequency on the high frequency side and taking out the de-emphasized output signal, and closing the switch during recording, An emphasis circuit for extracting the pre-emphasized output signal from the output of the first adder by emphasizing the amplitude of the input video signal from the cutoff frequency on the low frequency side and stopping the emphasis from the cutoff frequency on the high frequency side. In at least one of the first non-linear circuit and the second non-linear circuit, the smaller the input amplitude, the larger the gain, and as the input amplitude increases, the slope of the linear portion changes in at least three stages and becomes smaller. With the input amplitude vs. output amplitude characteristics, the time constant of the above time constant circuit is
When Ts is the emphasis amount of the above-mentioned emphasis circuit in the input signal of small amplitude, and X is the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts, T>Ts> T / (X + 1) Emphasis circuit characterized by being set.
され、該第１の減算器の出力信号が第１の加算器の一方
の入力側に供給され、該第１の加算器の出力の高周波成
分が時定数回路によって波され、非線形回路によって
非線形特性を付与されたあと第１の係数回路を介して該
第１の加算器の他方の入力側に供給される帰還ループを
有し、該第１の係数回路の出力信号を該第１の減算器の
負入力に供給するスイッチを有する構成であり、 記録時には、該スイッチを開成することで、該第１の加
算器の出力から、低域側のカットオフ周波数より入力映
像信号の振幅を強調し、高域側のカットオフ周波数より
該強調を停止してプリエンファシスされた出力信号を取
り出し、再生時には、該スイッチを閉成することで、該
第１の減算器の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を減衰し、高域側のカットオフ周
波数より該減衰を停止してディエンファシスされた出力
信号を取り出すエンファシス回路において、 該非線形回路は、その入力振幅が小さい程利得が大きく
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。13. A video signal is supplied to a positive input of a first subtractor, an output signal of the first subtractor is supplied to one input side of a first adder, and the first adder is supplied. A high-frequency component of the output of is added to the other input side of the first adder through the first coefficient circuit after being subjected to the non-linear characteristic by the non-linear circuit after being fed by the time constant circuit. However, the output signal of the first coefficient circuit is provided to the negative input of the first subtractor, and the output of the first adder is opened by opening the switch during recording. , Emphasizes the amplitude of the input video signal from the cutoff frequency on the low frequency side, stops the emphasis from the cutoff frequency on the high frequency side, extracts the pre-emphasized output signal, and closes the switch during playback. By doing so, from the output of the first subtractor, In an emphasis circuit for attenuating the amplitude of an input video signal from a cutoff frequency on the low frequency side and stopping the attenuation from a cutoff frequency on the high frequency side to extract a de-emphasized output signal, the nonlinear circuit is It has an input amplitude-output amplitude characteristic such that the smaller the amplitude, the larger the gain and the larger the input amplitude, and the slope of the straight line portion changes and decreases in at least three steps, and the time constant of the time constant circuit is Ts, When the emphasis amount of the emphasis circuit in a small amplitude input signal is X and the time constant corresponding to the cutoff frequency on the low frequency side where the noise reduction effect starts is T, set T>Ts> T / (X + 1). Emphasis circuit characterized by the following.
され、該第１の加算器の出力信号が第１の減算器の正入
力に供給され、該第１の減算器の出力の高周波成分が時
定数回路によって波され、非線形回路によって非線形
特性を付与されたあと第１の係数回路を介して該第１の
減算器の他方の入力側に供給される帰還ループを有し、
該第１の係数回路の出力信号を該第１の加算器の他方の
入力に供給するスイッチを有する構成であり、 再生時には、該スイッチを開成することで、該第１の減
算器の出力から、低域側のカットオフ周波数より入力映
像信号の振幅を減衰し、高域側のカットオフ周波数より
該減衰を停止してディエンファシスされた出力信号を取
り出し、記録時には、該スイッチを閉成することで、該
第１の加算器の出力から、低域側のカットオフ周波数よ
り入力映像信号の振幅を強調し、高域側のカットオフ周
波数より該強調を停止してプリエンファシスされた出力
信号を取り出すエンファシス回路において、 該非線形回路は、その入力振幅が小さい程利得が大きく
かつ入力振幅が大きくなるに従って直線部分の傾斜が少
なくとも３段階に変化して小さくなるような入力振幅対
出力振幅特性を有すると共に、上記時定数回路の時定数
をTs、小振幅の入力信号における上記エンファシス回路
のエンファシス量をＸ、ノイズ低減効果が始まる該低域
側のカットオフ周波数に対応した時定数をＴとしたとき Ｔ＞Ts＞T/（Ｘ＋１） に設定してなることを特徴とするエンファシス回路。14. The video signal is supplied to the positive input of the first adder, the output signal of the first adder is supplied to the positive input of the first subtractor, and the output of the first subtractor. Has a feedback loop in which the high-frequency component of is waved by the time constant circuit, is given non-linear characteristics by the non-linear circuit, and is then supplied to the other input side of the first subtractor via the first coefficient circuit,
A configuration is provided having a switch that supplies the output signal of the first coefficient circuit to the other input of the first adder, and during reproduction, by opening the switch, the output of the first subtractor is changed. , Attenuating the amplitude of the input video signal from the cutoff frequency on the low frequency side, stopping the attenuation from the cutoff frequency on the high frequency side, taking out the de-emphasized output signal, and closing the switch during recording. Thus, from the output of the first adder, the amplitude of the input video signal is emphasized from the cutoff frequency on the low frequency side, and the emphasis is stopped from the cutoff frequency on the high frequency side, and the pre-emphasised output signal is output. In the emphasis circuit for taking out the nonlinear circuit, the smaller the input amplitude, the larger the gain and the larger the input amplitude, the more the slope of the linear portion changes in at least three stages and becomes smaller. In addition to having such an input amplitude vs. output amplitude characteristic, the time constant of the time constant circuit is Ts, the emphasis amount of the emphasis circuit is X for a small amplitude input signal, and the cutoff frequency on the low frequency side where the noise reduction effect starts. The emphasis circuit is characterized in that T>Ts> T / (X + 1) when the time constant corresponding to is set to T.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125245A JP2550578B2 (en) | 1987-05-22 | 1987-05-22 | Emphasis circuit |
| US07/195,585 US4860105A (en) | 1987-05-22 | 1988-05-18 | Noise Reducing circuit of a video signal |
| DE88304624T DE3879758T2 (en) | 1987-05-22 | 1988-05-20 | Circuit for reducing the noise of a video signal. |
| DE198888304624T DE292324T1 (en) | 1987-05-22 | 1988-05-20 | CIRCUIT FOR REDUCING NOISE OF A VIDEO SIGNAL. |
| EP88304624A EP0292324B1 (en) | 1987-05-22 | 1988-05-20 | Noise reduction circuit of a video signal |
| KR1019880006013A KR920001004B1 (en) | 1987-05-22 | 1988-05-21 | Emphasis circuit |
| US07/209,650 US4864404A (en) | 1987-05-22 | 1988-06-21 | Noise reduction circuit of a video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125245A JP2550578B2 (en) | 1987-05-22 | 1987-05-22 | Emphasis circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63290475A JPS63290475A (en) | 1988-11-28 |
| JP2550578B2 true JP2550578B2 (en) | 1996-11-06 |
Family
ID=14905366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125245A Expired - Lifetime JP2550578B2 (en) | 1987-05-22 | 1987-05-22 | Emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550578B2 (en) |
-
1987
- 1987-05-22 JP JP62125245A patent/JP2550578B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63290475A (en) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH039679B2 (en) | ||
| JPH07105929B2 (en) | Video signal processor | |
| JPH026271B2 (en) | ||
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| JPH0241951B2 (en) | ||
| JP2550578B2 (en) | Emphasis circuit | |
| JPS6321394B2 (en) | ||
| US5182520A (en) | Non-linear de-emphasis circuit | |
| JPS5897114A (en) | Nonlinear emphasis circuit | |
| JPH026710Y2 (en) | ||
| JPH0627023Y2 (en) | Noise reduction circuit | |
| JPH07105928B2 (en) | Filter circuit | |
| JPS63290476A (en) | Emphasis circuit | |
| JPS6339104A (en) | Video signal recorder | |
| JP2576634B2 (en) | Reversal development prevention device | |
| JPS6152081A (en) | Recording and reproducing device of video signal | |
| JPH0474886B2 (en) | ||
| JPH0325345Y2 (en) | ||
| JPH05325406A (en) | Recording and reproducing device for information signal | |
| JPH0472963A (en) | Noise suppression device | |
| JPS63181579A (en) | Emphasis circuit | |
| JPS60226065A (en) | Recording and reproducing device of video signal | |
| JPH01321735A (en) | Deemphasis circuit | |
| JPS60220684A (en) | Correcting system of video signal | |
| JPH05292455A (en) | Video signal recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |