JP2548896B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2548896B2
JP2548896B2 JP6003823A JP382394A JP2548896B2 JP 2548896 B2 JP2548896 B2 JP 2548896B2 JP 6003823 A JP6003823 A JP 6003823A JP 382394 A JP382394 A JP 382394A JP 2548896 B2 JP2548896 B2 JP 2548896B2
Authority
JP
Japan
Prior art keywords
display device
adapter
central processing
processing unit
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6003823A
Other languages
English (en)
Other versions
JPH06289963A (ja
Inventor
ジョン・ビーツソン
シャン・ケリガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06289963A publication Critical patent/JPH06289963A/ja
Application granted granted Critical
Publication of JP2548896B2 publication Critical patent/JP2548896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • G06F1/3218Monitoring of peripheral devices of display devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホスト・コンピュータ
・システムへのデータ・エントリィに応答する電力管理
(パワー・マネージメント)手段を有する表示装置を含
むデータ処理装置に関する。
【0002】
【従来の技術】一般に、標準的なコンピュータ・システ
ムは、コンピュータ・システム・ユニット、コンピュー
タ・システム・ユニットから発生されるコンピュータ・
データを表示する可視的表示ユニット、及びコンピュー
タ・システム・ユニットにデータを入力するキーボード
を含む。 幾つかの標準的なコンピュータ・システムに
おいては、システム・ユニットに於けるキーボードの動
作を検出することにより、表示装置についての電力管理
が行われている。もしも操作者がコンピュータ・システ
ムを所定の期間操作しないと、システム・ユニットは表
示装置に対して待機モードにはいるように指令し、そし
てこの待機モードでは、表示の輝度及び/若しくは表示
されているイメージの寸法が減少される。操作者が再び
キーボードからエントリィを行うと、システム・ユニッ
トはこれを検出して表示ユニットに対して輝度及び/若
しくは表示イメージの寸法を回復させるように指令す
る。他の標準的なコンピュータ・システムにおいては、
システム・ユニットが表示ユニットに対してインストラ
クションを送る機能を有しないために、この様な表示装
置に対する電力管理が行われない。
【0003】
【発明が解決しようとする課題】従来は、表示装置の電
力管理を行うために表示装置のインターフェイス・ケー
ブル内に別個の制御線を必要とし、これによりハードウ
エア・コスト及びコンパチビリティの問題点が生じた。
【0004】
【課題を解決するための手段】本発明に従うデータ処理
装置は、中央処理ユニットと、該中央処理ユニットに接
続された入力装置用アダプタと、上記中央処理ユニット
に接続された表示装置用アダプタと、該表示装置用アダ
プタに接続された表示装置とを有し、該表示装置は、表
示スクリーンと、該表示スクリーンに接続され、上記中
央処理ユニットから上記表示装置用アダプタを介して送
られる入力ビデオ信号に応答して上記表示スクリーン上
にイメージを発生する駆動回路と、クロック信号に応答
してカウント値を発生するタイマーと、上記入力装置用
アダプタ及び入力装置の間に接続され、該入力装置から
のデータ・エントリィにより発生される信号を検出して
上記タイマーをリセットする検出回路と、上記タイマー
及び上記駆動回路に接続され、上記タイマーの計数値が
予定の閾値を超えたことに応答して上記駆動回路を部分
的に滅勢する制御回路とを有することを特徴とする。本
発明に従うデータ処理装置は、中央処理ユニットと、該
中央処理ユニットに接続された入力装置用アダプタと、
上記中央処理ユニットに接続された表示装置用アダプタ
と、上記中央処理ユニットに接続された通信アダプタ
と、該通信アダプタに接続された外部回路網と、上記表
示装置用アダプタに接続された表示装置とを有し、該表
示装置は、表示スクリーンと、該表示スクリーンに接続
され、上記中央処理ユニットから上記表示装置用アダプ
タを介して送られる入力ビデオ信号に応答して上記表示
スクリーン上にイメージを発生する駆動回路と、クロッ
ク信号に応答してカウント値を発生するタイマーと、上
記入力装置用アダプタ及び入力装置の間に接続され、該
入力装置からのデータ・エントリィにより発生される信
号を検出して上記タイマーをリセットする検出回路と、
上記タイマー及び上記駆動回路に接続され、上記タイマ
ーの計数値が予定の閾値を超えたことに応答して上記駆
動回路を部分的に滅勢して上記表示装置を、上記表示ス
クリーン上の表示イメージの輝度が低下された待機モー
ドにする制御回路とを有し、上記中央処理ユニットは、
上記待機モードの間に上記外部回路網から上記通信アダ
プタを介してデータ転送が行われたことに応答して、上
記待機モードの解除を表すコード信号を上記入力装置用
アダプタを介して上記検出回路に送り、該検出回路は上
記コード信号に応答して上記待機モードを解除するよう
に上記駆動回路を制御することを特徴とする。本発明に
従うデータ処理装置は、中央処理ユニットと、該中央処
理ユニットに接続された入力装置用アダプタと、上記中
央処理ユニットに接続された表示装置用アダプタと、入
力装置と、上記表示装置用アダプタに接続された表示装
置とを有し、該表示装置は、表示スクリーンと、該表示
スクリーンに接続され、上記中央処理ユニットから上記
表示装置用アダプタを介して送られる入力ビデオ信号に
応答して上記表示スクリーン上にイメージを発生する駆
動回路と、上記入力装置用アダプタからのデータ線に接
続されたスイッチであって、上記データ線を、上記入力
装置に接続されている第1接続点若しくは第2接続点に
選択的に接続する上記スイッチと、上記第2接続点に接
続され、上記表示装置の制御パラメータ及び動作パラメ
ータを含むデータを記憶するメモリと、常時は上記デー
タ線を上記第1接続点に接続するように上記スイッチを
制御する検出回路とを有し、上記中央処理ユニットは、
上記メモリのデータを受け取るデータ通信の開始を表す
コードを上記入力装置用アダプタを介して上記検出装置
に送り、該検出装置は、上記コードに応答して上記デー
タ線を上記第2接続点に接続するように上記スイッチを
制御し、そして上記メモリのデータが上記第2接続点及
び上記入力装置用アダプタを介して上記中央処理ユニッ
トに送られることを特徴とする。
【0005】コンピュータ・システムへのデータ・エン
トリィが表示装置により検出されるので、本発明は、コ
ンピュータ・システム・ユニットとは独立した表示装置
の電力管理を可能にする。表示イメージの迅速な回復を
させるために、表示装置が待機モードで動作している
間、駆動回路の低電力部分のみに電力が供給され続け
る。
【0006】
【実施例】図1を参照すると、標準型のコンピュータ・
システムはシステム・ユニット5を有し、そしてこのシ
ステム・ユニットは、ランダム・アクセス・メモリ(R
AM)10、読み取り専用メモリ(ROM)20、中央
処理ユニット(CPU)30、通信用アダプタ40、表
示装置用アダプタ70、ポインティング装置用アダプタ
80、キーボード用アダプタ90、及びハード・ディス
ク・ドライブ若しくはテープ記憶装置のような大容量記
憶装置100を有し、そしてこれら全ては、バス・アー
キテクチャにより相互接続されている。システム・ユニ
ット5は、アダプタ90を介してキーボード110に接
続される。例えば、タッチ・スクリーン、タブレット若
しくはマウスのようなポインティング装置120がアダ
プタ80を介してシステム・ユニット5に接続される。
又、システム・ユニット5は、アダプタ70を介して、
例えば陰極線管(CRT)表示装置若しくは液晶表示装
置のような表示装置130に接続される。通信用アダプ
タ40を介して他のシステム・ユニットの回路網50が
システム・ユニット5に接続される。
【0007】これの動作において、CPU30は、RO
S20、RAM10及び大容量記憶装置100に記憶さ
れているコンピュータ・プログラム・コードの制御のも
とにRAM10及び大容量記憶装置100に記憶されて
いるデータを処理する。通信用アダプタ40は、システ
ム・ユニット5及び回路網50の他のシステム・ユニッ
トの間のデータ及びコンピュータ・プログラム・コード
の転送を制御する。キーボード用アダプタ90及びポイ
ンティング装置用アダプタ80は、キーボード110及
びポインティング装置120からシステムにデータ及び
インストラクションを手動的に入力させる。表示装置用
アダプタ70は、システム・ユニット5からのデータ
を、R(赤)、G(緑)及びB(青)のビデオ信号並び
に同期信号H及びVに変換して、表示装置130に可視
的なデータ出力を発生させる。バス・アーキテクチャ6
0は、RAM10、ROS20、CPU30、及び記憶
装置とアダプタ40、90、80及び70との間のデー
タ転送を調整する。
【0008】キーボード110はキーボード・ケーブル
140を介してアダプタ90に接続される。同様に、ポ
インティング装置120は、ポインティング装置ケーブ
ル150を介してアダプタ80に接続される。ケーブル
140及び150は、クロック線、双方向のデータ線並
びに5V及び0Vのパワー線を有する。IBM PS/2 Hardw
are Interface Technical Reference Manual-Common In
terfaceの13頁乃至16頁の"Keyboard and Auxiliary
Device Controller"に示されているように、データ
は、ヘッダ情報に続く一連のバイトとしてデータ線を介
して送られる。ケーブル140及び150のクロック線
は、データが存在するか否かを調べるためにCPU30
によりポーリングされる。
【0009】図2を参照すると、本発明に従うコンピュ
ータ・システムが示されており、そしてこのコンピュー
タ・システムにおいては、表示装置130は論理回路1
31を有し、そしてこの論理回路131は、検出回路1
33及びこの検出回路133にリセット入力が接続され
たタイマー132を有する。キーボード100及びポイ
ンティング装置120は、ケーブル140及び150を
それぞれ介して検出回路133に接続されている。検出
回路133は、ケーブル140’及び150’をそれぞ
れ介してアダプタ90及び80に接続されている。動作
において、検出回路133は、ケーブル140のデータ
線への電気的な付勢からキーボード・エントリィを検出
する。又、検出回路133は、ケーブル150のデータ
線への電気的な付勢からポインティング装置が動作した
ことを検出する。本発明の他の実施例では、検出回路1
33は、ケーブル140のクロック線への電気的な付勢
からキーボード・エントリィを検出することが出来、そ
してケーブル150のクロック線への電気的な付勢から
ポインティング装置が動作したことを検出することが出
来る。
【0010】動作において、タイマー132のカウント
値は、論理回路131で発生されるクロック信号(図示
せず)により連続的に歩進される。検出回路133は、
キーボード・エントリィ若しくはポインティング装置の
動作をそれぞれ検出する毎に、これに応答してタイマー
132へのリセット入力線上にリセット・パルスを発生
する。各リセット・パルスによりタイマー132のカウ
ント値はリセットされる。もしもキーボード・エントリ
ィ若しくはポインティング装置の動作が検出されない
と、タイマー132のカウント値は歩進され続ける。タ
イマー132のカウント値が或る閾値レベルに到達する
と、論理回路131の閾値論理回路(図示せず)が、表
示装置130の駆動回路134を待機モードで働かせる
ように制御する。待機モードにおいて、駆動回路134
は、輝度を減少したイメージを表示装置上に発生するよ
うに動作させられる。表示装置が待機モードで動作して
いるときのイメージの輝度は、零若しくはほぼ零に近い
値である。本発明の他の実施例においては、駆動回路1
34は待機モードにおいて、寸法が減少したイメージを
表示装置上に発生するように、若しくは寸法が減少し且
つ輝度が減少したイメージを表示装置上に発生するよう
に構成される。駆動回路134が待機モードで動作する
ように制御されている時、イメージの輝度及び寸法が減
少されるが、イメージを迅速に回復させるために駆動回
路134の低電力消費部分のみに電力が供給されること
に注目されたい。再びキーボード・エントリィがなされ
若しくはポインティング装置が動作されたことに応答し
て、駆動回路134により表示装置130は待機モード
から抜け出しそして表示イメージが回復される。特に、
論理回路131は、後続のキーボード・エントリィがな
され若しくはポインティング装置が動作されたことを検
出回路133が検出したことに応答して、駆動回路13
4に信号を送り表示イメージを回復させる。
【0011】本発明の好適な実施例において、検出回路
133は又、アダプタ90からケーブル140’を介し
てキーボード110に送られるNO−OP書き込み信号
若しくはエスケープ・コード(ESCコード)に応答す
る。ESCコードは、これが書き込まれるデバイスに受
け入れられるフォーマット内のコードであるが使用され
ず、従ってデバイスに対して透明である。システム・ユ
ニット5内のCPU30は、最後のキーボード・エント
リィ若しくはポインティング装置の動作がアダプタ90
及び80により検出された時から経過した時間が、予め
記憶されている閾値を超えたか否かを調べるように、コ
ンピュータ・プログラム・コードにより構成されてい
る。この予め記憶されている閾値は、表示装置130の
論理回路131のタイマー132の閾値に対応する期間
よりも長い期間に対応する。かくしてこの予め記憶され
た閾値が到達されると、表示装置130は待機モードで
動作される。もしも経過時間がこの予め記憶された閾値
を超えると、CPU30は、新たな表示データを表示装
置130に出力したいというリクエストを受け取ったこ
とに応答して、キーボード用アダプタを命令してESC
コードをキーボード110に送らせるようにコンピュー
タ・プログラム・コードにより構成されている。新たな
表示データを出力したいというリクエストは、回路網5
0を介してシステム・ユニット5に接続されている他の
システム・ユニットからのデータ転送の形をとることが
出来る。表示装置130の検出回路133は、ケーブル
140’上のこのESCコードを検出するように構成さ
れている。ケーブル140’上のこのESCコードの検
出に応答して駆動回路134により表示装置130は待
機モードから抜けだし、表示イメージが回復されてこの
新たな表示データを表示する。特に、論理回路131
は、検出回路133により検出されたESCコードに応
答して、表示イメージを回復するように駆動回路134
を制御する。本発明の他の実施例においては、待機モー
ドからの表示装置130の回復は、ケーブル150’上
のポインティング装置120に適切なESCコードを送
ることにより行われることが出来、この場合検出回路
は、ケーブル150’上のESCコードを検出するよう
に構成される。
【0012】表示装置130がラスタ走査される陰極線
管(CRT)表示装置である本発明の好適な実施例にお
いて、表示装置130の待機モードは、3つの動作レベ
ルを有する。論理回路131は、最後のキーボード・エ
ントリィ若しくはポインティング装置の動作が検出回路
133により検出された時からの経過時間の関数とし
て、各レベルを付勢する閾値論理回路(図示せず)を有
する。もしもタイマー132のカウント値が第1の予定
の閾値に到達すると、閾値論理回路は、表示イメージの
輝度を零若しくは零に近い値にまで減少するように駆動
回路134を制御する。これは、表示装置により消費さ
れる電力を、反転ビデオ・イメージの場合に代表的には
10ワットだけ減少する。この10ワットは、正常動作
をしている表示装置により消費される電力の約10%に
匹敵する。もしもタイマー132のカウント値が第1の
閾値よりも大きい第2の予定の閾値に到達すると、閾値
論理回路は、ラスタ偏向信号の振幅を減少しそして最終
的な陽極電圧を減少するように駆動回路134を制御す
る。もしもラスタ偏向信号の振幅及び最終的な陽極電圧
が零若しくはほぼ零に近い値にまで減少されると、表示
装置130により消費される電力は代表的には57ワッ
トだけ減少される。この57ワットは、正常動作してい
る表示装置により消費される電力の約60%に匹敵す
る。この場合、再びキーボード・エントリィ若しくはポ
インティング装置の動作が開始された時に、表示イメー
ジを迅速に安定させるために、表示装置130の例えば
CRTのヒータに或るレベルの電力が印可され続ける。
もしもタイマー132のカウント値が第3の予定の閾値
に到達すると、閾値論理回路は、駆動回路134の低電
力(代表的には5V)で動作する部分のみの動作を維持
するための電圧だけを印可させるように働く。キーボー
ド及びポインティング装置からシステム・ユニット5に
至るリンクが表示装置130を経由してなされる本発明
の好適な実施例では、低電圧の供給は、システム・ユニ
ット5により、ケーブル140’若しくは150’の5
V線及び0V線を介して行われる。かくして、システム
・ユニット5がターン・オフされる時には、5V及び0
V線が低下し、そして又表示装置130もターン・オフ
され、電力消費を100%減少する。第1、第2及び第
3の閾値は、ハードワイア若しくはプログラムにより設
定されうることに注目されたい。本発明の好適な実施例
においては、第1、第2及び第3の閾値は、最後のキー
ボード・エントリィ若しくはポインティング装置の動作
以来、15分、1時間及び4時間の経過時間に対応する
ようにセットされる。
【0013】図2に示す本発明の好適な実施例において
は、キーボード110及びポインティング装置120
は、ケーブル140及び150により表示装置130に
接続され、そして検出回路133が表示装置130内に
設けられている。そして、ケーブル140’及び15
0’が、キーボード・エントリィ及びポインティング装
置の動作を表示装置130からシステム・ユニット5に
中継する。これはコンピュータ・システムのケーブルの
引き回しを簡便にし、ケーブルが机の上に散乱するのを
防止する。本発明の好適な実施例においては、ケーブル
140’及び150’は、表示装置のケーブルR,G,
B,H及びVと組み合わされて単独のスリーブにされる
ことが出来、更にケーブルの管理が容易になる。
【0014】図3を参照すると、本発明の他の実施例に
おいては、検出回路133は、表示装置130外に配置
された感知装置135を有する。キーボード120及び
ポインティング装置110はケーブル140及び150
によりシステム・ユニット5のアダプタ90及び80に
それぞれ直接的に接続されている。感知装置135は、
リング若しくはクリップ内に配置されたホール効果素子
若しくは感知コイルを含み、そしてこれの中をケーブル
140及び150が通過する。かくして、感知装置13
5は、ケーブル140及び150を伝わる対応する電気
信号を介して、キーボード・エントリィ、ポインティン
グ装置の動作及びNO−OP書き込み信号を間接的に検
出する。
【0015】次に図4を参照すると、図2に示した本発
明の実施例の変形が示されており、ここでは、表示装置
用アダプタ70と無関係にシステム・ユニット5及び表
示装置130の間の2方向データ通信をさせるようにな
っている。特に、検出回路133は線ESCにより、ア
ダプタ90及び表示装置130の間のケーブル140’
のデータ線を、第1接続点P1においてキーボード11
0に若しくは第2接続点P2において論理回路131に
選択的に接続するように構成されている。アダプタ90
を介してシステム・ユニット5及び表示装置130の間
のデータ通信を開始させるために、CPU30はコンピ
ュータ・プログラム・コードの制御のもとに、第1の予
定のESCコードをキーボード110に送るようにアダ
プタ90に指令する。検出回路133は、この予定のE
SCコードを認識するように構成されている。この第1
のESCコードを受け取ると、検出回路133は、ケー
ブル150’のデータ線をキーボード通信を行う第1接
続点P1から表示装置の通信を行う第2接続点P2へス
イッチし、そしてこの第1のESCコードの受領を表す
第2の予定のESCコードをアダプタ90に送り返す。
CPU30は次いで、アダプタ90を介して論理回路1
31にインストラクションを送ることが出来る。論理回
路131は、各インストラクションに応答した後にデー
タ線をアダプタ90からキーボード110に再接続す
る。これらのインストラクションはシステム・ユニット
5に次のことをさせる。
【0016】(a)例えば走査周波数レンジ、イメージ
の寸法、イメージのアトリビュート(モノクロム若しく
はカラー)、及び同期信号に対する要求事項等の制御パ
ラメータ、製品名及び製品シリアル番号等の表示装置1
30からの製品識別データを得る。 (b)例えばパワー・オン時間のようなアセスメント・
データを得る。 (c)表示装置130がターン・オンされているか若し
くはターン・オフされているかを示すステータス・デー
タを得る。 (d)表示装置130の電力消費を制御する。 (e)例えば画面の幅、高さ、輝度及びコントラストの
ような表示装置130の動作パラメータを調整する。 (f)表示装置のユーザに対して、適切な表示パネルの
制御を介してシステム・ユニット6と通信させる。 (g)表示装置130からシステム・ユニット5に診断
情報を送らせる。 (h)システム・ユニット5及び表示装置130の間で
2方向の情報の流れを可能とさせる。
【0017】論理回路131は、上述の項目(a),
(b)及び(e)にリストされたデータを記憶しそして
第2接続点P2に接続された不揮発性のメモリを有す
る。上述の情報の通信は、第2接続点P2を介して行わ
れそして比較的頻繁でない時間間隔で低いデータ速度で
行われうるので、アダプタ90及びケーブル150’に
対する追加的な負荷は無視されうる。かくして、システ
ム・ユニット5及び表示装置130の間のデータ通信
は、本発明に従い標準的はキーボード・アダプタ及びケ
ーブルを使用することにより行われることが出来る。ア
ダプタ70により表示装置130に供給されるビデオ及
び同期信号は影響されない。論理回路131の問い合わ
せ(上述の(a))を行うコンピュータ・プログラム・
コードは、システム・ユニット5のベイシック・インプ
ット・アウトプット・システム(BIOS)の一部分と
してこのシステム・ユニット5内に保持される。
【0018】論理回路131は、アダプタ90からの5
V及び0V線を介してシステム・ユニット5から138
においてパワーを受け取る。かくして、論理回路131
は駆動回路134とは独立的にパワーを供給されること
が出来る。表示装置130がターン・オフされると、論
理回路131は、デフォルトでデータ線をキーボード1
10からアダプタ90に接続する。かくして、システム
・ユニット5の標準的な動作は、表示装置130がター
ン・オフされた時に影響されない。しかしながらパワー
がシステム・ユニット5により論理回路131に供給さ
れるので、論理装置131は、表示装置130がターン
・オフされた時にシステム・ユニット5に、上記項目
(a),(b)及び(c)にリストされた情報を与える
ことができる。表示装置130がターン・オンされる
と、論理回路131は、次にシステム・ユニット5によ
りポーリングされるまでインアクティブ状態に留まる。
アダプタ90を介して論理回路131が次にポーリング
されると、表示装置130が今ターン・オンされている
ことを示す予定のビット・パターンがアダプタ90に戻
される。
【0019】本発明はシステム・ユニット5へのハード
ウエアの変更なしに実現されるので、標準型の表示装置
に対するこのシステム・ユニット5のコンパチビリティ
が、適切なコンピュータ・プログラム・コードにより維
持される。例えば、もしも標準型の表示装置がシステム
・ユニット5に接続されるならば、キーボード110は
アダプタ90に直接接続されねばならない。CPU30
は、本発明に従い第1のESCコードをキーボード11
0の書き込むようにアダプタ90を制御する。しかしな
がら、受領の確認(第2のESCコード)は受け取られ
ない。かくしてCPU30は、標準型の表示装置が取り
付けられたことを知らされる。かくして、CPU30
は、標準型の表示装置と本発明の表示装置とを区別する
ことが出来る。
【0020】論理回路131は、接続点P1を介してア
ダプタ90に接続されうるキーボード・エミュレータ1
37を有する。動作において、システム・ユニット5が
初期設定される時に、パワー・オン自己テストが行わ
れ、ここでアダプタ90はキーボードが接続されている
かを調べるためにポーリングされる。もしもキーボード
が接続されていないことをアダプタ90が報告するなら
ば、システム・ユニット5は動作しない。しかしなが
ら、本発明に従い、たとえキーボード110が表示装置
130に接続されていなくても、キーボード・エミュレ
ータ137は、キーボードが接続されているとアダプタ
90に示すことによりポーリングに応答する。
【0021】かくしてシステム・ユニット5は、キーボ
ード110が表示装置130に接続されているか否かに
係わらず、パワー・オン自己テストを完了する。このこ
とにより、表示装置130は、例えばタッチ・スクリー
ン・アプリケーションのようなキーボードを使用しない
アプリケーションで使用されうる。パワー・オン自己テ
ストがシステム・ユニット5により完了されると、CP
U30は、キーボードが表示装置130に接続されてい
るか否かを調べるためにアダプタ90を介して論理回路
131を質問する。ケーブルの管理を容易にするため
に、ケーブル150’及び140’はコネクタ200に
おいてビデオ及び同期信号ケーブルと組み合わされて合
成ケーブル201を形成し、そしてこれがシステム・ユ
ニット5を表示装置130に接続する。コネクタ200
は、標準的な接点によりアダプタ90に対して取り外し
可能に接続される。
【0022】上述の本発明の実施例においては、表示装
置130及びシステム・ユニット5の間の通信リンクは
アダプタ90を介して設立された。しかしながら、本発
明の他の実施例では、同様な通信リンクがアダプタ80
を介して設立されることが出来ることに注目されたい。
アダプタ90を介するシステム・ユニット5及び表示装
置130の間の通信リンクは、上述の電力管理機能をプ
ログラムするために使用されうることに注目されたい。
【0023】
【発明の効果】従来は、表示装置の電力管理を行うため
に表示装置のインターフェイス・ケーブル内に別個の制
御線を必要とし、これによりハードウエア・コスト及び
コンパチビリティの問題点が生じた。本発明はこれらの
欠点を解決する。
【図面の簡単な説明】
【図1】標準的なコンピュータ・システムのブロック・
ダイアグラムを示す図である。
【図2】本発明のコンピュータ・システムのブロック・
ダイアグラムを示す図である。
【図3】本発明の表示装置のブロック・ダイアグラムを
示す図である。
【図4】本発明の他の表示装置のブロック・ダイアグラ
ムを示す図である。
【符号の説明】
5・・・・システム・ユニット 10・・・RAM 20・・・ROS 30・・・CPU 40・・・通信用アダプタ 50・・・回路網 60・・・バス 70・・・表示装置用アダプタ 80・・・ポインティング装置用アダプタ 90・・・キーボード用アダプタ 100・・大容量記憶装置 110・・キーボード 120・・ポインティング装置 130・・表示装置 131・・論理回路 132・・タイマー 134・・駆動回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャン・ケリガン イギリス国 ピーエー13・4ピーエル、 レンフレシャー、キルマコルム、ランバ ンク・ドライブ・ザ・ストア (56)参考文献 特開 平4−140826(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】中央処理ユニットと、 該中央処理ユニットに接続された入力装置用アダプタ
    と、 上記中央処理ユニットに接続された表示装置用アダプタ
    と、 該表示装置用アダプタに接続された表示装置とを有し、 該表示装置は、 表示スクリーンと、 該表示スクリーンに接続され、上記中央処理ユニットか
    ら上記表示装置用アダプタを介して送られる入力ビデオ
    信号に応答して上記表示スクリーン上にイメージを発生
    する駆動回路と、 クロック信号に応答してカウント値を発生するタイマー
    と、 上記入力装置用アダプタ及び入力装置の間に接続され、
    該入力装置からのデータ・エントリィにより発生される
    信号を検出して上記タイマーをリセットする検出回路
    と、 上記タイマー及び上記駆動回路に接続され、上記タイマ
    ーの計数値が予定の閾値を超えたことに応答して上記駆
    動回路を部分的に滅勢する制御回路とを有することを特
    徴とするデータ処理装置。
  2. 【請求項2】中央処理ユニットと、 該中央処理ユニットに接続された入力装置用アダプタ
    と、 上記中央処理ユニットに接続された表示装置用アダプタ
    と、 上記中央処理ユニットに接続された通信アダプタと、 該通信アダプタに接続された外部回路網と、 上記表示装置用アダプタに接続された表示装置とを有
    し、 該表示装置は、 表示スクリーンと、 該表示スクリーンに接続され、上記中央処理ユニットか
    ら上記表示装置用アダプタを介して送られる入力ビデオ
    信号に応答して上記表示スクリーン上にイメージを発生
    する駆動回路と、 クロック信号に応答してカウント値を発生するタイマー
    と、 上記入力装置用アダプタ及び入力装置の間に接続され、
    該入力装置からのデータ・エントリィにより発生される
    信号を検出して上記タイマーをリセットする検出回路
    と、 上記タイマー及び上記駆動回路に接続され、上記タイマ
    ーの計数値が予定の閾値を超えたことに応答して上記駆
    動回路を部分的に滅勢して上記表示装置を、上記表示ス
    クリーン上の表示イメージの輝度が低下された待機モー
    ドにする制御回路とを有し、 上記中央処理ユニットは、上記待機モードの間に上記外
    部回路網から上記通信アダプタを介してデータ転送が行
    われたことに応答して、上記待機モードの解除を表すコ
    ード信号を上記入力装置用アダプタを介して上記検出回
    路に送り、該検出回路は上記コード信号に応答して上記
    待機モードを解除するように上記駆動回路を制御するこ
    とを特徴とするデータ処理装置。
  3. 【請求項3】中央処理ユニットと、 該中央処理ユニットに接続された入力装置用アダプタ
    と、 上記中央処理ユニットに接続された表示装置用アダプタ
    と、 入力装置と、 上記表示装置用アダプタに接続された表示装置とを有
    し、 該表示装置は、 表示スクリーンと、 該表示スクリーンに接続され、上記中央処理ユニットか
    ら上記表示装置用アダプタを介して送られる入力ビデオ
    信号に応答して上記表示スクリーン上にイメージを発生
    する駆動回路と、 上記入力装置用アダプタからのデータ線に接続されたス
    イッチであって、上記データ線を、上記入力装置に接続
    されている第1接続点若しくは第2接続点に選択的に接
    続する上記スイッチと、 上記第2接続点に接続され、上記表示装置の制御パラメ
    ータ及び動作パラメータを含むデータを記憶するメモリ
    と、 常時は上記データ線を上記第1接続点に接続するように
    上記スイッチを制御する検出回路とを有し、 上記中央処理ユニットは、上記メモリのデータを受け取
    るデータ通信の開始を表すコードを上記入力装置用アダ
    プタを介して上記検出装置に送り、該検出装置は、上記
    コードに応答して上記データ線を上記第2接続点に接続
    するように上記スイッチを制御し、そして上記メモリの
    データが上記第2接続点及び上記入力装置用アダプタを
    介して上記中央処理ユニットに送られることを特徴とす
    るデータ処理装置。
JP6003823A 1993-03-19 1994-01-19 データ処理装置 Expired - Lifetime JP2548896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9305777A GB2276259A (en) 1993-03-19 1993-03-19 Display with means for detecting data entry
GB9305777.6 1993-03-19

Publications (2)

Publication Number Publication Date
JPH06289963A JPH06289963A (ja) 1994-10-18
JP2548896B2 true JP2548896B2 (ja) 1996-10-30

Family

ID=10732410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6003823A Expired - Lifetime JP2548896B2 (ja) 1993-03-19 1994-01-19 データ処理装置

Country Status (3)

Country Link
EP (1) EP0616282A1 (ja)
JP (1) JP2548896B2 (ja)
GB (1) GB2276259A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736849B (zh) * 2020-12-16 2023-01-10 海南电网有限责任公司万宁供电局 一种缺相跳闸报警装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140826A (ja) * 1990-10-01 1992-05-14 Nec Corp Crt制御装置
JP2949980B2 (ja) * 1991-12-04 1999-09-20 富士通株式会社 電源制御装置及び情報処理装置

Also Published As

Publication number Publication date
GB2276259A (en) 1994-09-21
GB9305777D0 (en) 1993-05-05
JPH06289963A (ja) 1994-10-18
EP0616282A1 (en) 1994-09-21

Similar Documents

Publication Publication Date Title
US6085326A (en) Apparatus and method for displaying DPMS mode status using an OSD circuit
US6873307B2 (en) Display apparatus
KR950010897B1 (ko) 컴퓨터 시스템에서 컴퓨터 주변장치의 전원관리신호 발생방법 및 제어장치
US6577303B2 (en) Apparatus and method for detecting DVI connectors of a digital video display device
JP3334211B2 (ja) ディスプレイ
JP3333062B2 (ja) データ処理装置および表示装置
US5938770A (en) Display apparatus for computer system
US7000127B2 (en) Power saving circuit for display system
US20030107566A1 (en) Display apparatus and method of supplying power to USB device thereof
US20020113907A1 (en) Display system and microdisplay apparatus
KR100294259B1 (ko) 디스플레이모니터장치및그의전원제어방법
WO2007036091A1 (fr) Systeme d’affichage multiecran et procede de reglage automatique du mode d’affichage
KR19980044732A (ko) 컴퓨터 시스템에서의 dpms 모드 표시장치 및 표시방법
WO1999026131A1 (fr) Afficheur
JP2614426B2 (ja) デイスプレイ装置
US20010055029A1 (en) Display control apparatus and method
JP2548896B2 (ja) データ処理装置
US5974559A (en) Information processing apparatus, method for managing status thereof and memory medium
US5491789A (en) Data processing apparatus and control circuit unit connected thereto
US6859200B2 (en) Display apparatus and control method
AU670987B2 (en) Power saving apparatus for a monitor and method therefor
CN112379762A (zh) 投影设备及其控制方法
US6181088B1 (en) Cathode ray tube apparatus having a protection circuit for protecting a cathode ray tube driving circuit and a method therefor
US6239717B1 (en) On delay device for a visual display unit
US6122604A (en) Digital protection circuit for CRT based display systems