JP2543196B2 - Hold distortion correction circuit - Google Patents
Hold distortion correction circuitInfo
- Publication number
- JP2543196B2 JP2543196B2 JP1201578A JP20157889A JP2543196B2 JP 2543196 B2 JP2543196 B2 JP 2543196B2 JP 1201578 A JP1201578 A JP 1201578A JP 20157889 A JP20157889 A JP 20157889A JP 2543196 B2 JP2543196 B2 JP 2543196B2
- Authority
- JP
- Japan
- Prior art keywords
- hold
- circuit
- output
- sample
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高忠実度ビデオテープレコーダ（HiFiVT
R）のヘッドスイッチ切換時に発生するスイッチングノ
イズを除去するための、サンプルホールド回路に関する
ものである。Description: INDUSTRIAL APPLICABILITY The present invention relates to a high fidelity video tape recorder (HiFiVT
R) The present invention relates to a sample hold circuit for removing switching noise generated when the head switch is switched.
従来の技術 第４図に、HiFiVTRの再生時のブロック図を示す。図
においてＡヘッド側,Bヘッド側に入力端子8,9をそれぞ
れ有するヘッドアンプ10,11の出力をヘッドスイッチ12
に接続し、その出力をFM復調回路13に接続し、その出力
をサンプルホールド回路14に入力し、出力端子15から出
力を取り出す。16はタイミング発生回路である。また、
第５図には、第４図のブロック図のそれぞれ対応する個
所における信号の波形を示す。Prior art Fig. 4 shows a block diagram of a HiFi VTR during playback. In the figure, the outputs of the head amplifiers 10 and 11 having the input terminals 8 and 9 on the A head side and the B head side, respectively, are connected to the head switch 12
, The output is connected to the FM demodulation circuit 13, the output is input to the sample hold circuit 14, and the output is taken out from the output terminal 15. 16 is a timing generation circuit. Also,
FIG. 5 shows signal waveforms at corresponding points in the block diagram of FIG.
HiFiVTRでは、音声信号は、FM変調した後、２つのヘ
ッドで交互にビデオトラック上に記録されているため、
再生時には、２つのヘッドの出力信号を適切なタイミン
グで切りかえて、一つの連続したFM信号とした後、これ
を復調している。しかし、２つのヘッドの出力信号は、
テープの伸び縮み等の理由により、FM信号としての位相
が一致していないため、これを復調すると、ヘッド切換
直後において、第５図ａに示すように、復調信号に大き
なノイズが発生する。これがいわゆるスイッチングノイ
ズである。In HiFiVTR, the audio signal is FM-modulated and then recorded on the video track alternately by the two heads.
At the time of reproduction, the output signals of the two heads are switched at an appropriate timing to form one continuous FM signal, which is then demodulated. However, the output signals of the two heads are
Since the phases of the FM signals do not match due to the expansion and contraction of the tape, demodulation of the FM signals causes large noise in the demodulated signal immediately after head switching, as shown in FIG. This is so-called switching noise.
第４図のサンプルホールド回路は、この、スイッチン
グノイズ対策として考えられたものであり、ヘッドスイ
ッチ切換直後一定期間ホールドをかけることにより、上
記のスイッチングノイズを出力しないようになっている
（第５図ｂ参照）。The sample-hold circuit of FIG. 4 is considered as a countermeasure against this switching noise, and the switching noise is not output by holding for a certain period immediately after switching the head switch (FIG. 5). b)).
発明が解決しようとする課題 第４図に示すような、サンプルホールドを用いたスイ
ッチングノイズ対策では、スイッチングノイズ自体は出
力されないが、第５図ｂからもわかるように、正弦波で
あるべき信号の一部が歪んでおり、周波数が高く（10kH
z以上）、かつ、レベルの大きな信号を再生した場合、
これがノイズとして耳につくという問題点があった。Problems to be Solved by the Invention In the switching noise countermeasure using the sample hold as shown in FIG. 4, the switching noise itself is not output, but as can be seen from FIG. Partly distorted, high frequency (10kH
z or more), and when a high level signal is reproduced,
There was a problem that this was heard as noise.
本発明はこれらの問題点を解決するものであり、逆極
性のパルスを加算することによりホールド歪によるノイ
ズを軽減した歪補正回路を提供することを目的とする。The present invention solves these problems, and an object of the present invention is to provide a distortion correction circuit that reduces noise due to hold distortion by adding pulses of opposite polarities.
課題を解決するための手段 本発明は、前記サンプルホールド回路のホールド期間
終了直後に、ホールドによって発生した歪の大きさに比
例し、かつ歪成分と逆の極性のパルスを加算する構成で
ある。Means for Solving the Problems The present invention has a configuration in which, immediately after the end of the hold period of the sample hold circuit, pulses having a polarity that is proportional to the magnitude of the distortion generated by the hold and that is opposite to the distortion component are added.
作用 本発明によるとホールドをかける周期が、ホールド時
間に比べて圧倒的に長い場合、ホールドによって発生し
た歪と逆極性のパルスを加算することにより、ホールド
歪のうちの低周波成分をいちじるしく低減することがで
きる。Effect According to the present invention, when the hold application period is overwhelmingly longer than the hold time, the low frequency component of the hold distortion is significantly reduced by adding a pulse having a polarity opposite to that of the distortion generated by the hold. be able to.
実施例 第１図に本発明の実施例のブロック図を示す。第１図
において入力端子１と入力端子２とを有する本来のサン
プルホールド回路３の出力を差動増幅器４に入力接続
し、その出力を補正用のサンプルホールド回路５に入力
接続し、その出力を補正用のパルス発生回路６に入力
し、その出力をサンプルホールド回路３の出力に加算し
た後、出力端子２から信号を取出す構成である。図中の
タイミングパルス発生器７はその間のタイミングを制御
するホールドパルスを生じるものである。Embodiment FIG. 1 shows a block diagram of an embodiment of the present invention. In FIG. 1, the output of the original sample and hold circuit 3 having the input terminal 1 and the input terminal 2 is input-connected to the differential amplifier 4, the output thereof is input-connected to the correction sample-hold circuit 5, and its output is connected. The configuration is such that the signal is input to the correction pulse generation circuit 6, its output is added to the output of the sample hold circuit 3, and then the signal is extracted from the output terminal 2. The timing pulse generator 7 in the figure generates a hold pulse for controlling the timing between them.
次に、第２図に本発明の動作説明のための出力波形を
示す。図において、ａは本回路への入力、ｂは本来のサ
ンプルホールド回路３の出力、ｃは補正用パルス発生器
６の出力、ｄは本回路の出力を示す。また、e,fはそれ
ぞれ、本来のホールド回路３のホールドパルス、補正用
のホールド回路５のホールドパルスを示す。Next, FIG. 2 shows an output waveform for explaining the operation of the present invention. In the figure, a is an input to this circuit, b is an original output of the sample and hold circuit 3, c is an output of the correction pulse generator 6, and d is an output of this circuit. Further, e and f respectively indicate the original hold pulse of the hold circuit 3 and the hold pulse of the correction hold circuit 5.
本回路では、ホールド回路５により、ホールド回路３
のホールド期間終了直後に短期間、ホールド回路３の入
出力電圧差に比例した電圧をホールドし、パルス発生回
路６ではホールド回路５の出力に比例した波高値のパル
スを同ホールド回路５のホールド期間と同一期間出力す
る。この出力パルスをホールド回路３の出力と加算する
ことにより、ホールド歪のうちの低周波成分を低減する
ことができる。In this circuit, the hold circuit 5 causes the hold circuit 3 to
Immediately after the end of the hold period, a voltage proportional to the input / output voltage difference of the hold circuit 3 is held for a short period, and the pulse generation circuit 6 holds a pulse having a peak value proportional to the output of the hold circuit 5 in the hold period of the hold circuit 5. And output for the same period. By adding this output pulse to the output of the hold circuit 3, the low frequency component of the hold distortion can be reduced.
次に、本発明による歪低減効果を明確にするために、
第３図の波形の周波数成分を計算する。図において、ｆ
（ｔ）は補正なしの場合のホールド歪の波形、ｇ（ｔ）
は、補正ありの場合のホールド歪の波形を示す。また、
Ｔはホールド周期（HiFiVTRでは約16ms）、T1はホール
ド時間（約10μｓ）、ｈはホールド歪の高さを示す。こ
こで、 とすると、 ｇ（ｔ）のn/T周波数成分を示す。Next, in order to clarify the distortion reduction effect according to the present invention,
The frequency components of the waveform shown in FIG. 3 are calculated. In the figure, f
(T) is the waveform of the hold distortion without correction, g (t)
Shows the waveform of the hold distortion with and without correction. Also,
T is the hold period (about 16 ms in HiFiVTR), T 1 is the hold time (about 10 μs), and h is the height of hold distortion. here, Then The n / T frequency component of g (t) is shown.
また、 であり、 とき したがって、本発明による歪低減効果は、周波数n/T
において HiFiVTRでは、T1≒10μs,T＝16msであり、ｆ≒1kHzで
は、ｎ＝16だから、効果は すなわち約−30dBであり、 ｆ＝10kHzでは約−10dBである。Also, And When Therefore, the distortion reduction effect of the present invention is
At In HiFiVTR, T 1 ≈10 μs, T = 16 ms, and in f≈1 kHz, n = 16, so the effect is That is, it is about −30 dB, and at f = 10 kHz, it is about −10 dB.
発明の効果 本発明によると、ホールドによって発生した歪と逆極
性のパルスをホールド直後に加算することにより、ホー
ルド歪のうちの低周波成分をいちじるしく低減すること
ができる。因に、その低減効果は1kHzで約−30dB、10kH
zでは、約−10dBである。EFFECTS OF THE INVENTION According to the present invention, a low-frequency component of the hold distortion can be significantly reduced by adding a pulse having a polarity opposite to that of the distortion generated by the hold immediately after the hold. The reduction effect is about -30dB at 1kHz, 10kH
At z, it is about −10 dB.
第１図は本発明によるホールド歪補正回路の一実施例の
ブロック図、第２図は第１図のブロック図の主要な点の
信号波形説明図、第３図は補正有と無の場合の出力波形
説明図、第４図は補正回路なしの場合のホールド回路の
ブロック図、第５図は第４図の主要な点の信号波形説明
図である。 １……入力端子、２……出力端子、3,5,14……サンプル
ホールド回路、４……差動増幅器、６……パルス発生
器、7,16……タイミングパルス発生器、１……入力端
子、２……出力端子。FIG. 1 is a block diagram of an embodiment of a hold distortion correction circuit according to the present invention, FIG. 2 is an explanatory view of signal waveforms of main points in the block diagram of FIG. 1, and FIG. 3 is a case with and without correction. FIG. 4 is an output waveform explanatory diagram, FIG. 4 is a block diagram of a hold circuit without a correction circuit, and FIG. 5 is a signal waveform explanatory diagram of main points in FIG. 1 ... Input terminal, 2 ... Output terminal, 3,5,14 ... Sample and hold circuit, 4 ... Differential amplifier, 6 ... Pulse generator, 7,16 ... Timing pulse generator, 1 ... Input terminal, 2 ... Output terminal.
Claims (1)
回路と、前記のサンプルホールド回路のホールド期間終
了直後に、ホールド期間終了直前における入力電圧とホ
ールド電圧との差電圧に比例し、かつ、逆極性のパルス
を前記のサンプルホールド回路の出力と加算するパルス
加算回路とから構成されることを特徴とするホールド歪
補正回路。1. A sample-and-hold circuit that receives a sine wave signal, and immediately after the end of the hold period of the sample-and-hold circuit, which is proportional to the difference voltage between the input voltage and the hold voltage immediately before the end of the hold period, and the reverse voltage. A hold distortion correction circuit comprising a pulse adder circuit for adding a pulse of polarity to the output of the sample hold circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201578A JP2543196B2 (en) | 1989-08-03 | 1989-08-03 | Hold distortion correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201578A JP2543196B2 (en) | 1989-08-03 | 1989-08-03 | Hold distortion correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366099A JPH0366099A (en) | 1991-03-20 |
| JP2543196B2 true JP2543196B2 (en) | 1996-10-16 |
Family
ID=16443381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201578A Expired - Fee Related JP2543196B2 (en) | 1989-08-03 | 1989-08-03 | Hold distortion correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543196B2 (en) |
-
1989
- 1989-08-03 JP JP1201578A patent/JP2543196B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366099A (en) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543196B2 (en) | Hold distortion correction circuit | |
| JPS6327285Y2 (en) | ||
| JP3401819B2 (en) | Recording and playback device | |
| JPH0213514B2 (en) | ||
| JPS5979404A (en) | Switching noise eliminator | |
| JP2979556B2 (en) | No signal detection device | |
| JPH05303828A (en) | Hold distortion compensating circuit | |
| JP2001357606A (en) | Noise removing circuit device | |
| KR100231448B1 (en) | Switching noise removing method of hifi audio signal | |
| JPS6117591Y2 (en) | ||
| JP2524539B2 (en) | Envelope detection circuit for tracking control system of video equipment | |
| JP3097691B2 (en) | Comb filter device | |
| JPH04311881A (en) | Magnetic recording/reproducing device | |
| JPH0719332B2 (en) | Magnetic recording / reproducing device | |
| JPS6148104A (en) | Signal processing circuit | |
| JPH0795528A (en) | Recording device, reproducing device and recording and reproducing device for video/audio signal | |
| JPS5921083B2 (en) | magnetic recording device | |
| JPH02126473A (en) | Signal reproducing device for rotary head | |
| JPS63106959A (en) | Rotary head signal reproducing device | |
| JPS6134705A (en) | Noise eliminating circuit | |
| JPH06131601A (en) | Magnetic recording and reproducing device | |
| JPH0668880B2 (en) | Reproducing apparatus and recording / reproducing apparatus | |
| JPH0462632B2 (en) | ||
| JPS60253005A (en) | Magnetic recording and reproducing device | |
| JPH0456386B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |