JP2541491B2 - Differential circuit - Google Patents
Differential circuitInfo
- Publication number
- JP2541491B2 JP2541491B2 JP5311990A JP31199093A JP2541491B2 JP 2541491 B2 JP2541491 B2 JP 2541491B2 JP 5311990 A JP5311990 A JP 5311990A JP 31199093 A JP31199093 A JP 31199093A JP 2541491 B2 JP2541491 B2 JP 2541491B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- current
- differential
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、差動回路に関する。FIELD OF THE INVENTION The present invention relates to a differential circuit.
【０００２】[0002]
【従来の技術】従来の差動回路として、比較的広い入力
電圧範囲に渡り、トランスコンダクタンスの直線性を改
善したＯＴＡ（Operational Transconductance Amplifi
er）と呼ばれる差動増幅回路がある。2. Description of the Related Art As a conventional differential circuit, an OTA (Operational Transconductance Amplifi) which has improved linearity of transconductance over a relatively wide input voltage range.
There is a differential amplifier circuit called er).
【０００３】例えば、Nedungadi とViswanathan は、１
９８４年に、ＭＯＳトランジスタのゲートのＷ／Ｌ比を
１：２．１５５にした２対の不平衡差動対の入力を交差
接続し、出力を並列接続した２乗回路の出力電流で、差
動対を駆動して、この差動対が有する非直線性（非直線
項）を補償したＣＭＯＳ ＯＴＡを提案している。ま
た、発明者は、４つのトランジスタを１つの電流源で駆
動するクァドリテールセルを２乗回路として利用し、こ
のクァドリテールセルの出力電流で差動対を駆動して、
この差動対が有する非直線性（非直線項）を補償したＣ
ＭＯＳ ＯＴＡを提案している（電子情報通信学会論文
誌、ＩＥＩＣＥ Trans. FUNDAMENTALS. VOL.E75-A, N
o.12, Dec. 1992）。なお、これらのＯＴＡは、いずれ
も、差動対が入力電圧に応じて変化するダイナミックバ
イアス電流をテール電流として駆動される回路形式を採
用している。For example, Nedungadi and Viswanathan
In 984, the output current of a square circuit in which the inputs of two unbalanced differential pairs with the W / L ratio of the MOS transistor gates set to 1: 2.155 were cross-connected and the outputs were connected in parallel, We have proposed a CMOS OTA that drives a dynamic pair to compensate for the non-linearity (non-linear term) of this differential pair. In addition, the inventor uses a quadritail cell that drives four transistors with one current source as a squaring circuit, and drives a differential pair with the output current of the quadritail cell,
C that compensates for the non-linearity (non-linear term) of this differential pair
Proposed MOS OTA (IEICE Trans. FUNDAMENTALS. VOL. E75-A, N
o.12, Dec. 1992). Each of these OTAs employs a circuit type in which a differential pair is driven with a dynamic bias current that changes according to an input voltage as a tail current.
【０００４】これら以外には、例えば、Krummenacherと
Joehl が、１９８８年に提案した、差動対のソース間に
ＭＯＳトランジスタを挿入し、入力電圧に応じて抵抗値
が変化することを利用して差動対のトランスコンダクタ
ンスの直線性を改善した（ジャイレータフィルタに利用
されている）差動増幅回路がある。また、WangとGuggen
buhlが、１９９０年に提案した、クァドリテールセルを
用いたＯＴＡがある（ＩＥＥＥ Journal of Solid-Sta
te Circuits, VOL.25, NO.1, February ）。さらにま
た、ChenとLim が、１９９３年に提案したＣＭＯＳ Ｏ
ＴＡとして、上述のNedungadi とViswanathan の提案し
たＭＯＳトランジスタのゲートのＷ／Ｌ比を１：Ｋにし
た２対の不平衡差動対の入力を交差接続し、出力を並列
接続したクロスカップルド・クァッドセルに、上述のダ
イナミックバイアス電流技術を適用したものがある（Ｉ
ＥＥ Electonics Letters 10th June 1993 pp.1106-11
07 Vol.29 No.12 ）。Other than these, for example, Krummenacher
By inserting a MOS transistor between the sources of the differential pair, proposed by Joehl in 1988, the linearity of the transconductance of the differential pair is improved by utilizing the fact that the resistance value changes according to the input voltage ( There are differential amplifier circuits (used for gyrator filters). Also Wang and Guggen
buhl proposed OTA using quadritail cell in 1990 (IEEE Journal of Solid-Sta
te Circuits, VOL.25, NO.1, February). Furthermore, Chen and Lim proposed the CMOS O in 1993.
As the TA, a cross-coupled type in which the inputs of two unbalanced differential pairs with the W / L ratio of the MOS transistor gate proposed by Nedungadi and Viswanathan set to 1: K are cross-connected and the outputs are connected in parallel There is a quad cell to which the above-mentioned dynamic bias current technique is applied (I
EE Electonics Letters 10th June 1993 pp.1106-11
07 Vol.29 No.12).
【０００５】[0005]
【発明が解決しようとする課題】アナログ信号処理技術
において、２乗回路及びＯＴＡは、必須のファンクショ
ンエリメントである。これら２乗回路及びＯＴＡは、Ｃ
ＭＯＳプロセスにおいては、ＭＯＳトランジスタの２乗
特性を用いて実現されるが、実際には、入力電圧が正の
場合にだけ有効な√特性を用いて実現する方法が最も簡
単明瞭である（Dupuie and Ismail, "High Frequency C
MOS Transconductors", in Toumazou, Lidgey and Haig
h(Eds), Analog IC design, London; Peter Peregrinus
Ltd）。しかしながら、ＭＯＳトランジスタの２乗特性
には、スレッショルド電圧が含まれており、このスレッ
ショルド電圧は電気的にプログラミングできない値であ
るために、回路構成が難しくＬＳＩ回路には適さないと
いう問題点がある。In the analog signal processing technology, the squaring circuit and the OTA are essential function elements. These squaring circuit and OTA are C
In the MOS process, it is realized by using the square characteristic of the MOS transistor, but in practice, the method using the √ characteristic that is effective only when the input voltage is positive is the simplest and clearest (Dupuie and Ismail, "High Frequency C
MOS Transconductors ", in Toumazou, Lidgey and Haig
h (Eds), Analog IC design, London; Peter Peregrinus
Ltd). However, the square-law characteristic of the MOS transistor includes a threshold voltage, and this threshold voltage is a value that cannot be electrically programmed. Therefore, there is a problem that the circuit configuration is difficult and it is not suitable for an LSI circuit.
【０００６】本発明は、ＬＳＩ回路に適用することが容
易な差動回路を提供することを目的とする。An object of the present invention is to provide a differential circuit which can be easily applied to an LSI circuit.
【０００７】[0007]
【課題を解決するための手段】本発明によれば、一対の
トランジスタを有する差動対と、前記一対のトランジス
タうちの一方のトランジスタに流れるドレイン電流に等
しい電流と定電流との和電流で前記差動対を駆動する駆
動回路とを有することを特徴とする差動回路が得られ
る。According to the present invention, a differential pair having a pair of transistors, and a sum current of a current equal to a drain current flowing in one of the pair of transistors and a constant current, A differential circuit having a driving circuit for driving a differential pair is obtained.
【０００８】また、本発明によれば、２つのトランジス
タで構成される差動対を駆動する方法において、前記２
つのトランジスタの一方のドレイン電流に等しい電流と
定電流との和電流で駆動するようにしたことを特徴とす
る差動対の駆動方法が得られる。Further, according to the present invention, in the method of driving a differential pair composed of two transistors, the above-mentioned 2
A driving method for a differential pair is obtained, which is characterized in that the driving is performed by a sum current of a current equal to the drain current of one of the two transistors and a constant current.
【０００９】[0009]
【実施例】以下、図面を参照して本発明の実施例を説明
する。始めに、図１を参照して本発明の原理を説明す
る。図１に示すような２つのＭＯＳトランジスタで構成
されたＭＯＳ差動対が、テール電流Ｉssで駆動される場
合を考える。このとき、素子間の整合性は良く、基板効
果は無視でき、また、ＭＯＳトランジスタのドレイン電
流とゲート・ソース間電圧との関係は２乗則に従うもの
とする。すると、このＭＯＳ差動対の差動出力電流ΔＩ
D は、入力電圧をＶi として数式１で表わされる。Embodiments of the present invention will be described below with reference to the drawings. First, the principle of the present invention will be described with reference to FIG. Consider a case where a MOS differential pair composed of two MOS transistors as shown in FIG. 1 is driven by the tail current I ss . At this time, the matching between the elements is good, the substrate effect can be ignored, and the relation between the drain current of the MOS transistor and the gate-source voltage follows the square law. Then, the differential output current ΔI of this MOS differential pair
D is expressed by Equation 1 with the input voltage being V i .
【００１０】[0010]
【数１】 [Equation 1]
【００１１】ここで、βは、トランスコンダクタンスパ
ラメータであって、β＝μ（Ｃｏｘ／２）（Ｗ／Ｌ）、
（μ：キャリアの実効モビリティ、Ｃｏｘ：単位面積当
たりのゲート酸化膜容量、Ｗ：ゲート幅、Ｌ：ゲート
長）である。Where β is a transconductance parameter and β = μ (Cox / 2) (W / L),
(Μ: effective carrier mobility, Cox: gate oxide film capacity per unit area, W: gate width, L: gate length).
【００１２】ところで、図１に示すＭＯＳ差動対では、
一方のＭＯＳトランジスタのドレイン電流ＩD1が定電流
Ｉ0 （ＩD1＝Ｉ0 ）となるように構成されている。つま
り、このＭＯＳ差動対では、入力電圧Ｖi の変化に応じ
て、一方のＭＯＳトランジスタのドレイン電流ＩD1は変
化せず、他方のＭＯＳトランジスタのドレイン電流ＩD2
のみが変化するように構成されている。従って、図１の
ＭＯＳ差動対に対しては、次の数式２及び数式３が成立
する。By the way, in the MOS differential pair shown in FIG.
The drain current I D1 of one MOS transistor is configured to be a constant current I 0 (I D1 = I 0 ). That is, in this MOS differential pair, the drain current I D1 of one MOS transistor does not change according to the change of the input voltage V i , and the drain current I D2 of the other MOS transistor.
It is configured to change only. Therefore, for the MOS differential pair of FIG. 1, the following equations 2 and 3 are established.
【００１３】[0013]
【数２】 [Equation 2]
【００１４】[0014]
【数３】 (Equation 3)
【００１５】これらの数式２及び数式３を数式１に代入
すると、ドレイン電流ＩD2は、数式４に示すように表わ
される。Substituting these equations 2 and 3 into the equation 1, the drain current I D2 is expressed as shown in the equation 4.
【００１６】[0016]
【数４】 [Equation 4]
【００１７】この数式４は、丁度、ＭＯＳトランジスタ
の（飽和領域における）ゲート電圧とドレイン電流との
関係式において、ゲート・ソース間電圧及びスレッショ
ルド電圧を、それぞれ差動入力電圧Ｖi 及び√（Ｉ0 ／
β）に置き換えたものに等しい。即ち、ドレイン電流Ｉ
D2は、図２に示すように２乗特性を示す。しかも、この
関係式は、電気的にプログラム可能なパラメータのみで
ドレイン電流ＩD2が表わされることを示している。This equation 4 is just the relational expression between the gate voltage (in the saturation region) and the drain current of the MOS transistor, and the gate-source voltage and the threshold voltage are the differential input voltages V i and √ (I 0 /
Be equal to the one replaced by β). That is, the drain current I
D2 shows a squared characteristic as shown in FIG. Moreover, this relational expression shows that the drain current I D2 is expressed only by the electrically programmable parameter.
【００１８】実際に、図１の差動対を用いた差動回路を
実現するには、Chen及びLim が示しているように、ダイ
ナミックバイアス電流技術を適用すれば良い。具体的に
は、２つのカレント・ミラー回路で電流ブートストラッ
ピング・ループを形成すれば良い。Actually, to realize the differential circuit using the differential pair of FIG. 1, a dynamic bias current technique may be applied as shown by Chen and Lim. Specifically, the current boot strapping loop may be formed by two current mirror circuits.
【００１９】また、上記したダイナミックバイアス電流
技術を適用した差動回路を用いてＯＴＡを実現するに
は、Dupuie及びIsmailが教える通りに、２つの差動回路
の入力を互いに逆に共通接続し、２つのドレイン電流の
差電流をとれば良い。このようにして得られるＯＴＡの
入出力特性を図３に示す。図３より明らかなように、２
つのドレイン電流の差（グラフ中の２次曲線の和）ΔＩ
は、正規化入力電圧の±１の範囲に渡って直線となる。
このＯＴＡの入力電圧範囲は、今までに報告されている
どれよりも広い。Further, in order to realize OTA by using the differential circuit to which the dynamic bias current technique described above is applied, the inputs of the two differential circuits are reversely connected in common to each other, as Dupuie and Ismail teach. It suffices to take the difference current between the two drain currents. The input / output characteristics of the OTA thus obtained are shown in FIG. As is clear from FIG.
Drain current difference (sum of quadratic curves in the graph) ΔI
Becomes a straight line over the range of ± 1 of the normalized input voltage.
The input voltage range of this OTA is wider than any previously reported.
【００２０】さらに、上記したダイナミックバイアス電
流技術を適用した差動回路を用いて２乗回路構成するに
は、DupuieとIsmailが教える通りに、２つの差動回路の
入力を互いに逆に共通接続し、２つのドレイン電流の和
電流を取れば良い。このようにして得られる２乗回路の
入出力特性を図４に示す。図４より明らかなように、２
つのドレイン電流の和Ｉは、正規化入力電圧の±１の範
囲に渡って直線となる。このＯＴＡの入力電圧範囲は、
今までに報告されているどれよりも広い。Further, in order to construct a square circuit using the differential circuit to which the above-mentioned dynamic bias current technique is applied, as the Dupuie and Ismail teach, the inputs of the two differential circuits are connected in reverse to each other in common. It suffices to take the sum of the two drain currents. The input / output characteristics of the squaring circuit thus obtained are shown in FIG. As is clear from FIG.
The sum I of the two drain currents becomes a straight line over the range of ± 1 of the normalized input voltage. The input voltage range of this OTA is
Wider than any of the ones reported so far.
【００２１】[0021]
【発明の効果】本発明によれば、差動対を、一方のトラ
ンジスタを流れるドレイン電流に等しい電流と定電流と
の和電流で駆動するようにしたことにより、差動対の２
乗特性を電気的にプログラムできるパラメータで表わす
ことができる。これによって、任意の特性を有するＭＯ
Ｓトランジスタを用いた差動回路の設計が容易に行え
る。According to the present invention, the differential pair is driven by the sum current of the current equal to the drain current flowing through one of the transistors and the constant current.
The riding characteristic can be represented by an electrically programmable parameter. As a result, an MO having arbitrary characteristics
A differential circuit using S transistors can be easily designed.
【００２２】また、本発明によれば、簡単な回路で広い
入力範囲にわたりトランスコンダクタンスの直線性を確
保できる差動増幅回路（ＯＴＡ）と、広い入力電圧範囲
にわたり理想的な２乗特性を持つ２乗回路が実現でき
る。Further, according to the present invention, a differential amplifier circuit (OTA) capable of ensuring the linearity of transconductance over a wide input range with a simple circuit and an ideal square characteristic over a wide input voltage range 2 A squaring circuit can be realized.
【図１】本発明を説明するための回路図である。FIG. 1 is a circuit diagram for explaining the present invention.
【図２】図１に示す差動対の入出力特性を表わすグラフ
である。FIG. 2 is a graph showing the input / output characteristics of the differential pair shown in FIG.
【図３】図１に示す差動対を用いたＯＴＡの入出力特性
を表わすグラフである。FIG. 3 is a graph showing input / output characteristics of OTA using the differential pair shown in FIG.
【図４】図１に示す差動対を用いた２乗回路の入出力特
性を表わすグラフである。FIG. 4 is a graph showing the input / output characteristics of the squaring circuit using the differential pair shown in FIG.
Claims (6)
前記一対のトランジスタうちの一方のトランジスタに流
れるドレイン電流に等しい電流と定電流との和電流で前
記差動対を駆動する駆動回路とを有することを特徴とす
る差動回路。1. A differential pair having a pair of transistors,
A differential circuit comprising: a drive circuit for driving the differential pair with a sum current of a current equal to a drain current flowing in one of the pair of transistors and a constant current.
入力が互いに逆に共通接続された一対の差動対と、該一
対の差動対を、それぞれ、前記一対のトランジスタの一
方のトランジスタに流れるドレイン電流に等しい電流と
定電流との和電流で駆動する駆動回路と、前記一方のト
ランジスタにそれぞれ流れるドレイン電流同士を加算す
る加算回路とを有することを特徴とする差動回路。2. Each has a pair of transistors,
A pair of differential pairs whose inputs are connected in reverse to each other and a pair of the differential pairs are respectively driven by a sum current of a current equal to a drain current flowing in one of the pair of transistors and a constant current. And a drive circuit for adding the drain currents respectively flowing in the one transistors to each other.
入力が互いに逆に共通接続された一対の差動対と、該一
対の差動対を、それぞれ、前記一対のトランジスタの一
方のトランジスタに流れるドレイン電流に等しい電流と
定電流との和電流で駆動する駆動回路と、前記一方のト
ランジスタにそれぞれ流れるドレイン電流同士の差電流
を出力する減算回路とを有することを特徴とする差動回
路。3. Each has a pair of transistors,
A pair of differential pairs whose inputs are connected in reverse to each other and a pair of the differential pairs are respectively driven by a sum current of a current equal to a drain current flowing in one of the pair of transistors and a constant current. And a subtraction circuit that outputs a difference current between drain currents flowing in the one transistor.
を駆動する方法において、前記２つのトランジスタの一
方のドレイン電流に等しい電流と定電流との和電流で駆
動するようにしたことを特徴とする差動対の駆動方法。4. A method of driving a differential pair composed of two transistors, characterized in that it is driven by a sum current of a current equal to a drain current of one of the two transistors and a constant current. Driving method of differential pair.
続し、前記１対の差動対をそれぞれ構成する２つのトラ
ンジスタの一方のドレイン電流の差を出力とする差動増
幅回路の駆動方法において、前記１対の差動対をそれぞ
れ構成する２つのトランジスタの一方に流れるドレイン
電流に等しい電流と定電流との和電流で前記一対の差動
対をそれぞれ駆動するようにしたことを特徴とする差動
増幅回路の駆動方法。5. A differential amplifier circuit in which inputs of a pair of differential pairs are connected in reverse to each other in common, and a difference in drain current of one of two transistors forming each of the pair of differential pairs is output. In the driving method described above, each of the pair of differential pairs is driven by a sum current of a current equal to a drain current flowing in one of two transistors forming each of the pair of differential pairs and a constant current. And a method for driving a differential amplifier circuit.
続し、前記１対の差動対をそれぞれ構成する２つのトラ
ンジスタの一方のドレイン電流の和を出力とする差動増
幅回路の駆動方法において、前記１対の差動対をそれぞ
れ構成する２つのトランジスタの一方に流れるドレイン
電流に等しい電流と定電流との和電流で前記一対の差動
対をそれぞれ駆動するようにしたことを特徴とする２乗
回路の駆動方法。6. A differential amplifier circuit in which inputs of a pair of differential pairs are connected in reverse to each other in common, and the sum of drain currents of one of two transistors forming each of the pair of differential pairs is output. In the driving method described above, each of the pair of differential pairs is driven by a sum current of a current equal to a drain current flowing in one of two transistors forming each of the pair of differential pairs and a constant current. A method for driving a squaring circuit, comprising:
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311990A JP2541491B2 (en) | 1993-12-13 | 1993-12-13 | Differential circuit |
| GB9425108A GB2284719B (en) | 1993-12-13 | 1994-12-13 | Differential circuit capable of accomplishing a desirable characteritic |
| US08/357,252 US5754076A (en) | 1993-12-13 | 1994-12-13 | Differential circuit having a variable current circuit for producing an exponential or a square transfer characteristic |
| US08/669,854 US5831327A (en) | 1919-12-13 | 1996-06-26 | Differential circuit with a dynamic bias current for producing an exponential or a square-law transfer characteristic |
| US08/669,855 US5872483A (en) | 1993-12-13 | 1996-06-26 | Hyperbolic sine and cosine functional circuits, squaring circuit, and OTA consisting of two differential circuits with a dynamic bias current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311990A JP2541491B2 (en) | 1993-12-13 | 1993-12-13 | Differential circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170135A JPH07170135A (en) | 1995-07-04 |
| JP2541491B2 true JP2541491B2 (en) | 1996-10-09 |
Family
ID=18023879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5311990A Expired - Fee Related JP2541491B2 (en) | 1919-12-13 | 1993-12-13 | Differential circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541491B2 (en) |
-
1993
- 1993-12-13 JP JP5311990A patent/JP2541491B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170135A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556293B2 (en) | MOS OTA | |
| EP0608886B1 (en) | Differential amplifier circuit having a driver with square-law characteristic | |
| JP2638492B2 (en) | MOS OTA | |
| JP2556173B2 (en) | Multiplier | |
| KR0137046B1 (en) | Tunable operational transconductance amplifier and two-quardant multiplier employing mos transistors | |
| Tsividis | Design considerations in single-channel MOS analog integrated circuits-A tutorial | |
| Wallinga et al. | Design and analysis of CMOS analog signal processing circuits by means of a graphical MOST model | |
| US4978873A (en) | CMOS analog four-quadrant multiplier | |
| JP2555990B2 (en) | Multiplier | |
| US4710726A (en) | Semiconductive MOS resistance network | |
| Sarpeshkar et al. | An analog VLSI cochlea with new transconductance amplifiers and nonlinear gain control | |
| Gatti et al. | A novel CMOS linear transconductance cell for continuous-time filters | |
| Grech et al. | A low voltage wide-input-range bulk-input CMOS OTA | |
| JP2541491B2 (en) | Differential circuit | |
| JPS6119134B2 (en) | ||
| López-Martín et al. | Highly linear programmable balanced current scaling technique in moderate inversion | |
| JPH026453B2 (en) | ||
| US4749957A (en) | Semiconductor transconductor circuits | |
| JPH08330861A (en) | Low-voltage operational transconductance amplifier | |
| Ozalevli et al. | Design of a CMOS floating-gate resistor for highly linear amplifier and multiplier applications | |
| JPH02166814A (en) | Linear gain amplifier | |
| US4853609A (en) | Distortion-free, opposite-phase current source | |
| JP2526808B2 (en) | Tunable MOS OTA | |
| JP2914005B2 (en) | Differential amplifier circuit | |
| JP2526805B2 (en) | Multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |