JP2533220B2 - Semiconductor device soldering method and device - Google Patents

Semiconductor device soldering method and device

Info

Publication number
JP2533220B2
JP2533220B2 JP2106054A JP10605490A JP2533220B2 JP 2533220 B2 JP2533220 B2 JP 2533220B2 JP 2106054 A JP2106054 A JP 2106054A JP 10605490 A JP10605490 A JP 10605490A JP 2533220 B2 JP2533220 B2 JP 2533220B2
Authority
JP
Japan
Prior art keywords
soldering
container
solder
vps
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2106054A
Other languages
Japanese (ja)
Other versions
JPH043950A (en
Inventor
一明 柄澤
輝 中西
正行 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2106054A priority Critical patent/JP2533220B2/en
Publication of JPH043950A publication Critical patent/JPH043950A/en
Application granted granted Critical
Publication of JP2533220B2 publication Critical patent/JP2533220B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Description

【発明の詳細な説明】 〔概要〕 半導体装置等のはんだ付けに関し、信頼性の高いはん
だ付け方法および装置を提供することを目的とし、 蒸発して加熱媒体となる作動液を入れた気相はんだ付
け装置の中ではんだ接合を行う際に,該気相はんだ付け
装置内を予め不活性ガス雰囲気にしてから該作動液を蒸
発させて気相はんだ付け処理を行うことを特徴としては
んだ付け方法を構成し、また、気相はんだ付け容器と、
作動液を加熱するヒータ部と、蒸発した作動液を冷却す
る冷却手段と、更に容器に連通して不活性ガスを供給す
る給気口と、容器内を排気する排気口を有することを特
徴としてはんだ付け装置を構成する。
DETAILED DESCRIPTION OF THE INVENTION [Outline] With respect to soldering of semiconductor devices and the like, it is an object of the present invention to provide a highly reliable soldering method and device. When performing solder joining in a soldering device, a vaporizing method is characterized in that the inside of the vapor soldering device is preliminarily set to an inert gas atmosphere and then the working liquid is evaporated to perform vapor soldering processing. And also a vapor phase soldering container,
It is characterized by having a heater part for heating the working fluid, a cooling means for cooling the evaporated working fluid, an air supply port communicating with the container for supplying an inert gas, and an exhaust port for exhausting the inside of the container. Configure soldering equipment.

〔産業上の利用分野〕[Industrial applications]

本発明は半導体装置等のはんだ付け方法および装置に
関する。
The present invention relates to a soldering method and device for semiconductor devices and the like.

大量の情報を高速に処理する必要から、情報処理装置
は大容量化が進められており、この情報処理装置の主体
を占める半導体装置は小形大容量化が進められてLSIやV
LSIなどの集積回路が実用化されている。ここで、従来
の集積回路は数mm角からなる半導体チップ(以下略して
チップ)の上にトランジスタを主体とする単位素子がマ
トリックス状に形成されており、チップの周辺に設けて
あるボンディングパッドに回路接続されている。
Since it is necessary to process a large amount of information at high speed, information processing devices are being made larger in capacity, and semiconductor devices, which are the main components of this information processing device, are being made smaller and larger in capacity, and LSI and V
Integrated circuits such as LSI have been put to practical use. Here, in the conventional integrated circuit, unit elements mainly consisting of transistors are formed in a matrix on a semiconductor chip (hereinafter abbreviated as a chip) consisting of a few millimeters square, and the bonding pads are provided around the chip. The circuit is connected.

そして、チップを接着剤または共晶合金などを用いて
セラミック回路基板に装着した後、回路基板上に予めパ
ターン形成されているパッドにワイヤボンディングする
などの方法で回路接続が行われていた。
Then, after the chip is mounted on the ceramic circuit board by using an adhesive or a eutectic alloy, circuit connection is performed by a method such as wire bonding to a pad which is pre-patterned on the circuit board.

しかしLSIのような大容量素子については、パッドの
小型化、パッド間隔の高密度化に伴いかかるワイヤボン
ディング方法は困難であり、これに代わってチップ面上
に、はんだバンプをマトリックス状に配列させ、これを
多層セラミック回路基板の最上層に設けてある導体線路
の多数のパッドに位置合わせして直接に溶着するフリッ
プチップ方式が採られるようになった。
However, for large-capacity elements such as LSI, the wire bonding method is difficult due to the downsizing of pads and the high density of pad intervals. Instead, the solder bumps are arranged in a matrix on the chip surface. The flip-chip method has been adopted in which this is aligned with a large number of pads of a conductor line provided on the uppermost layer of a multilayer ceramic circuit board and directly welded.

〔従来の技術〕[Conventional technology]

一般にLSIやVLSIが形成されているチップの大きさは
殆どのものが10mm角以下であり、この上に多数のはんだ
バンプがマトリックス状に形成されている。
Generally, most of the chips on which LSIs and VLSIs are formed are 10 mm square or less, and a large number of solder bumps are formed in a matrix on the chips.

しかし、このバンプの大きさは直径200μm、高さが1
00μm程度と極めて小さい。
However, the size of this bump is 200 μm in diameter and 1 in height.
Extremely small, around 00 μm.

ここで、はんだバンプはインジウム(In)、錫37%鉛
合金(Sn−37%Pb)、Pb−5%Snなどを用い、真空蒸着
法、はんだホール法、メッキ法などを用いて形成されて
いる。
Here, the solder bumps are formed by using indium (In), tin 37% lead alloy (Sn-37% Pb), Pb-5% Sn, etc. using a vacuum deposition method, a solder hole method, a plating method, or the like. There is.

一方、半導体チップの装着が行われる回路基板は、ガ
ラスセラミックスなどを誘電体とし、銅(Cu)を導電体
とする多層セラミックス回路基板が多く使用されてい
る。
On the other hand, as a circuit board on which a semiconductor chip is mounted, a multi-layer ceramic circuit board in which glass ceramic or the like is used as a dielectric and copper (Cu) is used as a conductor is often used.

すなわち、ガラスセラミックスよりなる複数のグリー
ンシートの厚さ方向の回路接続位置にビアホール(Via
−hole)を形成した後、スクリーンプリント法を用いて
導体線路などの導体パターンの印刷とビアホールの穴埋
めを行った後、積層して一体化した後、焼成して回路基
板が作られている。そして、このようにして形成した回
路基板上のチップ装着位置にはCuよりなる微細パッドが
作られているが、この上に真空蒸着法などにより白金
(Pt)/金(Au)などの薄膜がパターン形成され、さら
に、この上に先の半導体チップと同様に、はんだを付着
したはんだバンプが作られる場合がある。
That is, via holes (Via) are formed at the circuit connection positions in the thickness direction of a plurality of green sheets made of glass ceramics.
After forming a (-hole), a conductor pattern such as a conductor line is printed and a via hole is filled by using a screen printing method, laminated and integrated, and then baked to form a circuit board. A fine pad made of Cu is formed at the chip mounting position on the circuit board thus formed, and a thin film of platinum (Pt) / gold (Au) or the like is formed on this by a vacuum deposition method or the like. In some cases, the bumps are patterned, and solder bumps to which solder is attached are formed on the semiconductor bumps, similarly to the above semiconductor chip.

ここで、Cuパッドの上にPt/Au/はんだと層構造をとる
理由は、はんだはCuと固溶体を形成し易く、間にPt/Au
を介在させることにより所謂はんだ喰われが生ずるのを
防ぐためである。
Here, the reason for forming a layer structure with Pt / Au / solder on the Cu pad is that the solder easily forms a solid solution with Cu, and Pt / Au / solder
This is to prevent so-called solder erosion from occurring due to intervening.

さて、半導体チップを回路基板上に設けてあるバンプ
に確実に装着するには通常のはんだ付けであるとフラッ
クスを用いる必要があり、従来は、はんだバンプにフラ
ックスを塗布した半導体チップを回路基板上のはんだバ
ンプに正確に位置合わせした状態で、はんだの融点以上
にまで加熱することにより行っていた。
In order to securely mount the semiconductor chip on the bumps provided on the circuit board, it is necessary to use flux in the normal soldering, and conventionally, the semiconductor chip in which flux is applied to the solder bumps is used on the circuit board. It was performed by heating the solder bumps above the melting point of the solder while being accurately aligned with the solder bumps.

しかし、フラックスの中には塩素化合物、臭素化合物
などの活性剤が含まれているために、はんだ付け後にフ
ラックスが残留していると、この中に含まれている活性
な成分により、はんだの接合部が腐食する問題がある。
However, since the flux contains activators such as chlorine compounds and bromine compounds, if the flux remains after soldering, the active components contained in the flux will cause solder joining. There is a problem that parts are corroded.

そのため、この種の半導体チップの実装にはフラック
スを用いない特殊なはんだ付け方法として気相はんだ付
け装置(Vapor Phase Soldering Equipment略称VPS装
置)を用いはんだ付けが推奨されている。
Therefore, soldering using a vapor phase soldering equipment (VPS equipment) is recommended as a special soldering method that does not use flux for mounting this type of semiconductor chip.

第1図は本発明に係わるVPS装置の実施例の構成を示
す断面図であるが、密封容器1の部分を除いて従来と変
わるところはない。
FIG. 1 is a sectional view showing the construction of an embodiment of the VPS device according to the present invention, but there is no difference from the conventional one except for the sealed container 1.

すなわちVPS装置ははんだ付けを行うVPS容器2と、こ
れを加熱するヒータ部3とから構成されている。
That is, the VPS device is composed of a VPS container 2 for soldering and a heater section 3 for heating the VPS container 2.

VPS容器2は上部には着脱が可能な第1の蓋4があ
り、この下にはホルダ5を吊り下げるワイヤ6が備えら
れており、このホルダ5に回路基板18のバンプに位置合
わせしたチップ7が置かれている。
The VPS container 2 has a detachable first lid 4 on the upper part thereof, and a wire 6 for suspending a holder 5 is provided below the first lid 4, and a chip aligned with a bump of a circuit board 18 is attached to the holder 5. 7 is placed.

また、VPS容器2の上部には容器側面を包む冷却機構
があって、水9が循環するようになっている。また、VP
S容器2の底には、作動液として、はんだ付け温度に沸
点を調節した弗化炭素(フロロカーボン)10が収容され
ている。
Further, a cooling mechanism for wrapping the side surface of the VPS container 2 is provided on the upper part of the VPS container 2 so that the water 9 circulates. Also, VP
At the bottom of the S container 2, a fluorocarbon 10 having a boiling point adjusted to a soldering temperature is contained as a working liquid.

そして、はんだ付け方法としては、ヒータ部3に通電
して弗化炭素10を加熱し、また冷却機構8に水を循環し
ておくと、弗化炭素10は所定の沸点に達して沸騰が始ま
り気化する一方、弗化炭素の蒸気は容器上部の冷却機構
8に達し、この場で凝縮熱を発して液化して後、容器に
沿って下に垂れて液留めに戻る。
As a soldering method, when the heater portion 3 is energized to heat the carbon fluoride 10 and water is circulated in the cooling mechanism 8, the carbon fluoride 10 reaches a predetermined boiling point and starts boiling. While being vaporized, the vapor of carbon fluoride reaches the cooling mechanism 8 at the upper part of the container, radiates heat of condensation at this place to be liquefied, and then hangs down along the container and returns to the liquid retainer.

この状態でホルダ5に半導体チップ7を載置した回路
基板18を置き、これを吊るした第1の蓋4を垂らすと弗
化炭素蒸気の凝縮熱により半導体チップ7と回路基板18
は加熱されてはんだ付けが行われる。
In this state, the circuit board 18 on which the semiconductor chip 7 is placed is placed on the holder 5, and the first lid 4 that hangs this is hung down. Due to the condensation heat of the carbon fluoride vapor, the semiconductor chip 7 and the circuit board 18 are
Are heated and soldered.

この間容器内は弗化炭素の蒸気に置換されているの
で、被接合部のはんだバンプは空気から遮断された状態
となっている。
During this time, since the inside of the container is replaced with the vapor of carbon fluoride, the solder bumps on the bonded portion are in a state of being shielded from the air.

そして、第1の蓋4を引き上げて回路基板18を取り出
すことによりはんだ付け作業は終了する。
Then, the soldering work is completed by pulling up the first lid 4 and taking out the circuit board 18.

しかしながら、このようなVPS装置を用いてはんだ付
け作業を行っても必ずしも良好なはんだ付けが行われる
とは限らなかった。
However, even if soldering work is performed using such a VPS device, good soldering is not always performed.

第2図と第3図は実体顕微鏡で観察したはんだ付け状
態を示すもので、第2図は良好な状態、また第3図は不
良な状態を示している。
2 and 3 show the soldering condition observed by a stereoscopic microscope. FIG. 2 shows a good condition and FIG. 3 shows a bad condition.

すなわち、両図(A)に示すように半導体チップ7の
側の第1のはんだバンプ11と回路基板18の第2のはんだ
バンプ12とを接合した状態でVPS装置に挿入して加熱す
ると、熱融着が生じて良好なものは第2図(B)に示す
ように太鼓型の断面をもつはんだ球13のような接合状態
となるが、一部のものは第3図(B)に示すように一体
化せず、第1のはんだバンプ11と第2のはんだバンプ12
との間に筋14を伴った接合状態となる場合があり、一体
化していないために高い接触抵抗を伴い、また完全に接
触していないことから、信頼性の面からも解決が必要で
あった。
That is, when the first solder bumps 11 on the semiconductor chip 7 side and the second solder bumps 12 on the circuit board 18 are joined and heated in the VPS device as shown in FIGS. A good one due to fusion is a soldered ball 13 having a drum-shaped cross section as shown in FIG. 2 (B), but some of them are shown in FIG. 3 (B). The first solder bump 11 and the second solder bump 12
There is a case where there is a joint with the streak 14 between the and, there is a high contact resistance because it is not integrated, and since it is not completely contact, it is necessary to solve from the viewpoint of reliability. It was

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

フリップチップタイプの端子構造をとる半導体チップ
をVPS装置を用いて回路基板にはんだ付けを行う場合、
両者のはんだバンプは必ずしも球状とならず、接合部に
筋を伴って溶着する場合がある。
When soldering a semiconductor chip with a flip chip type terminal structure to a circuit board using a VPS device,
Both solder bumps are not necessarily spherical and may be welded with streaks at the joint.

そこで、本発明は上記のような接着不良生じない気相
はんだ付け方法の提案と改良されたはんだ付け装置の提
案を目的とするものである。
Then, this invention aims at the proposal of the vapor phase soldering method which does not produce the above-mentioned adhesion failure, and the proposal of the improved soldering apparatus.

〔課題を解決するための手段〕[Means for solving the problem]

上記の目的は、蒸発して加熱媒体となる作動液を入れ
た気相はんだ付け装置の中ではんだ接合を行う際に,該
気相はんだ付け装置内を予め不活性ガス雰囲気にしてか
ら該作動液を蒸発させて気相はんだ付け処理を行うこと
を特徴とするはんだ付け方法によって解決することがで
きる。また本発明によれば、かかるはんだ付け方法を実
行するために気相はんだ付け容器と、該容器内に収容し
た作動液を加熱するヒータ部と、蒸発した作動液を冷却
する冷却手段とを具え、更に前記容器に連通して不活性
ガスを供給する給気口と、容器内を排気する排気口を有
することを特徴とする改良されたはんだ付け装置が提供
される。
The purpose of the above is to make the inside of the vapor-phase soldering device into an inert gas atmosphere in advance when the soldering is performed in the vapor-phase soldering device containing a working liquid which becomes a heating medium by evaporation. This can be solved by a soldering method characterized by vaporizing a liquid and performing a vapor phase soldering process. Further, according to the present invention, there is provided a vapor phase soldering container for carrying out such a soldering method, a heater section for heating the working liquid contained in the container, and a cooling means for cooling the evaporated working liquid. Further, there is provided an improved soldering device characterized by having an air supply port communicating with the container for supplying an inert gas and an exhaust port for exhausting the inside of the container.

〔作用〕[Action]

本発明は従来のVPS装置を用いてはんだ付けを行う場
合に、はんだ接合部の断面形状が第3図(B)に示すよ
うな筋付きの縊れ状を示す原因を調べた結果なされたも
のである。
The present invention has been made as a result of investigating the cause of the cross-sectional shape of the solder joint showing a streaky twisted shape as shown in FIG. 3 (B) when the conventional VPS device is used for soldering. Is.

すなわち、この筋14ははんだが酸化して生じた酸化物
によるものであり、第1のはんだバンプ11が設けられて
いるチップを回路基板上に設けてある第2のはんだバン
プ12に位置合わせし、気相はんだ付け装置に入れてVPS
を行っている段階で生じることが判った。
That is, the streaks 14 are formed by the oxide generated by the oxidation of the solder, and the chip having the first solder bumps 11 is aligned with the second solder bumps 12 provided on the circuit board. Put in vapor phase soldering equipment, VPS
It was found that it occurs during the process of performing.

すなわち、第1図において、ヒータ部3に通電してVP
S容器2の底にある弗化炭素10を加熱すると容器内は弗
化炭素の蒸気により充満され、中の空気は追い出されて
無くなる筈であるが、実際には一部の空気は残留してお
り、これによりはんだバルプの表面の酸化が行われて、
第3図(B)に示すように不完全な接合が生することが
判った。
That is, in FIG.
When the carbon fluoride 10 at the bottom of the S container 2 is heated, the inside of the container should be filled with carbon fluoride vapor, and the air inside should be expelled and disappear, but in reality some air remains. And this oxidizes the surface of the solder burp,
It was found that incomplete joining occurred as shown in FIG. 3 (B).

そこで、本発明はVPS装置全体を第1図に示すよう
に、第2の蓋15のある密封容器1に入れ、不活性ガスを
給気口16から供給し、排気口17から排気しながらはんだ
付け作業を行うことによりVPS容器内の酸素(O2)を遮
断するもので、このような方法をとることによりはんだ
付け不良を無くすることができる。
Therefore, according to the present invention, as shown in FIG. 1, the entire VPS device is put in a sealed container 1 having a second lid 15 and an inert gas is supplied from an air supply port 16 and exhausted from an exhaust port 17 while soldering. Oxygen (O 2 ) in the VPS container is shut off by performing the soldering work. By adopting such a method, soldering failure can be eliminated.

〔実施例〕〔Example〕

第1図に示す構造のVPS装置において、VPS容器2はパ
イレックスガラスで構成し、弗化炭素(作動液)10とし
ては、沸点が230〜260℃の弗化炭素を使用した。
In the VPS apparatus having the structure shown in FIG. 1, the VPS container 2 is made of Pyrex glass, and carbon fluoride having a boiling point of 230 to 260 ° C. is used as the carbon fluoride (working liquid) 10.

この弗化炭素は沸点の異なる複数種の混合物である。 This carbon fluoride is a mixture of plural kinds having different boiling points.

また、第1の蓋4より垂れるワイヤ6とホルダ5はス
テンレス鋼で構成し、ワイヤ6の径は1mmである。
The wire 6 hanging from the first lid 4 and the holder 5 are made of stainless steel, and the diameter of the wire 6 is 1 mm.

また、密封容器1に供給する不活性ガスとしては窒素
(N2)を用い、給気口16から5/分の速度で供給し
た。
Nitrogen (N 2 ) was used as the inert gas to be supplied to the sealed container 1, and the gas was supplied from the air supply port 16 at a rate of 5 / min.

このようにしてVPS容器2の全体をN2雰囲気にした以
外は従来と全く同様にしてはんだ付けした結果、はんだ
付け工程における収率は従来80%程度であったのに対
し、総てのはんだバンプは一体化してはんだ球を形成し
ており、100%に向上することができた。
In this way, soldering was performed in the same manner as in the conventional method except that the entire VPS container 2 was placed in an N 2 atmosphere. As a result, the yield in the soldering process was about 80% in the conventional method. The bumps were integrated to form solder balls, and could be improved to 100%.

第4図は本発明の効果を示すグラフである。 FIG. 4 is a graph showing the effect of the present invention.

第4図において、(A)はVPS装置を大気中において
従来の手法ではんだ付けを行った場合の接合温度と接合
率の関係を、(B)はVPS装置を窒素雰囲気中に置いて
はんだ付けを行った場合における接合温度とはんだバン
プ接合率の関係を示し、図において斜線部分が接合良好
の領域を表す。
In FIG. 4, (A) shows the relationship between the joining temperature and the joining rate when the VPS device is soldered in the air by the conventional method, and (B) shows the VPS device placed in a nitrogen atmosphere for soldering. The relationship between the bonding temperature and the solder bump bonding rate in the case of performing is shown, and the shaded area in the figure represents the area of good bonding.

なお、はんだはインジウムはんだを使用した。 The solder used was indium solder.

第4図の(A)において、接合温度が高くなりすぎる
と接合率が低下してくる理由は、残留した空気中の酸素
とはんだバンプ表面との酸化が温度が高くなるに従いよ
り促進されるものと考えられるが、いづれにしても100
%の接合率を得るのは困難である。
In FIG. 4 (A), the reason why the bonding rate decreases when the bonding temperature becomes too high is that the oxidation of residual oxygen in the air and the surface of the solder bump is promoted as the temperature becomes higher. It is thought that it is 100 in any case
It is difficult to obtain a bonding rate of%.

他方第4図(B)から明らかなように本発明の方法に
よれば200℃以上の温度では略100%の接合率を達成して
いる。
On the other hand, as is apparent from FIG. 4 (B), according to the method of the present invention, a bonding rate of about 100% is achieved at a temperature of 200 ° C. or higher.

なお、本発明は、実施例に限定されることなく、要
は、VPS装置内をまづ、不活性雰囲気にしてその後VPSを
行うものである。また上記不活性ガスの給気口、排気口
は、上記のように密封容器を介して間接的にVPSに連通
させた構成とするほか、VPS容器自体に直接設けるよう
にしてもよい。
It should be noted that the present invention is not limited to the embodiment, and the point is that the inside of the VPS device is placed in an inert atmosphere and then VPS is performed. Further, the supply port and the exhaust port for the above-mentioned inert gas may be indirectly connected to the VPS through the sealed container as described above, or may be directly provided in the VPS container itself.

また、本実施例では半導体チップおよび回路基板の両
方なはんだバンプを設けた場合の接合について述べた
が、いづれか一方にのみはんだバンプを設けた場合の接
合についても本特許は適用できる。
Further, in the present embodiment, the bonding when the solder bumps of both the semiconductor chip and the circuit board are provided is described, but the present patent is applicable to the bonding when the solder bumps are provided on only one of them.

〔発明の効果〕〔The invention's effect〕

不活性雰囲気ではんだ付けを行う本発明の実施によ
り、はんだ付けにおけるはんだの酸化を無くすることが
でき、これにより不良発生を無くして信頼性の高いはん
だ付けを行うことができる。
By carrying out the present invention in which the soldering is performed in an inert atmosphere, it is possible to eliminate the oxidation of the solder during the soldering, and thus it is possible to eliminate the occurrence of defects and perform highly reliable soldering.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係わるVPS装置の構成を示す断面図 第2図は良好なはんだ付け状態を示す断面図 第3図は不良なはんだ付け状態を示す断面図 第4図は従来及び本発明の方法による、温度とはんだバ
ンプ接合率の関係を示すグラフである。 図において 1は密封容器、2はVPS容器、 3はヒータ部、4は第1の蓋、 5はホルダ、6はワイヤ、 7は半導体チップ、8は冷却機構、 10は弗化炭素、15は第2の蓋、 16は給気口、17は排気口、 18は回路基板、 である。
FIG. 1 is a sectional view showing the structure of a VPS device according to the present invention. FIG. 2 is a sectional view showing a good soldering state. FIG. 3 is a sectional view showing a bad soldering state. 3 is a graph showing the relationship between temperature and solder bump bonding rate according to the method of FIG. In the figure, 1 is a sealed container, 2 is a VPS container, 3 is a heater part, 4 is a first lid, 5 is a holder, 6 is a wire, 7 is a semiconductor chip, 8 is a cooling mechanism, 10 is carbon fluoride, and 15 is A second lid, 16 is an air supply port, 17 is an exhaust port, and 18 is a circuit board.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−242097(JP,A) 特開 平2−152246(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-61-242097 (JP, A) JP-A-2-152246 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】蒸発して加熱媒体となる作動液を入れた気
相はんだ付け装置の中ではんだ接合を行う際に,該気相
はんだ付け装置内を予め不活性ガス雰囲気にしてから該
作動液を蒸発させて気相はんだ付け処理を行うことを特
徴とするはんだ付け方法。
1. When performing a solder joint in a vapor phase soldering apparatus containing a working liquid which is vaporized and becomes a heating medium, the vapor phase soldering apparatus is preliminarily made to have an inert gas atmosphere before the operation. A soldering method comprising vaporizing a liquid and performing a vapor phase soldering process.
【請求項2】気相はんだ付け装置を不活性雰囲気中に置
くことにより,該気相はんだ付け装置内を不活性雰囲気
にすることを特徴とする請求項1記載のはんだ付け方
法。
2. The soldering method according to claim 1, wherein the vapor phase soldering apparatus is placed in an inert atmosphere so that the inside of the vapor phase soldering apparatus is made an inert atmosphere.
【請求項3】気相はんだ付け容器と,該容器内に収容し
た作動液を加熱するヒータ部と,蒸発した作動液を冷却
する冷却手段を具え,更に前記容器に連通して不活性ガ
スを供給する給気口と,容器内を排気する排気口を有す
ることを特徴とするはんだ付け装置。
3. A vapor-phase soldering container, a heater section for heating the working liquid contained in the container, and a cooling means for cooling the evaporated working liquid, further comprising an inert gas in communication with the container. A soldering device having an air supply port for supplying and an exhaust port for exhausting the inside of a container.
【請求項4】気相はんだ付け容器を別の密封容器内に設
置して成り,かつ該密封容器に前記不活性ガスを供給す
る給気口と,排気口を設けたことを特徴とする請求項3
記載のはんだ付け装置。
4. A vapor-phase soldering container is installed in another sealed container, and the sealed container is provided with a supply port for supplying the inert gas and an exhaust port. Item 3
The described soldering device.
JP2106054A 1990-04-20 1990-04-20 Semiconductor device soldering method and device Expired - Lifetime JP2533220B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2106054A JP2533220B2 (en) 1990-04-20 1990-04-20 Semiconductor device soldering method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2106054A JP2533220B2 (en) 1990-04-20 1990-04-20 Semiconductor device soldering method and device

Publications (2)

Publication Number Publication Date
JPH043950A JPH043950A (en) 1992-01-08
JP2533220B2 true JP2533220B2 (en) 1996-09-11

Family

ID=14423907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106054A Expired - Lifetime JP2533220B2 (en) 1990-04-20 1990-04-20 Semiconductor device soldering method and device

Country Status (1)

Country Link
JP (1) JP2533220B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11090897B2 (en) 2016-07-14 2021-08-17 Totani Corporation Bag making machine and method for making plastic bag

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61242097A (en) * 1985-04-19 1986-10-28 三菱電機株式会社 Mounting of electronic component
JP2625997B2 (en) * 1988-12-02 1997-07-02 富士通株式会社 Fluxless joining method

Also Published As

Publication number Publication date
JPH043950A (en) 1992-01-08

Similar Documents

Publication Publication Date Title
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US5806753A (en) Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
US5048744A (en) Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
US20060183270A1 (en) Tools and methods for forming conductive bumps on microelectronic elements
TWI330876B (en) Method for forming multi-layer bumps on a substrate
JP2006237561A (en) Circuit device and its manufacturing process
EP1121840B1 (en) Soldering of a semiconductor chip to a substrate
EP0494463B1 (en) Connection method and connection device for electrical connection of small portions
US6506448B1 (en) Method of protective coating BGA solder alloy spheres
CN101859733A (en) Semiconductor packaging structure, support plate for same, and manufacture method thereof
US20060115974A1 (en) Method of making a circuitized substrate
Brofman et al. Flip-Chip Die Attach Technology
JP2533220B2 (en) Semiconductor device soldering method and device
JP3315871B2 (en) Wiring board having solder bumps and method of manufacturing the same
EP0374475B1 (en) Soldering and bonding of semiconductor device contacts
US6742248B2 (en) Method of forming a soldered electrical connection
JP2697116B2 (en) Indium solder joint structure
JP2002076605A (en) Semiconductor module and circuit board for connecting semiconductor device
KR101005505B1 (en) Method of mounting electronic parts on wiring board
JPH09213702A (en) Semiconductor device and method for mounting the same
JPH07297500A (en) Ceramic substrate structure
JP2004114124A (en) Electronic part and its manufacturing method
KR20060061327A (en) Formation method of solder bumps using thin film heater fabricated on ic chip or ic chip wafer and the facility to make the same
JPH11176881A (en) Electronic circuit and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

EXPY Cancellation because of completion of term