JP2532688B2 - Dual screen tv - Google Patents

Dual screen tv

Info

Publication number
JP2532688B2
JP2532688B2 JP29653889A JP29653889A JP2532688B2 JP 2532688 B2 JP2532688 B2 JP 2532688B2 JP 29653889 A JP29653889 A JP 29653889A JP 29653889 A JP29653889 A JP 29653889A JP 2532688 B2 JP2532688 B2 JP 2532688B2
Authority
JP
Japan
Prior art keywords
screen
output
video signal
frame memory
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29653889A
Other languages
Japanese (ja)
Other versions
JPH03157072A (en
Inventor
敏昭 辻
浄 今井
圭哉 三好
厚 石津
光司 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29653889A priority Critical patent/JP2532688B2/en
Publication of JPH03157072A publication Critical patent/JPH03157072A/en
Application granted granted Critical
Publication of JP2532688B2 publication Critical patent/JP2532688B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、順次走査変換を行う倍密テレビ受像機にお
ける二画面テレビ(以下PinPと略す)機能に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual-screen television (hereinafter referred to as PinP) function in a double-density television receiver that performs progressive scan conversion.

従来の技術 近年、二画面テレビは、IDTVのように画質改善の一方
法として、走査線補間を行い、順次走査変換するテレビ
受像機で、付加価値を高めるひとつの手段,機能として
付加されるようになってきた(東芝レビュー:42巻12号
「高画質化ディジタルテレビ」昭和62年12月1日発
行)。
2. Description of the Related Art In recent years, a dual-screen television is a television receiver that performs scanning line interpolation and progressive scan conversion as a method of improving image quality like IDTV, and is added as one means and function to increase added value. (Toshiba review: Vol. 42, No. 12, "High-definition digital TV", issued December 1, 1987).

以下、図面を参照しながら、上述した従来のPinPの一
例について説明する。第3図,第4図は従来例を説明す
るためのもので、まず、第3図は1フレームメモリによ
るPinPのブロック図である。
Hereinafter, an example of the above-described conventional PinP will be described with reference to the drawings. 3 and 4 are for explaining a conventional example. First, FIG. 3 is a block diagram of a PinP using one frame memory.

第3図において、1は子画面用映像信号の入力端子、
2は入力された子画面映像信号の内挿を行うフィルタ
部、3は水平,垂直方向に間引きを行う間引き処理回路
部、4はフレームメモリ、5は子画面用映像信号の垂直
同期パルス,水平同期パルス,クロックを発生する第1
の同期発生回路、6は親画面用映像信号の入力端子、7
は親画面用映像信号の垂直同期パルス,水平同期パル
ス、クロックを発生する第2の同期発生回路、8は親画
面と子画面を合成する出力切替えスイッチ、9は合成さ
れた映像信号の出力端子、10は子画面の大きさを切り替
えるスイッチ、13は子画面の出画位置を決める出力切替
制御手段、14はフレームメモリ4の読み出しを制御する
読出し制御回路、15はフレームメモリ4の書き込みを制
御する書込み制御回路、16はフレームメモリ4への書き
込みに対し、読み出しが先にならないかを予知する回路
である。
In FIG. 3, reference numeral 1 denotes an input terminal for a sub-picture video signal,
Reference numeral 2 is a filter unit for interpolating the input sub-picture video signal, 3 is a thinning-out processing circuit section for thinning out in the horizontal and vertical directions, 4 is a frame memory, 5 is a vertical synchronizing pulse of the sub-picture video signal, and horizontal First to generate sync pulse and clock
Of the sync signal generation circuit, 6 is the input terminal of the video signal for the main screen, 7
Is a second sync generation circuit for generating a vertical sync pulse, a horizontal sync pulse and a clock of the parent screen video signal, 8 is an output changeover switch for synthesizing the parent screen and the child screen, and 9 is an output terminal of the synthesized video signal , 10 is a switch for switching the size of the small screen, 13 is output switching control means for determining the image output position of the small screen, 14 is a read control circuit for controlling the reading of the frame memory 4, and 15 is writing of the frame memory 4. A write control circuit 16 for executing the operation is a circuit for predicting whether or not the read will be preceded by the write to the frame memory 4.

以上のように構成された1フレームメモリによるPinP
について、以下その動作について説明する。
PinP with 1-frame memory configured as above
The operation will be described below.

第4図a,bは、第3図の動作を説明するためのタイミ
ング図である。第4図aにおいて、Iは子画面の映像信
号、IIは親画面の映像信号、IIIはフレームメモリの読
み書きのタイミングで、IVはフレームメモリの書き込み
のタイミング、Vはフレームメモリの読み出しのタイミ
ングである。また、同図bに示すように1フレームメモ
リには、Aフィールド用とBフィールド用の、2フィー
ルド分の内容が書き込まれる。フレームメモリ4の読み
出しは、第2の同期発生回路7で再生された垂直同期パ
ルスと水平同期パルスから読出し制御回路14で親画面用
映像信号のフィールド極性を判定し、その判定出力信号
によりフレームメモリ4のAフィールドの内容,Bフィー
ルドの内容と交互に行う。一方、フレームメモリ4の書
き込みは、書込み制御回路15で第1の同期発生回路5で
再生された垂直同期パルスから、フィールド単位で交互
に変化する信号を発生し、この出力信号でAフィールド
用,Bフィールド用に行う。予知回路16では、読出し制御
回路14から出力される親画面映像信号のフィールド極性
判定信号と、出力切替制御手段13から出力される子画面
の出画位置と、出画位置に対する子画面映像信号の相対
位相から、フレームメモリ4の書き込み中に読み出しの
追い越しが発生するか否かを予知し、1フィールドの内
容を書き込んでいる途中で読み出しの追い越しが発生す
る場合には、書込み制御回路15の出力信号を反転させ、
フレームメモリ4への書き込み位置を逆転させる。たと
えば、第4図の第iフィールドの内容をBフィールド用
に書き込むと、その途中で読み出しが書き込みを追い越
してしまうので、第iフィールドの映像信号はAフィー
ルド用に書き込む。いま、切替えスイッチ10で子画面の
大きさを切り替えると、間引き処理回路部3と出力切替
制御手段13の内部処理はただちに切り替わる。
4a and 4b are timing charts for explaining the operation of FIG. In FIG. 4a, I is the video signal of the child screen, II is the video signal of the parent screen, III is the timing of reading and writing the frame memory, IV is the timing of writing the frame memory, and V is the timing of reading the frame memory. is there. Further, as shown in FIG. 2B, the contents of two fields, one for A field and the other for B field, are written in one frame memory. To read the frame memory 4, the read control circuit 14 determines the field polarity of the parent screen video signal from the vertical sync pulse and horizontal sync pulse reproduced by the second sync generation circuit 7, and the frame output is made by the decision output signal. Alternately with the contents of the A field and the B field of 4. On the other hand, in the writing of the frame memory 4, the write control circuit 15 generates a signal that alternately changes in field units from the vertical synchronization pulse reproduced by the first synchronization generation circuit 5, and this output signal is used for the A field, Do for B field. In the prediction circuit 16, the field polarity determination signal of the master screen video signal output from the read control circuit 14, the image output position of the child screen output from the output switching control unit 13, and the child screen image signal with respect to the image output position. From the relative phase, it is predicted whether or not read overtaking will occur during the writing of the frame memory 4, and if read overtaking occurs during the writing of the contents of one field, the output of the write control circuit 15 Invert the signal,
The writing position to the frame memory 4 is reversed. For example, if the contents of the i-th field in FIG. 4 are written for the B-field, the reading will overtake the writing in the middle of the writing, so the video signal of the i-th field is written for the A-field. Now, when the size of the small screen is switched by the changeover switch 10, the internal processing of the thinning processing circuit unit 3 and the output switching control means 13 is immediately switched.

第5図は、第3図の方法で順次走査変換を行う倍密テ
レビ受像機に対応した倍密PinPのブロック図である。こ
こで1は子画面用映像信号の入力端子、2はフィルタ
部、3,20は第1,第2の間引き処理回路、4,21は第1,第2
のフレームメモリ、5は第1の同期発生回路、6は親画
面用映像信号の入力端子、7は第2の同期発生回路、22
は走査線補間回路、8,23は第1,第2の出力切替えスイッ
チ、24,25は第1,第2の倍速変換回路部、9は合成され
た映像信号の出力端子、10は子画面大きさの切替えスイ
ッチ、13は出力切替制御手段、17はフレーム同期合わせ
部である。
FIG. 5 is a block diagram of a double-density PinP corresponding to a double-density television receiver that performs progressive scan conversion by the method of FIG. Here, 1 is an input terminal of a video signal for a child screen, 2 is a filter section, 3 and 20 are first and second thinning processing circuits, and 4 and 21 are first and second
Frame memory, 5 is a first sync generation circuit, 6 is an input terminal for a parent screen video signal, 7 is a second sync generation circuit, 22
Is a scanning line interpolation circuit, 8 and 23 are first and second output changeover switches, 24 and 25 are first and second double speed conversion circuit sections, 9 is an output terminal of a synthesized video signal, and 10 is a child screen A size changeover switch, 13 is an output changeover control means, and 17 is a frame synchronization unit.

発明が解決しようとする課題 しかしながら、上記のような構成では、子画面の大き
さを切り替えたとき、間引き処理回路部と、出力切替制
御手段がすぐに切り替えた大きさの処理に変わってしま
い、フレームメモリ内の映像信号が切り替わった大きさ
の映像信号に書き換えられる前に読み出しが行われてし
まうので、子画面の大きさを替えたとき、一瞬おかしな
映像(切り替える前の大きさの映像)が出力されてしま
うという課題を有していた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above configuration, when the size of the small screen is switched, the thinning processing circuit unit and the output switching control unit are immediately changed to the processing of the switched size, Since the reading is performed before the video signal in the frame memory is rewritten to the switched video signal, when the size of the sub-screen is changed, a strange video (video of the size before switching) is displayed for a moment. There was a problem that it was output.

本発明は上記課題に鑑み、子画面の大きさを切り替え
たとき、フレームメモリ内部の映像信号が全部書き換え
られるまで、子画面を出力しない二画面テレビを提供す
るものである。
In view of the above problems, the present invention provides a dual-screen television that does not output a sub-screen when the size of the sub-screen is switched and until all video signals in the frame memory are rewritten.

課題を解決するための手段 上記課題を解決するために本発明の二画面テレビは、
子画面用映像信号入力端子と、上記子画面用映像信号の
入力端子に接続されたフィルタ部と、上記フィルタ部に
接続された間引き処理回路部と、上記間引き処理回路部
に接続されたフレームメモリと、上記フレームメモリを
制御するフレーム同期合わせ部と、親画面用映像信号の
入力端子と、入力された親画面用映像信号と上記フレー
ムメモリの出力信号の二者から一つを選択する出力切替
えスイッチと、上記出力切替えスイッチとフレーム同期
合わせ部を制御する出力切替制御手段と、上記間引き処
理回路部と出力切替制御手段を制御する子画面大きさの
切替スイッチと、上記子画面大きさ切替スイッチに接続
された子画面大きさ切替検出回路と、上記子画面大きさ
切替検出回路の出力パルスに起動されて上記出力切替制
御手段を駆動するカウンタという構成を備えたものであ
る。
Means for Solving the Problems In order to solve the above problems, the dual-screen television of the present invention is
Sub-picture video signal input terminal, filter section connected to the sub-picture video signal input terminal, thinning processing circuit section connected to the filter section, and frame memory connected to the thinning processing circuit section And a frame synchronization unit that controls the frame memory, an input terminal for the parent screen video signal, and an output switch that selects one of the input parent screen video signal and the output signal of the frame memory. A switch, an output changeover control means for controlling the output changeover switch and the frame synchronization unit, a small screen size changeover switch for controlling the thinning processing circuit section and the output changeover control means, and the small screen size changeover switch The sub-picture size switching detection circuit connected to the sub-screen and the output pulse of the sub-screen size switching detection circuit are activated to drive the output switching control means. It is those with the configuration that counter.

作用 本発明は上記した構成によって、子画面の大きさが切
り替わったことを検出し、この検出信号が出力されてか
ら、フレームメモリ内部の映像信号がすべて切り替わっ
た大きさの映像信号に書き換えられるまでの期間、親画
面用映像信号のみを出力するように出力切替制御手段を
制御することとなる。
Effect The present invention detects, by the above-described configuration, that the size of the small screen has been switched, and after the detection signal is output, all the video signals inside the frame memory are rewritten to the switched video signal. During the period, the output switching control means is controlled so as to output only the parent screen video signal.

実施例 以下、本発明の一実施例の二画面テレビについて、図
面を参照しながら説明する。
Embodiment A dual-screen television according to an embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明の一実施例における二画面テレビの
ブロック図を示すものである。同図において、1は子画
面用映像信号の入力端子、2は入力された子画面映像信
号の内挿を行うフィルタ部、3は水平,垂直方向に間引
きを行う間引き処理回路、4はフレームメモリ、5は子
画面用映像信号の垂直同期パルス,水平同期パルス,ク
ロックを発生する第1の同期発生回路、6は親画面用映
像信号の入力端子、7は親画面用映像信号の垂直同期パ
ルス,水平同期パルス,クロックを発生する第2の同期
発生回路、8は親画面と子画面を合成する出力切替えス
イッチ、9は合成された映像信号の出力端子、10は子画
面の大きさを切り替えるスイッチ、13は子画面の出画位
置を決める出力切替制御手段、14はフレームメモリ4の
読み出しを制御する読出し制御回路、15はフレームメモ
リ4の書き込みを制御する書込み制御回路、16はフレー
ムメモリ4への書き込みに対し、読み出しが先にならな
いかを予知する回路で以上は従来例で説明した第3図と
同様である。11は子画面大きさ切替スイッチ10に接続さ
れた子画面の大きさ切替え検出回路、12は子画面の大き
さ切替え検出回路11の出力である切替え検出信号で起動
するカウンタで、第2の同期発生回路7の出力垂直同期
パルスを計数し、その出力は出力切替制御手段13に印加
するようにしている。
FIG. 1 is a block diagram of a dual screen television according to an embodiment of the present invention. In the figure, 1 is an input terminal for a sub-picture video signal, 2 is a filter unit for interpolating an input sub-picture video signal, 3 is a thinning-out processing circuit for thinning out horizontally and vertically, and 4 is a frame memory. Reference numeral 5 denotes a first sync generation circuit for generating a vertical sync pulse, a horizontal sync pulse and a clock of the sub-picture video signal, 6 is an input terminal for the main picture signal, and 7 is a vertical sync pulse for the main picture signal. , A horizontal sync pulse, a second sync generation circuit for generating a clock, 8 is an output changeover switch for synthesizing a parent screen and a child screen, 9 is an output terminal of a synthesized video signal, and 10 is a size of the child screen A switch, 13 is an output switching control unit that determines the image output position of the small screen, 14 is a read control circuit that controls reading of the frame memory 4, 15 is a write control circuit that controls writing of the frame memory 4, and 16 is a frame This is a circuit for predicting whether the reading will be performed first with respect to the writing to the memory 4, and the above is the same as FIG. 3 described in the conventional example. Reference numeral 11 is a sub-screen size switching detection circuit connected to the sub-screen size switching switch 10, and 12 is a counter which is activated by a switching detection signal output from the sub-screen size switching detection circuit 11 and is used for the second synchronization. The output vertical synchronizing pulse of the generating circuit 7 is counted and its output is applied to the output switching control means 13.

以上のように構成された二画面テレビについて以下第
2図を用いてその動作を説明する。同図aにおいてIII
は1フレームメモリの読み書きのタイミングを、IVは1
フレームメモリの書き込みのタイミングを、VはIフレ
ームメモリの読み出しのタイミングをおのおの示す。い
ま、時刻kで子画面の大きさが垂直方向,水平方向とも
各々1/3から1/2に切り替わったとする。時刻kの直後の
Bフィールド用に書き込まれる映像信号から、1/2の間
引処理になる。また、出力制御手段13も時刻kで子画面
の大きさが1/2x1/2の場合の処理になる。しかし、次に
読み出されるAフィールド用の映像信号は1/3に間引か
れた映像信号であり、出力される子画面の映像はおかし
くなる。そこで、子画面の大きさ切替え検出回路11で時
刻kを検出し、カウンタ12を起動させる。カウンタ12は
第2の同期発生回路7で再生された垂直同期パルスで子
画面を出力しない期間を計数し、その期間、パルス信号
を出力する。出力切替制御手段13では、カウンタ12から
パルス信号が出力されている期間、出力切替え制御スイ
ッチ8を強制的に親画面映像信号のみを出力するように
制御を行う。以上のように、本実施例によれば、大きさ
切替え直後、しばらくの期間、たとえば一画面期間、親
画面の映像信号のみを出力することにより、きれいに子
画面の大きさを変えることができる。
The operation of the dual-screen television configured as described above will be described below with reference to FIG. In the figure a, III
Is the read / write timing of 1-frame memory, IV is 1
The writing timing of the frame memory is shown, and V shows the reading timing of the I frame memory. Now, at time k, the size of the inset screen is switched from 1/3 to 1/2 in both the vertical and horizontal directions. From the video signal written for the B field immediately after the time k, the thinning processing of 1/2 is performed. The output control means 13 also performs processing when the size of the small screen is 1 / 2x1 / 2 at time k. However, the video signal for the A field that is read next is a video signal that has been decimated to 1/3, and the video of the child screen that is output becomes strange. Therefore, the small screen size switching detection circuit 11 detects the time k and activates the counter 12. The counter 12 counts the period in which the sub-picture is not output by the vertical sync pulse reproduced by the second sync generation circuit 7, and outputs the pulse signal during that period. The output switching control means 13 controls the output switching control switch 8 to forcibly output only the main screen video signal while the pulse signal is being output from the counter 12. As described above, according to this embodiment, the size of the small screen can be changed neatly by outputting only the video signal of the main screen for a while, for example, one screen period immediately after the size switching.

なお、一実施例において通常のテレビ受像機のPinPに
ついて説明したが、倍密テレビ受像機のPinPにも同様な
処理で実現できる。
It should be noted that although the PinP of a normal television receiver has been described in the embodiment, the same process can be implemented for a PinP of a double-density television receiver.

発明の効果 以上のように本発明は、子画面用映像信号の入力端子
と、上記子画面用映像信号の入力端子に接続されたフィ
ルタ部と、上記フィルタ部に接続された間引き処理回路
部と、上記間引き処理回路部に接続されたフレームメモ
リと、上記フレームメモリを制御するフレーム同期合わ
せ部と、親画面用映像信号の入力端子と、入力された親
画面用映像信号と上記フレームメモリの出力信号の二者
から一つを選択する出力切替えスイッチと、上記出力切
替えスイッチとフレーム同期合わせ部を制御する出力切
替制御手段と、上記間引き処理回路部と出力切替制御手
段を制御する子画面大きさの切替スイッチと、上記子画
面大きさの切替スイッチに接続された子画面大きさ切替
検出回路と、上記子画面大きさ切替検出回路の出力パル
スにより起動され上記出力切替制御手段を駆動するカウ
ンタを設けることにより、子画面の大きさを切り替えた
ときに、一瞬切り替える前の大きさの映像を出力するこ
となく、きれいに大きさ切り替えができるものである。
EFFECTS OF THE INVENTION As described above, the present invention includes an input terminal for a sub-picture video signal, a filter section connected to the sub-picture video signal input terminal, and a thinning processing circuit section connected to the filter section. , A frame memory connected to the thinning-out processing circuit unit, a frame synchronization unit for controlling the frame memory, an input terminal for a parent screen video signal, an input parent screen video signal and the output of the frame memory An output changeover switch for selecting one of the two signals, an output changeover control means for controlling the output changeover switch and the frame synchronization section, and a small screen size for controlling the thinning processing circuit section and the output changeover control means. Change-over switch, the small screen size switching detection circuit connected to the small screen size switching switch, and the output pulse of the small screen size switching detection circuit By providing a counter that is activated and drives the output switching control means, when the size of the small screen is switched, the size can be switched neatly without outputting the image of the size before the momentary switching. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例における二画面テレビのブロ
ック図、第2図は第1図の動作を説明するためのタイミ
ング図、第3図は従来例における二画面テレビのブロッ
ク図、第4図は第3図の動作を説明するためのタイミン
グ図、第5図は他の従来例の二画面テレビのブロック図
である。 1……子画面用映像信号入力端子、2……フィルタ部、
3……間引き処理回路部、4……フレームメモリ、5…
…第1の同期発生回路、6……親画面用映像信号入力端
子、7……第2の同期発生回路、8……出力切替えスイ
ッチ、9……合成された映像信号出力端子、10……子画
面大きさ切替えスイッチ、11……子画面大きさ切替え検
出回路、12……カウンタ、13……出力切替制御手段、14
……読出し制御回路、15……書込み制御回路、16……追
い越し追い越され発生予知回路。
FIG. 1 is a block diagram of a dual-screen television according to an embodiment of the present invention, FIG. 2 is a timing diagram for explaining the operation of FIG. 1, and FIG. 3 is a block diagram of a conventional dual-screen television. FIG. 4 is a timing diagram for explaining the operation of FIG. 3, and FIG. 5 is a block diagram of another conventional dual-screen television. 1 ... Sub-screen video signal input terminal, 2 ... Filter section,
3 ... thinning processing circuit section, 4 ... frame memory, 5 ...
... 1st sync generation circuit, 6 ... parent screen video signal input terminal, 7 ... 2nd sync generation circuit, 8 ... output changeover switch, 9 ... combined video signal output terminal, 10 ... Small screen size selection switch, 11 ... Small screen size switching detection circuit, 12 ... Counter, 13 ... Output switching control means, 14
…… Read control circuit, 15 …… Write control circuit, 16 …… Overtaking Prediction circuit for overtaking.

フロントページの続き (72)発明者 石津 厚 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 大川 光司 大阪府茨木市松下町1番1号 松下エ ー・ヴィ・シーソフト株式会社内Front page continuation (72) Inventor Atsushi Ishizu 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. Within Soft Co., Ltd.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】子画面用映像信号入力端子と、上記子画面
用映像信号入力端子に接続されたフィルタ部と、上記フ
ィルタ部に接続された間引き処理回路部と、上記間引き
処理回路部に接続されたフレームメモリと、上記フレー
ムメモリを制御するフレーム同期合わせ部と、親画面用
映像信号の入力端子と、入力された親画面用映像信号と
上記フレームメモリの出力信号の二者から一つを選択す
る出力切換えスイッチと、上記出力切替えスイッチとフ
レーム同期合わせ部を制御する出力切換制御手段と、上
記間引き処理回路部と出力切換制御手段を制御する子画
面大きさの切換スイッチと、上記子画面大きさの切換ス
イッチに接続された子画面大きさ切換検出回路と、上記
子画面大きさ切換検出回路の出力パルスに起動されて上
記出力切換制御手段を一定期間制御するカウンタを備
え、上記出力切換制御手段は上記一定期間、上記出力切
換スイッチを親画面用映像信号側に固定することを特徴
とする二画面テレビ。
1. A sub-screen video signal input terminal, a filter section connected to the sub-screen video signal input terminal, a thinning processing circuit section connected to the filter section, and a thinning processing circuit section. The selected frame memory, the frame synchronization unit that controls the frame memory, the input terminal for the parent screen video signal, the input parent screen video signal and the output signal from the frame memory. An output changeover switch to be selected, an output changeover control means for controlling the output changeover switch and the frame synchronization unit, a changeover switch having a small screen size for controlling the thinning processing circuit section and the output changeover control unit, and the small screen. The sub-screen size switching detection circuit connected to the size switching switch and the output switching control hand activated by the output pulse of the sub-screen size switching detection circuit. The a counter for a predetermined period of time controlled, dual-screen television said output switching control means, characterized in that fixed to the fixed period, the video signal side for the output changeover switch main screen.
【請求項2】フレーム同期合わせ部に、フレームメモリ
の読み出しを制御する読出し制御回路と、フレームメモ
リの書き込みを制御する書込み制御回路と、上記書込み
制御回路を制御するフレームメモリの読み出し書き込み
の追い越し追い越されの発生予知回路とを設けたことを
特徴とする特許請求の範囲第1項記載の二画面テレビ。
2. The frame synchronization unit includes a read control circuit for controlling reading of the frame memory, a write control circuit for controlling writing of the frame memory, and a read / write overtaking of the frame memory for controlling the write control circuit. A dual-screen television as set forth in claim 1, further comprising a circuit for predicting the occurrence thereof.
JP29653889A 1989-11-15 1989-11-15 Dual screen tv Expired - Lifetime JP2532688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29653889A JP2532688B2 (en) 1989-11-15 1989-11-15 Dual screen tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29653889A JP2532688B2 (en) 1989-11-15 1989-11-15 Dual screen tv

Publications (2)

Publication Number Publication Date
JPH03157072A JPH03157072A (en) 1991-07-05
JP2532688B2 true JP2532688B2 (en) 1996-09-11

Family

ID=17834827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29653889A Expired - Lifetime JP2532688B2 (en) 1989-11-15 1989-11-15 Dual screen tv

Country Status (1)

Country Link
JP (1) JP2532688B2 (en)

Also Published As

Publication number Publication date
JPH03157072A (en) 1991-07-05

Similar Documents

Publication Publication Date Title
JPH0564911B2 (en)
JPH05183833A (en) Display device
EP0660620B1 (en) Display apparatus and method
KR980013377A (en) Video signal converter and TV signal processor
JPH0423994B2 (en)
JPH0366270A (en) Two-screen television receiver
EP0717562B1 (en) Method and apparatus for displaying two video pictures simultaneously
JPH06292148A (en) Dual speed video display device
JPH09501806A (en) Method and circuit arrangement for reducing flicker for a television device
JP2532688B2 (en) Dual screen tv
JPH04180373A (en) Two-plane television receiver
JPS60206383A (en) Television receiver
JP2563606B2 (en) Double-screen dual-screen TV
JP2713699B2 (en) High-definition television receiver with two-screen display function
JP3244362B2 (en) Television receiver
JPH1127599A (en) Dual-screen display television receiver and overtake control circuit for dual-screen display
JPH0990920A (en) Video signal conversion device
JP4212212B2 (en) Image signal processing device
JPH03289880A (en) Two-screen tv receiver
JP3613893B2 (en) Image processing apparatus and processing method
JPS61159881A (en) Television transmission system
JP3363480B2 (en) Two-screen display method
JPH0646795B2 (en) Dual screen tv receiver
JPS6223507B2 (en)
JPH03106274A (en) Dual screen television and field polarity deciding circuit