JP2532463Y2 - Dynamic display circuit - Google Patents
Dynamic display circuitInfo
- Publication number
- JP2532463Y2 JP2532463Y2 JP1990006929U JP692990U JP2532463Y2 JP 2532463 Y2 JP2532463 Y2 JP 2532463Y2 JP 1990006929 U JP1990006929 U JP 1990006929U JP 692990 U JP692990 U JP 692990U JP 2532463 Y2 JP2532463 Y2 JP 2532463Y2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- display
- current
- digit
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、例えばCPU(中央処理装置)のアラーム表
示を可能とするダイナミック表示回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a dynamic display circuit which enables alarm display of, for example, a CPU (Central Processing Unit).
従来、この種のダイナミック表示は配設された複数個
の7セグメントのLED(発光ダイオード)の1桁々々に
通常のスタック表示時の数倍の電流を流し、LEDの桁を
切換えながら表示し、人間の眼に映った映像の網膜にあ
る残像を用い、あたかもすべての桁が表示されているよ
うにするものである。Conventionally, in this type of dynamic display, a current several times higher than that in a normal stack display is applied to each digit of a plurality of arranged seven-segment LEDs (light emitting diodes), and the display is performed while switching the LED digits. It uses an afterimage on the retina of an image reflected by the human eye so that all digits are displayed.
近来はこの桁の切換えにCPUを用いて、RTC(リアル
タイム クロック)と言う割込信号で、この処理を行な
っている。These days, the CPU is used for switching this digit, and RTC (real
This processing is performed by an interrupt signal called time clock).
ところで、CPU停止時は通常の数倍の電流がそのままL
EDにスタティックに流れるので、各LEDの桁を選択する
モノマルチバイブレータで、CPUがこれを起動しなくな
ったら表示を消す、フェイルセーフに稼働するようにし
てある。By the way, when the CPU is stopped, the current that is several times the normal
Because it flows statically to the ED, a mono-multi vibrator that selects the digit of each LED, turns off the display when the CPU does not start it, and operates in a fail-safe manner.
しかしながら、CPUが自己のアラーム例えばRAM(ラ
ム)異常,ROM(ロム)トータルチェック異常を発見して
も、これをアラームとして表示するには別の表示が必要
であった[例えば、特開昭60-251446号・発明の名称プ
ログラムの実行監視装置]。However, even if the CPU finds its own alarm, for example, a RAM (ram) error or a ROM (rom) total check error, another display is required to display this as an alarm [see, for example, -251446-Device for monitoring execution of program of invention name].
ここにおいて、本発明は、上記問題点を解決すべく同
一の表示ユニットでアラームの表示も可能とするダイナ
ミック表示回路を提供することを、その目的とする。Here, an object of the present invention is to provide a dynamic display circuit capable of displaying an alarm on the same display unit in order to solve the above problems.
上記目的を達成するために、本考案は、複数個の表示
素子による複数桁のダイナミック点灯表示動作をCPUか
らの制御信号に基づいて行い、CPUが停止した場合は前
記複数桁のダイナミック点灯表示動作を停止するダイナ
ミック表示回路において、前記CPUの異常停止を検出し
て電流を出力する電流出力手段と、前記複数桁のうちの
特定の桁の表示素子に接続され、前記電流出力手段から
の電流を制限する電流制限抵抗とを備え、前記CPUに異
常が発生した場合に、前記特定の桁の表示素子のみをス
タティック点灯することにより、前記CPUに異常が発生
したことについてのアラーム表示を行うようにした、こ
とを特徴とするものである。In order to achieve the above object, the present invention provides a multi-digit dynamic lighting display operation by a plurality of display elements based on a control signal from a CPU, and when the CPU is stopped, the multi-digit dynamic lighting display operation. In a dynamic display circuit for stopping the operation, a current output means for detecting an abnormal stop of the CPU and outputting a current, and a current output means connected to a display element of a specific digit of the plurality of digits, and outputting a current from the current output means. A current limiting resistor for limiting, when an abnormality occurs in the CPU, by statically lighting only the display element of the specific digit, an alarm display indicating that an abnormality has occurred in the CPU is performed. It is characterized by that.
上記構成によれば、CPUの異常発生時には、電流出力
手段からの電流が電流制限抵抗を介して特定の桁の表示
素子のみに供給される。すなわち、他の桁の表示素子の
表示動作は停止され、この特定の桁の表示素子のみがス
タティック点灯しアラーム表示される。したがって、電
流出力手段と電流制限抵抗を付加するだけの簡単な回路
構成により、CPUに異常が発生した場合のアラーム表示
を行うことができる。According to the above configuration, when an abnormality occurs in the CPU, the current from the current output means is supplied to only the display element at a specific digit via the current limiting resistor. That is, the display operation of the display element of the other digit is stopped, and only the display element of this specific digit is statically lit and an alarm is displayed. Therefore, with a simple circuit configuration in which only the current output means and the current limiting resistor are added, an alarm can be displayed when an abnormality occurs in the CPU.
図は本考案の一実施例の回路構成を表すブロック図で
ある。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of the present invention.
この一実施例は、モノマルチバイブレータ[HC423 re
triggerable monostable maltiviburator]5の出力端
子Qバーからのトランジスタアレー[TD62781AP/F]8
への配線と、それからの抵抗9を通じて特定の桁ここで
はLED0の7セグメント発光素子40に至る接続が、通常の
ダイナミック・スタティック点灯の回路に追加された信
号回路である。This embodiment is a mono-multi vibrator [HC423 re
Transistor array [TD62781AP / F] 8 from output terminal Q bar of triggerable monostable maltiviburator] 5
The connection to the 7-segment light-emitting element 40 of the specific digit, here LED0, through the resistor 9 and the resistor 9 therefrom is a signal circuit added to the circuit for normal dynamic / static lighting.
ここで、ダイナミック点灯動作を説明する。CPU(図
示せず)はデータの書き込み信号を/WRO6を与えてN桁
目のセグメントの表示データをフリップフロップ1に書
き込む。この時、/WRO6の信号はN-1桁をセレクトしてい
るラッチ回路7をクリアすることでN-1桁の表示は消滅
する。Here, the dynamic lighting operation will be described. The CPU (not shown) gives the data write signal / WRO6 and writes the display data of the N-th segment to the flip-flop 1. At this time, the signal of / WRO6 is cleared by clearing the latch circuit 7 which has selected the N-1 digit, and the display of the N-1 digit disappears.
更にCPUはN桁目のセレクトを行うデータを/WRO7でラ
ッチ回路7に書き込む。これにより、トランジスタアレ
ー8よりN桁目のLEDに+5Vが印加され、N桁目のLEDの
みが点灯可能となり、フリップフロップ1で指定された
N桁目のセグメントのみが点灯する。Further, the CPU writes data for selecting the Nth digit to the latch circuit 7 with / WRO7. As a result, +5 V is applied to the Nth digit LED from the transistor array 8, only the Nth digit LED can be turned on, and only the Nth digit segment specified by the flip-flop 1 is turned on.
このような動作をリアル・タイム・クロックRTCごと
に行い、例えば、5桁の次は1桁を表示するようにする
と、各桁はRTCの周期のみ点灯しているが、残像現象に
より恰も全ての桁が点灯しているように見える。そし
て、/WRO7により同時にモノマルチバイブレータ5が起
動される。このモノマルチバイブレータ5の周期はRTC
よりも長いものとする。Such an operation is performed for each real time clock RTC. For example, if one digit is displayed after five digits, each digit is lit only for the period of the RTC, but all the digits are lit due to the afterimage phenomenon. Digits appear to be lit. Then, the mono multivibrator 5 is simultaneously activated by / WRO7. The cycle of this mono multivibrator 5 is RTC
Longer.
さて、ここでCPUに異常が有り▲▼が行なわ
れないと、モノマルチバイブレータ5のQ出力は一定時
間後にLになり、ラッチ回路7をクリヤーし、すべての
LEDの表示を行なわないようになる。By the way, if there is an abnormality in the CPU and ▲ ▼ is not performed, the Q output of the mono-multi vibrator 5 becomes L after a predetermined time, the latch circuit 7 is cleared, and
LED will not be displayed.
ところが、本考案においては前述のとおり、図に★印
をつけた回路構成すなわちトランジスタアレー8(電流
出力手段)及び抵抗9(電流制限抵抗)を付加している
ので、このようなCPUに異常ですべてのLEDの表示を行な
わない時、モノマルチバイブレータ5のQバー出力で、
特定のLEDである7セグメント発光素子40が電流制限抵
抗36と追加した減流抵抗9を介し、通常の電流を流すよ
うに通電する。However, in the present invention, as described above, the circuit configuration marked with a star in the figure, that is, the transistor array 8 (current output means) and the resistor 9 (current limiting resistor) are added. When not displaying all the LEDs, the Q bar output of the mono multivibrator 5
The 7-segment light emitting element 40, which is a specific LED, is energized so as to flow a normal current through the current limiting resistor 36 and the added current reducing resistor 9.
これにより、CPUはCPUのアラームをモノマルチバイブ
レータ5に書込むことで、そのままHALTである停止した
後も、特定のLEDで表示可能となる。As a result, the CPU writes the alarm of the CPU to the mono-multi vibrator 5 so that it can be displayed on a specific LED even after the HALT stop.
なお、図において各素子の入・出力に印した○印はそ
こでの信号位相の反転を示し、Vccは直流電源電圧、D1
〜D6は7セグメント発光素子(40〜44)へのCPUからの
表示数字信号、▲▼はCPUからのフリップフロッ
プ1へのリセット信号、6はオア(論理和)回路、51は
抵抗、52はコンデンサ、30〜36はいわゆるLEDの電流制
限抵抗である。In the drawing, the circles marked on the input and output of each element indicate the inversion of the signal phase there, Vcc is the DC power supply voltage, D1
D6 is a display number signal from the CPU to the 7-segment light emitting element (40 to 44), ▲ ▼ is a reset signal from the CPU to the flip-flop 1, 6 is an OR circuit, 51 is a resistor, and 52 is a resistor. Capacitors 30 to 36 are so-called LED current limiting resistors.
かくして、本考案によれば、システムの高度化につれ
てアラーム表示の重大性が増加してきており、いかなる
故障モードでもアラームコードは要求されているおりか
ら、CPU停止時に同じLEDに長時間過電流流通阻止のため
にすべてのLEDの表示の消滅を行なうことなく、簡単な
回路構成の付加により、CPU停止の異常時のアラムコー
ドを確実にLEDに表示可能となり、コスト的にも甚だ有
利であり、かつLEDの表示に機器の停止かあるいはCPU停
止の異常時かの判別が判然となり、表示回路の信頼性の
向上に著しい効果が認められる。Thus, according to the present invention, the severity of the alarm display is increasing with the advancement of the system, and the alarm code is required in any failure mode. Therefore, the addition of a simple circuit configuration enables the alarm code at the time of an abnormal CPU stop to be reliably displayed on the LEDs without extinguishing the display of all LEDs, which is extremely advantageous in terms of cost, and It is clear from the LED display whether the device has stopped or the CPU has stopped abnormally, indicating a remarkable effect on improving the reliability of the display circuit.
図は本考案の一実施例の回路構成を表すブロック図であ
る。 1……フリップフロップ 2,8……トランジスタアレー 30〜36……電流制限抵抗 40〜44……7セグメント発光素子 5……モノマルチバイブレータ 51……抵抗 52……コンデンサ 6……オア回路 7……ラッチ回路 9……抵抗。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of the present invention. 1 Flip-flop 2,8 Transistor array 30-36 Current limiting resistor 40-44 7-segment light-emitting element 5 Monomultivibrator 51 Resistor 52 Capacitor 6 OR circuit 7 ... Latch circuit 9 ... Resistance.
Claims (1)
ック点灯表示動作をCPUからの制御信号に基づいて行
い、CPUが停止した場合は前記複数桁のダイナミック点
灯表示動作を停止するダイナミック表示回路において、 前記CPUの異常停止を検出して電流を出力する電流出力
手段と、 前記複数桁のうちの特定の桁の表示素子に接続され、前
記電流出力手段からの電流を制限する電流制限抵抗とを
備え、 前記CPUに異常が発生した場合に、前記特定の桁の表示
素子のみをスタティック点灯することにより、前記CPU
に異常が発生したことについてのアラーム表示を行うよ
うにした、 ことを特徴とするダイナミック表示回路。1. A dynamic display circuit for performing a dynamic lighting display operation of a plurality of digits by a plurality of display elements based on a control signal from a CPU, and stopping the dynamic lighting display operation of a plurality of digits when the CPU is stopped. A current output unit that detects an abnormal stop of the CPU and outputs a current, and a current limiting resistor that is connected to a display element of a specific digit of the plurality of digits and that limits a current from the current output unit. When an abnormality occurs in the CPU, only the display element of the specific digit is statically lit, whereby the CPU
A dynamic display circuit for displaying an alarm indicating that an abnormality has occurred.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990006929U JP2532463Y2 (en) | 1990-01-26 | 1990-01-26 | Dynamic display circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990006929U JP2532463Y2 (en) | 1990-01-26 | 1990-01-26 | Dynamic display circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0398490U JPH0398490U (en) | 1991-10-14 |
JP2532463Y2 true JP2532463Y2 (en) | 1997-04-16 |
Family
ID=31510598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990006929U Expired - Lifetime JP2532463Y2 (en) | 1990-01-26 | 1990-01-26 | Dynamic display circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532463Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7327104B2 (en) * | 2019-11-20 | 2023-08-16 | 株式会社富士通ゼネラル | Electronics |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5420058A (en) * | 1977-07-15 | 1979-02-15 | Sumitomo Bakelite Co Ltd | Crosslinking of thermoplastic |
-
1990
- 1990-01-26 JP JP1990006929U patent/JP2532463Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0398490U (en) | 1991-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1103361A (en) | Malfunction detection system for a microprocessor based programmable controller | |
JPS60263235A (en) | Microcomputer system | |
JP2532463Y2 (en) | Dynamic display circuit | |
US11132269B2 (en) | Backup control method and backup control system | |
US5090033A (en) | Electrical counter having plural unit value registers | |
US20130057409A1 (en) | Watchdog For Voltage Detector Display | |
JPH0415474B2 (en) | ||
JP2655889B2 (en) | Lamp display method | |
JPS62162845A (en) | Controller for air conditioner | |
JPS61233819A (en) | Power disconnection device at abnormality in computer system | |
JPH10254411A (en) | Led display system | |
JPH0132519B2 (en) | ||
JPH11159846A (en) | Display unit for air conditioner | |
SU1709386A1 (en) | Indicator | |
JPH034981Y2 (en) | ||
JPH03175181A (en) | Maintenance monitoring device for air compressor and method thereof | |
KR900005490B1 (en) | Computer error checking method by using lcd/led | |
JPS6295647A (en) | Microprogram controller with run monitoring device | |
JPH0380291A (en) | Faulty display unit avoiding type display device | |
KR960019024A (en) | Method and device for displaying weighing value in remote meter reading system | |
JPS6238755B2 (en) | ||
JPH11143596A (en) | Power source abnormality display method and circuit | |
JPH0520132A (en) | Display method for intermittent fault | |
JPH1151390A (en) | Fault indicator | |
JPS6122124A (en) | Abnormal condition alarm for burning device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |