JP2527361Y2 - Conductor connection structure of thermal head array - Google Patents

Conductor connection structure of thermal head array

Info

Publication number
JP2527361Y2
JP2527361Y2 JP1991020341U JP2034191U JP2527361Y2 JP 2527361 Y2 JP2527361 Y2 JP 2527361Y2 JP 1991020341 U JP1991020341 U JP 1991020341U JP 2034191 U JP2034191 U JP 2034191U JP 2527361 Y2 JP2527361 Y2 JP 2527361Y2
Authority
JP
Japan
Prior art keywords
thermal head
control circuit
board
connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991020341U
Other languages
Japanese (ja)
Other versions
JPH04109150U (en
Inventor
武 豊澤
清之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Graphtec Corp
Original Assignee
Graphtec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Graphtec Corp filed Critical Graphtec Corp
Priority to JP1991020341U priority Critical patent/JP2527361Y2/en
Publication of JPH04109150U publication Critical patent/JPH04109150U/en
Application granted granted Critical
Publication of JP2527361Y2 publication Critical patent/JP2527361Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は感熱記録装置に用いられ
るサーマルヘッドアレイの導線接続構造に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connecting structure of a thermal head array used for a thermal recording apparatus.

【0002】[0002]

【従来の技術】図4は、サーマルヘッドアレイの動作を
説明するための図で、図において、1はサーマルヘッド
アレイ、2はシフトレジスタ、3はラッチ、4はドライ
バ、5は電源であり、シフトレジスタ2,ラッチ3,ド
ライバ4は、まとめてICで構成されることが多く、こ
れらをまとめて制御回路IC6という。7はスイッチ、
70,71,72はスイッチの接点、8−1,8−2,
・・・はそれぞれ逆流阻止用ダイオード、9−1,9−
2,・・・はそれぞれ電源側配線パターン、10−1,
10−2,・・・はそれぞれ接地側配線パターンを示
す。なお、スイッチ7を設けることなく、電源側配線パ
ターン9−1,9−2をすべて一つの電源導体を介して
電源5の正側端子に接続する構造のものもあり、この構
造のものは、逆流阻止用ダイオードを省略できる。
2. Description of the Related Art FIG. 4 is a diagram for explaining the operation of a thermal head array. In FIG. 4, 1 is a thermal head array, 2 is a shift register, 3 is a latch, 4 is a driver, 5 is a power supply, In many cases, the shift register 2, the latch 3, and the driver 4 are collectively configured as an IC, and these are collectively referred to as a control circuit IC6. 7 is a switch,
70, 71, 72 are switch contacts, 8-1, 8-2,
... are diodes for blocking backflow, 9-1, 9-
2,... Are respectively power supply side wiring patterns, 10-1,
Each of 10-2,... Indicates a ground-side wiring pattern. Incidentally, there is also a structure in which the power supply side wiring patterns 9-1 and 9-2 are all connected to the positive terminal of the power supply 5 via one power supply conductor without providing the switch 7, and this structure has The backflow prevention diode can be omitted.

【0003】シフトレジスタ2にはデータ入力線,クロ
ック信号線が、ラッチ3にはロード信号線が、ドライバ
4にはストローブ線がそれぞれ接続されるが、図4では
これらの信号線を省略している。また、制御回路IC6
は複数個のICに分かれていて、各ICの接地点を電源
5の負側端子に接続する導体が存在するが、図4ではこ
の導体も省略している。
A data input line and a clock signal line are connected to the shift register 2, a load signal line is connected to the latch 3, and a strobe line is connected to the driver 4. These signal lines are omitted in FIG. I have. The control circuit IC6
Is divided into a plurality of ICs, and there is a conductor connecting the ground point of each IC to the negative terminal of the power supply 5, but this conductor is also omitted in FIG.

【0004】図5は、従来のサーマルヘッドアレイの接
地側の導線接続構造の一例を示す図で、図において、6
は制御回路IC、11はベース、12はセラミック基
板、13はボンディングワイヤ、14はフレキシブル基
板、15は裏打基板、16はコネクタ、17は押え金
具、18はネジを示す。セラミック基板12上には直線
状に形成され、複数のサーマルヘッドを構成する発熱抵
抗体1が設けられている。そして、図4に示すように、
電源側配線パターン9−1、9−2、・・・と接地側配
線パターン10−1、10−2、・・・がこの発熱抵抗
体1に接触してこれを横断するよう設けられている。セ
ラミック基板12に搭載される制御回路IC6は、これ
らの各配線パターンの内の接地側配線パターン10−
1、10−2、・・・の上記発熱抵抗体1に接続する側
と反対側の端部に近接して配置されている。そして、図
5に示すように、これらの接地側配線パターン10−
1、10−2、・・・が制御回路IC6の上面にそれぞ
れ対応して形成された配線パターン接続端子群にボンデ
ィングワイヤ13で接続される構成となっている。ま
た、この制御回路IC6を挟んだ反対側のセラミック基
板12の表面上には当該制御回路IC6に制御信号を伝
達するための信号線パターンと当該制御回路IC6の接
地線となる接地線パターンが設けられている。そして、
この信号線パターン及び接地線パターンが制御回路IC
6の上面にそれぞれ対応して設けられた外部接続端子群
にボンディングワイヤにより接続される構成となってい
る。 以上のようにしてそれぞれ接続されたセラミック基
板12は、押え金具17によりフレキシブル基板14と
圧接されてサーマルヘッドとして構成される。なお、こ
の圧接に際してはフレキシブル基板14の導体パターン
とセラミック基板12に形成された上述の信号線パター
ン及び接地線パターンとが互いに電気的に接続されるよ
う圧接される。 このように構成することにより、従来の
ものは、外部回路、コネクタ16、フレキシブル基板1
4、信号線パターン(接地線パターン)、ボンディング
ワイヤ、制御回路IC6、ボンディングワイヤ13、接
地側配線パターンの順で接続する構造を有していた。
FIG. 5 is a view showing an example of a ground wire connection structure of a conventional thermal head array.
Denotes a control circuit IC, 11 denotes a base, 12 denotes a ceramic substrate, 13 denotes a bonding wire, 14 denotes a flexible substrate, 15 denotes a backing substrate, 16 denotes a connector, 17 denotes a holding member, and 18 denotes a screw. Straight line on ceramic substrate 12
Heating heads that are formed in
Antibody 1 is provided. And, as shown in FIG.
Power supply side wiring patterns 9-1, 9-2, ... and ground side arrangement
The line patterns 10-1, 10-2,...
It is provided to contact and cross the body 1. C
The control circuit IC6 mounted on the lamic substrate 12
Ground-side wiring pattern 10-
1, 10-2,... Connected to the heating resistor 1
And is located close to the opposite end. And figure
As shown in FIG. 5, these ground-side wiring patterns 10-
.. Are placed on the upper surface of the control circuit IC6.
Bonding to the corresponding wiring pattern connection terminal group
It is configured to be connected by a wiring 13. Ma
The ceramic substrate on the opposite side of the control circuit IC6
A control signal is transmitted to the control circuit IC6 on the surface of the plate 12.
Connection between the control circuit IC6 and the signal line pattern for
A ground line pattern serving as a ground wire is provided. And
The signal line pattern and the ground line pattern correspond to the control circuit IC.
External connection terminals provided respectively on the upper surfaces of
Are connected to each other by bonding wires.
You. The ceramic bases connected as described above
The plate 12 is connected to the flexible substrate 14 by the holding metal 17.
It is configured as a thermal head by being pressed. In addition, this
The conductor pattern of the flexible substrate 14
And the above-described signal line pattern formed on the ceramic substrate 12.
And the ground line pattern are electrically connected to each other.
It is pressed. With this configuration, the conventional
What is an external circuit, connector 16, flexible board 1
4. Signal line pattern (ground line pattern), bonding
Wire, control circuit IC6, bonding wire 13, connection
It had a structure to connect in the order of the ground side wiring pattern.

【0005】[0005]

【考案が解決しようとする課題】解決しようとする問題
点は、従来のサーマルヘッドアレイの導線接続構造は部
品点数が多く、製造工数も多くかかる点にある。本考案
はかかる課題を解決するためになされたもので、外部回
路と接続する制御回路IC6の信号線に対しては、接地
配線パターンに対する場合と異なり、解像度と無関係
なのでパット間にある程度の間隔を取れることを考慮
し、接続構造をより簡略化させ、接続構造が占める面積
を縮小させるとともに接続構造に係る部分の形成,接続
工程の簡略化を図ることを目的としている。
The problem to be solved is that the conventional wire connection structure of the thermal head array has a large number of parts and a large number of manufacturing steps. The present invention has been made to solve such a problem, and a signal line of a control circuit IC6 connected to an external circuit is grounded.
Unlike the case of the side wiring pattern, it is irrelevant to the resolution, so that some space can be taken between the pads, so that the connection structure is simplified and the area occupied by the connection structure
It is an object of the present invention to reduce the size and to form a portion related to the connection structure and simplify the connection process.

【0006】[0006]

【課題を解決するための手段】本考案は、セラミック基
板に搭載した制御回路ICの外部からの信号線,接地線
に接続するための外部接続端子部を接続用バンプとして
構成し、この接続用バンプを利用して信号線,接地線用
の導体パターンを有するPCBあるいはフレキシブル基
板を、これらの接続用バンプに重ねて電気接続し、制御
回路ICと外部回路とを接続する構造としたことを最も
主要な特徴としている。
SUMMARY OF THE INVENTION The present invention provides a signal line and a ground line from outside a control circuit IC mounted on a ceramic substrate.
External connection terminal for connecting to
The control circuit IC and the external circuit are connected by superposing a PCB or a flexible substrate having a conductor pattern for a signal line and a ground line on the connection bumps by using the connection bumps. The most important feature is its structure.

【0007】[0007]

【実施例】図1(a)は本考案の一実施例を示す断面図
で、図において、図5と同一符号は同一または相当する
ものを示し、19は制御回路IC6の信号線と接地線用
の導体パターンを配設したPCB(printed circuit boa
rd) 、20は接着剤を示す。また、図1(b)は図1
(a)に示す制御回路IC6を上から見た状態を示す平
面図で、図4,図5と同一符号は同一または相当するも
のを示し、21は半田バンプである。
FIG. 1A is a sectional view showing an embodiment of the present invention, in which the same reference numerals as those in FIG. 5 denote the same or corresponding elements, and 19 denotes a signal line and a ground line of a control circuit IC6. PCB (printed circuit boa)
rd) and 20 indicate an adhesive. FIG. 1B is a view similar to FIG.
FIG. 6A is a plan view showing the control circuit IC6 as viewed from above, where the same reference numerals as those in FIGS. 4 and 5 denote the same or corresponding elements, and 21 denotes a solder bump.

【0008】セラミック基板12の表面に配設した接地
側配線パターン10−1,10−2,・・・を、セラミ
ック基板12上に搭載した制御回路IC6にボンディン
グワイヤ13で接続し(この部分の接続構造は従来のも
のと同様である)、PCB19の導体パターンをそれぞ
れ対応する制御回路IC6の半田バンプ21に半田付け
し、PCB19をベース11に接着剤20で接着して固
定した構造としている。
The ground-side wiring patterns 10-1, 10-2,... Provided on the surface of the ceramic substrate 12 are connected to the control circuit IC 6 mounted on the ceramic substrate 12 by bonding wires 13. The connection structure is the same as that of the conventional one), and the conductor pattern of the PCB 19 is soldered to the solder bump 21 of the corresponding control circuit IC 6, and the PCB 19 is fixed to the base 11 by bonding with an adhesive 20.

【0009】上記のような構造とすることにより、セラ
ミック基板12の表面に制御回路IC6に対する信号線
パターンまたは接地線パターンを設ける必要がなくな
り、手間が軽減されるとともに、面積の縮小化が可能と
なる。また、接続構造の簡略化に伴い、接続工程の簡略
化が達成され、且つ、部品点数を減らすことができる。
With the above structure, signal lines for the control circuit IC 6 are provided on the surface of the ceramic substrate 12.
There is no need to provide a pattern or a ground line pattern , so that labor and time can be reduced and the area can be reduced. Further, with the simplification of the connection structure, the simplification of the connection process is achieved, and the number of components can be reduced.

【0010】図2は、本考案の他の実施例を示す側面図
で、図1,図5と同一符号は同一または相当するものを
示す。本実施例はPCB19の代わりにフレキシブル基
板14を使用することにより、基板の実装に大きな自由
度を持たせたものである。
FIG. 2 is a side view showing another embodiment of the present invention, and the same reference numerals as those in FIGS. 1 and 5 indicate the same or corresponding parts. In this embodiment, the flexible board 14 is used in place of the PCB 19, thereby giving a great degree of freedom in mounting the board.

【0011】図3は本考案における全体の構成を示す図
で、図1,図4と同一符号は同一または相当するものを
示す。制御回路IC6の信号線は、解像度と無関係に決
まるため、接地側配線パターンと接続するパットに比
べ、パット間にある程度の間隔をとることができ、本考
案の導線接続構造を採ることができる。
FIG. 3 is a diagram showing the overall configuration of the present invention, and the same reference numerals as those in FIGS. 1 and 4 denote the same or corresponding components. Since the signal line of the control circuit IC6 is determined independently of the resolution, a certain space can be provided between the pads as compared with the pads connected to the ground-side wiring pattern, and the conductor connection structure of the present invention can be adopted.

【0012】[0012]

【考案の効果】以上説明したように本考案のサーマルヘ
ッドアレイの導線接続構造は、使用部品点数を少なくで
き、部品の形成,接続に要する工数の削減を図れ、安価
に製造できる等の利点がある。
As described above, the lead wire connecting structure of the thermal head array according to the present invention has the advantages that the number of parts used can be reduced, the man-hour required for forming and connecting the parts can be reduced, and the manufacturing can be performed at low cost. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】本考案の他の実施例を示す図である。FIG. 2 is a view showing another embodiment of the present invention.

【図3】本考案における全体の構成を示す図である。FIG. 3 is a diagram showing the overall configuration of the present invention.

【図4】サーマルヘッドアレイの動作を説明するための
図である。
FIG. 4 is a diagram for explaining the operation of the thermal head array.

【図5】従来のサーマルヘッドアレイの導線接続構造を
示す図である。
FIG. 5 is a view showing a conventional wire connection structure of a thermal head array.

【符号の説明】[Explanation of symbols]

1 サーマルヘッドアレイ 6 制御回路IC 10−1 配線パターン 10−2 配線パターン 11 ベース 12 セラミック基板 13 ボンディングワイヤ 14 フレキシブル基板 15 裏打基板 16 コネクタ 19 PCB 20 接着剤 21 半田バンプ DESCRIPTION OF SYMBOLS 1 Thermal head array 6 Control circuit IC 10-1 Wiring pattern 10-2 Wiring pattern 11 Base 12 Ceramic board 13 Bonding wire 14 Flexible board 15 Backing board 16 Connector 19 PCB 20 Adhesive 21 Solder bump

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 サーマルヘッドとしてのドット状発熱記
録素子を列状に配説するとともに、これら各発熱記録素
子に接続する各配線パターン(10−1、10−2、・
・・)を有したサーマルヘッド基板(12)と、この
ーマルヘッド基板(12)の配線パターン(10−1、
10−2、・・・)のうち、連続する所定数の配線パタ
ーン(10−1、10−2、・・・)に接続するための
所定数の配線パターン接続端子群と外部接続端子群とが
上面に設けられ、かつ上記サーマルヘッド基板(12)
の配線パターン(10−1、10−2、・・・)のすべ
てと配線することができるよう順に必要数配置された
御回路IC(6)と、外部回路からの制御信号を上記制
御回路IC(6)に伝達するための配線パターンが施さ
れたフレキシブル基板(14)あるいはプリント配線基
板(19)とを有し、このフレキシブル基板(14)あ
るいはプリント配線基板(19)の配線パターンと上記
制御回路IC(6)の外部接続端子群及び上記制御回路
IC(6)の配線パターン接続端子群と上記サーマルヘ
ッド基板(12)上の各配線パターン(10−1、10
−2、・・・)とをそれぞれ接続するサーマルヘッドア
レイの導線接続構造において、 上記制御回路IC(6)の上面に設けられる外部接続端
子群を接続用バンプとして形成するとともに、上記フ
レキシブル基板(14)あるいはプリント配線基板(1
9)に上記複数の制御回路IC(6)のそれぞれの接続
用バンプ群と同時に接続できる大きさのものを用い、 当該複数の制御回路IC(6)の 接続用バンプと上記
フレキシブル基板(14)あるいはプリント配線基板
(19)の配線パターンとを重ね合わせた状態で電気接
続したことを特徴とするサーマルヘッドアレイの導線接
続構造。
1. A dot-shaped heating record as a thermal head
The recording elements are arranged in rows, and
Wiring patterns (10-1, 10-2,...)
..) a thermal head substrate (12) having:thisSa
Thermal head substrate (12)ArrangementLine pattern (10-1,
10-2, ...)Of a predetermined number of continuous wiring patterns
(10-1, 10-2,...)
A predetermined number of wiring pattern connection terminal groups and external connection terminal groups
The thermal head substrate (12) provided on the top surface and
All of the wiring patterns (10-1, 10-2, ...)
The required number is arranged in order so that it can be wiredSystem
Control circuit IC (6) and control signal from external circuitThe above system
For your circuit IC (6)Wiring pattern for transmission
Flexible substrate (14) or printed wiring board
Plate (19), and the flexible substrate (14)
Or the wiring pattern of the printed wiring board (19) and the above
External connection terminal group of control circuit IC (6) and the control circuit
IC (6) wiring pattern connection terminal group and the thermal head
Wiring patterns (10-1 and 10-1) on the printed circuit board (12).
-2,...)
An external connection terminal provided on an upper surface of the control circuit IC (6)
Bump for connecting child groupgroupFormed asAnd the above
Flexible board (14) or printed wiring board (1
9) Connection of each of the plurality of control circuit ICs (6)
Use a size that can be connected simultaneously with the bump group for Of the plurality of control circuit ICs (6) Connection bumpgroupAnd above
Flexible board (14) or printed wiring board
Electrical connection with the wiring pattern of (19) superimposed
Connection of thermal head array wires
Connection structure.
JP1991020341U 1991-03-08 1991-03-08 Conductor connection structure of thermal head array Expired - Lifetime JP2527361Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991020341U JP2527361Y2 (en) 1991-03-08 1991-03-08 Conductor connection structure of thermal head array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991020341U JP2527361Y2 (en) 1991-03-08 1991-03-08 Conductor connection structure of thermal head array

Publications (2)

Publication Number Publication Date
JPH04109150U JPH04109150U (en) 1992-09-21
JP2527361Y2 true JP2527361Y2 (en) 1997-02-26

Family

ID=31906442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991020341U Expired - Lifetime JP2527361Y2 (en) 1991-03-08 1991-03-08 Conductor connection structure of thermal head array

Country Status (1)

Country Link
JP (1) JP2527361Y2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57165275A (en) * 1981-04-07 1982-10-12 Ricoh Co Ltd Thermal head device
JPS60255459A (en) * 1984-06-01 1985-12-17 Ricoh Co Ltd Thermal head
JPH0737149B2 (en) * 1986-09-11 1995-04-26 ロ−ム株式会社 IC mounting structure for thermal printing head

Also Published As

Publication number Publication date
JPH04109150U (en) 1992-09-21

Similar Documents

Publication Publication Date Title
JP2527361Y2 (en) Conductor connection structure of thermal head array
JP2694880B2 (en) IC card
JP2531463Y2 (en) Thermal head
JP2598192Y2 (en) Thermal head
JP3867875B2 (en) Semiconductor device
JP2561590B2 (en) Thermal print head inspection method
JPS5837122U (en) integrated electronic components
JPS62142660A (en) Wire bonding connection for thermal recording head
JPH0396357A (en) Thermal head array
JPH06350025A (en) Semiconductor device
JPS62259879A (en) Thermal head
JPH06218975A (en) Thermal print head
JPS6025108U (en) High-density collective resistor
JPH01200971A (en) Thermal head
JPH0529532A (en) Semiconductor module structure
JPS5846473U (en) printed wiring pattern
JPS6369662A (en) Ic mounting construction in thermal printing head
JPH04132959U (en) thermal head
JPH0397273U (en)
JPH0636846U (en) Thermal head
JPS62199469A (en) Flexible wiring substrate for connecting thermal head
JPS60130048U (en) thermal head
JPS60112079U (en) Connection structure of small electronic devices
JPH0667638B2 (en) Thermal recording head drive IC
JPS60111064U (en) Circuit board for hybrid IC