JP2522434B2 - PWM system GTO inverter - Google Patents
PWM system GTO inverterInfo
- Publication number
- JP2522434B2 JP2522434B2 JP2086284A JP8628490A JP2522434B2 JP 2522434 B2 JP2522434 B2 JP 2522434B2 JP 2086284 A JP2086284 A JP 2086284A JP 8628490 A JP8628490 A JP 8628490A JP 2522434 B2 JP2522434 B2 JP 2522434B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- gto
- diode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 この発明は、逆変換部の電力半導体にGTO（Gate Turn
−off Thyristor）を用いたPWM（Pulse Width Modulati
on）インバータの構成に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is applied to a GTO (Gate Turn
PWM (Pulse Width Modulati) using −off Thyristor
on) The configuration of the inverter.
第５図は従来のPWM方式インバータの構成図で、図に
於いて（１）は直流電源、（210）〜（215）はトランジ
スタ、（216）〜（221）はフリーホイーリングダイオー
ド、（140）（150）（160）は従来の出力電圧検出器、
（204）はプラス側母線、（205）はマイナス側母線、
（201）〜（203）はインバータ出力である。（201）は
Ｕ相、（202）はＶ相、（203）はＷ相に対応する。FIG. 5 is a block diagram of a conventional PWM type inverter. In the figure, (1) is a DC power source, (210) to (215) are transistors, (216) to (221) are freewheeling diodes, and (140 ) (150) (160) is the conventional output voltage detector,
(204) is the positive bus, (205) is the negative bus,
(201) to (203) are inverter outputs. (201) corresponds to the U phase, (202) to the V phase, and (203) to the W phase.
第６図は出力電圧検出器（140）（150）（160）の具
体的な回路例で、（141）は抵抗、（142）はフォトカプ
ラである。抵抗（141）は三相出力（201）〜（203）に
接続され、フォトカプラ（142）はマイナス側母線（20
5）に接続される。FIG. 6 is a specific circuit example of the output voltage detectors (140), (150) and (160), in which (141) is a resistor and (142) is a photocoupler. The resistor (141) is connected to the three-phase outputs (201) to (203), and the photocoupler (142) is connected to the negative busbar (20).
5) connected to.
次にＵ相を例にして動作を説明する。出力（201）の
電圧はトランジスタ（210）と（211）を交互にオンさせ
且つそのデューティーを変化させて制御する。この時直
流短絡を防止するため、プラス側とマイナス側のトラン
ジスタ（210）（211）の点孤に短絡防止時間（所謂Td）
を設ける。即ちプラス側のトランジスタ（210）とマイ
ナス側のトランジスタ（211）は交互にオンするが、ス
イッチング時に両方ともオフする期間を設けてトランジ
スタの蓄積時間等に起因して発生する直流短絡（アーム
短絡）を防止する。Next, the operation will be described by taking the U phase as an example. The voltage of the output (201) is controlled by alternately turning on the transistors (210) and (211) and changing the duty thereof. At this time, in order to prevent a DC short circuit, the short circuit prevention time (so-called Td) is applied to the positive and negative side transistors (210) (211).
To provide. That is, the positive side transistor (210) and the negative side transistor (211) are turned on alternately, but a direct current short circuit (arm short circuit) occurs due to the storage time of the transistor by providing a period during which both are turned off during switching. Prevent.
ところが、短絡防止時間のために出力（201）の電圧
は出力電流の大きさと方向によって変化する。プラス側
のトランジスタ（210）とマイナス側のトランジスタ（2
11）が供にオフしている時、出力電流が順方向（インバ
ータから負荷に流れる）場合には出力電圧がマイナスに
なり、出力電流が逆方向（負荷からインバータに流れ
る）場合には出力電圧はプラスになる。又出力電流の大
きさによって蓄積時間が変化する。However, the voltage of the output (201) changes depending on the magnitude and direction of the output current due to the short circuit prevention time. Positive transistor (210) and negative transistor (2
When 11) is turned off, the output voltage becomes negative when the output current is in the forward direction (flowing from the inverter to the load), and the output voltage is in the reverse direction (flowing from the load to the inverter). Will be a plus. Further, the storage time changes depending on the magnitude of the output current.
これを補正する方法として出力（201）とマイナス母
線（205）の間に電圧検出器（140）を設けて、これによ
って実際に出力パルス幅を検出してトランジスタ（21
0）（211）のオン時間を調整して指令通りの出力を得る
ように制御するものがある。As a method for correcting this, a voltage detector (140) is provided between the output (201) and the minus bus (205), and the output pulse width is actually detected by this to detect the transistor (21
There is a control that adjusts the on time of 0) and (211) to obtain the output as instructed.
出力（201）の波形は第７図に示すように、Ｏ（Lo）
とEd（Hi）の２値をとる。トランジスタの場合出力電圧
の立上がり時間（trl）と立ち下がり時間（tfl）は0.5
〜２μ secと短い。出力（201）の電圧が上昇するとフ
ォトカプラ（142）には抵抗（141）で限流された電流が
流れる。この値がフォトカプラの動作閾値を越えるとフ
ォトカプラ（142）の出力がカクティブに成り、出力（2
01）はHiになったことを検出する。The waveform of the output (201) is O (Lo), as shown in Fig. 7.
And Ed (Hi). For a transistor, the output voltage rise time (trl) and fall time (tfl) are 0.5.
It is as short as ~ 2μsec. When the voltage of the output (201) rises, a current limited by the resistor (141) flows through the photocoupler (142). When this value exceeds the operation threshold of the photocoupler, the output of the photocoupler (142) becomes active and the output (2
01) detects that it has become Hi.
従来のAWM方式インバータは以上のように構成されて
いるので、トランジスタを用いた場合には問題無く動作
した。しかしながらGTOを使用した場合にはスナバの構
成によっては出力電圧の立ち上がり時間あるいは立ち下
がり時間が長かったり、負荷によって大きく変化するも
のがあり、従来の電圧検出回路ではフォトカプラの閾値
電流の変化によって検出レベルが大きく変動するため、
出力電圧の検出に乱れが生じるという課題があった。Since the conventional AWM type inverter is configured as above, it works without problems when using a transistor. However, when the GTO is used, depending on the snubber configuration, the rise or fall time of the output voltage may be long or it may change significantly depending on the load.In the conventional voltage detection circuit, the change is detected by the change in the threshold current of the photocoupler. Because the level fluctuates greatly,
There is a problem that the detection of the output voltage is disturbed.
この発明は、上記のような課題を解消するためになさ
れたもので、出力電圧を精度よく検出できる電圧検出器
を設けた逆変換部の電力半導体にGTOを用いたPWM方式イ
ンバータを得ることを目的とする。This invention has been made in order to solve the above problems, to obtain a PWM inverter using GTO in the power semiconductor of the inverse conversion unit provided with a voltage detector that can accurately detect the output voltage. To aim.
この発明にかかるGTOインバータは、直流電源のプラ
ス側とマイナス側の間に複数個の分圧素子で構成される
分圧器を設けると供に、分圧器の第一の出力と第二の出
力の間に限流抵抗と電流検出器とスイッチよりなり、逆
変換部の出力が一定値以上になるとスイッチがオンして
電流検出器出力がアクティブになる出力電圧検出器を備
え、更にコンデンサとダイオードと抵抗よりなるスナバ
を備えたものである。The GTO inverter according to the present invention is provided with a voltage divider composed of a plurality of voltage divider elements between the positive side and the negative side of the DC power supply, and the first output and the second output of the voltage divider are provided. An output voltage detector that consists of a current limiting resistor, a current detector and a switch, and turns on the switch when the output of the inverse conversion unit exceeds a certain value and the current detector output becomes active, and further includes a capacitor and a diode. It has a snubber made of resistance.
スナバは、コンデンサとダイオードを直列に接続し、
プラス側のGTOはコンデンサをアノード側に接続し、ダ
イオードをカソード側に接続する。マイナス側のGTOは
ダイオードをアノード側に接続しコンデンサをカソード
側に接続する。抵抗はコンデンサとダイオードの接続点
間に接続する。The snubber connects a capacitor and a diode in series,
The positive side GTO connects the capacitor to the anode side and the diode to the cathode side. The minus side GTO connects the diode to the anode side and the capacitor to the cathode side. The resistor is connected between the connection point of the capacitor and the diode.
この発明において、分圧器の第一の出力と第二の出力
の差電圧が電圧検出器を駆動する電源として作用する。
又分圧器の第二の出力は電圧検出器の閾値を定める。In the present invention, the difference voltage between the first output and the second output of the voltage divider acts as a power source for driving the voltage detector.
The second output of the voltage divider also defines the threshold of the voltage detector.
更に上記のスナバ構成を取ることによりスナバエネル
ギーの一部が負荷に還流するためスナバロスが低減でき
る。Further, by adopting the above-mentioned snubber configuration, a part of the snubber energy is returned to the load, so snubber loss can be reduced.
以下、この発明の一実施例を図について説明する。第
１図において、（２）は分圧器で分圧素子である抵抗
（21）（22）（23）で構成される。（10）（20）（30）
はGTOで構成された逆変換部のアーム対で、３対３相イ
ンバータを構成する。（40）（50）（60）はこの発明に
かかる電圧検出器である。（99）は分圧器（２）の第一
の出力、（100）は分圧器（２）の出力である。An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, (2) is a voltage divider which is composed of resistors (21) (22) (23) which are voltage dividing elements. (10) (20) (30)
Is a pair of GTO-based reverse converter arms and forms a 3-to-3 phase inverter. (40) (50) (60) are voltage detectors according to the present invention. (99) is the first output of the voltage divider (2), and (100) is the output of the voltage divider (2).
第２図は電圧検出器（40）（50）（60）の一実施例を
示したものである。（42）は限流抵抗、（44）はフォト
カプラで電流検出器として動作する。（45）はトランジ
スタでスイッチとして動作する。（46）（47）（48）は
ダイオード、（41）（43）は抵抗である。FIG. 2 shows an embodiment of the voltage detectors (40) (50) (60). (42) is a current limiting resistor, and (44) is a photocoupler which operates as a current detector. (45) is a transistor that operates as a switch. (46) (47) (48) are diodes, and (41) (43) are resistors.
第３図は逆変換部のアーム対（10）（20）（30）の一
実施例である。（11）（12）はGTO、（13）（14）はフ
リーホイーリングダイオード、（15）（16）はスナバコ
ンデンサ、（17）（18）はスナバダイオード、（19）は
スナバ抵抗、（20）は限流リアクトルである。FIG. 3 shows an embodiment of an arm pair (10) (20) (30) of the inverse conversion section. (11) and (12) are GTO, (13) and (14) are freewheeling diodes, (15) and (16) are snubber capacitors, (17) and (18) are snubber diodes, and (19) is a snubber resistor. ) Is a current limiting reactor.
次に動作について説明する。例えばGTO（11）を通し
て負荷に電流を流している状態でGTO（11）をオフす
る。負荷電流はコンデンサ（15）→ダイオード（17）→
リアクトル（20）→負荷、及びコンデンサ（16）→抵抗
（19）→ダイオード（17）→リアクトル（20）→負荷の
経路で流れる。負荷電流によってコンデンサ（15）は充
電されコンデンサ（16）は放電する。負荷電流をIL、コ
ンデンサ（15）（16）の容量でＣとすれば出力電圧の変
化率は、 dV/dt＝IL／（２×Ｃ） となり、負荷電流によって変化する。出力（例えば10
1）の電圧波形を第４図に示す。出力電圧の立ち上がり
時間（tr2）と、立ち下がり時間（tf2）は負荷電流によ
って変化すると共にその値も大きく数μ sec〜数十μ s
ecを要する。このため出力電圧検出器の閾値は中間電位
（Ed/2）に設定しなければならない。この時コンデンサ
（16）のエネルギーの大部分は負荷に還流するためのス
ナバロスが軽減する。Next, the operation will be described. For example, the GTO (11) is turned off while the current is flowing to the load through the GTO (11). The load current is capacitor (15) → diode (17) →
It flows in the route of reactor (20) → load and capacitor (16) → resistor (19) → diode (17) → reactor (20) → load. The load current charges the capacitor (15) and discharges the capacitor (16). If the load current is I L and the capacitance of the capacitors (15) and (16) is C, the rate of change of the output voltage is dV / dt = I L / (2 × C), which changes depending on the load current. Output (eg 10
The voltage waveform of 1) is shown in Fig. 4. The rise time (tr2) and the fall time (tf2) of the output voltage vary depending on the load current, and the values are also large for several μsec to several tens of μs.
cost ec. Therefore, the threshold of the output voltage detector must be set to the intermediate potential (Ed / 2). At this time, most of the energy of the capacitor (16) is returned to the load by reducing the snubber loss.
出力電圧の検出について説明する。 The detection of the output voltage will be described.
分圧器（２）の抵抗（21）（22）（23）の値は次のよ
うに設定する。抵抗（21）（22）（23）の抵抗値をR21,
R22,R23とする。The values of the resistors (21) (22) (23) of the voltage divider (2) are set as follows. Set the resistance value of the resistors (21) (22) (23) to R21,
R22 and R23.
R21＋R22＋R23 :Ed/（R21＋R22＋R23）＞Ix 但し、Ixはインバータ出力がHi（Ed）またはLo（Ｏ）の
時電圧検出器に接続された分圧器出力（99）（100）に
流れる電流である。この結果分圧器（２）は電圧検出器
（40）（50）（60）から見ると近似的に定電圧源とな
り、その電圧は抵抗値の逆数に分圧される。抵抗（21）
（22）（23）に印加される電圧をそれぞれV21、V22、V2
3とすれば次のようになる。R21 + R22 + R23: Ed / (R21 + R22 + R23)> Ix where Ix is the current flowing through the voltage divider output (99) (100) connected to the voltage detector when the inverter output is Hi (Ed) or Lo (O). As a result, the voltage divider (2) becomes a constant voltage source when viewed from the voltage detectors (40) (50) (60), and the voltage is divided into the reciprocal of the resistance value. Resistance (21)
The voltages applied to (22) and (23) are V21, V22, and V2, respectively.
If it is 3, it becomes as follows.
V21＝Ed＊R21/（R1＋R2＋R3） V22＝Ed＊R22/（R1＋R2＋R3） V23＝Ed＊R23/（R1＋R2＋R3） R21、R23≧R22、R21＝23 例えば、 R21:R22:R23＝49:2:49としEd＝1250Vとすれば、 R21:R22:R23＝612.5V:25V:612.5Vとなる。V21 = Ed * R21 / (R1 + R2 + R3) V22 = Ed * R22 / (R1 + R2 + R3) V23 = Ed * R23 / (R1 + R2 + R3) R21, R23 ≧ R22, R21 = 23 For example, R21: R22: R23 = 49: 2: 49 If Ed = 1250V, then R21: R22: R23 = 612.5V: 25V: 612.5V.
次に電圧検出器（40）〜（60）の動作について第２図
で説明する。出力（例えば101）の電圧が分圧器出力（1
00）以下のとき、分圧器出力（100）→ダイオード（4
6）→抵抗（41）の経路で電流が流れスイッチとして作
用するトランジスタ（45）は逆バイヤスされてオフとな
る。この結果フォトカプラ（44）の出力はLoになる。出
力（例えば101）の電圧が分圧器出力（100）以上のと
き、抵抗（41）→トランジスタ（45）→分圧器出力（10
0）の経路で電流が流れトランジスタ（45）はオンす
る。この結果分圧器出力（99）→抵抗（42）→フォトカ
プラ（44）→トランジスタ（45）→分圧器出力（100）
の経路で電流が流れフォトカプラ（44）の出力はHiにな
る。この時フォトカプラ（44）に流れる電流IPHは、 IPH＝V23/（抵抗（42）の抵抗値） となる。V23は出力電圧（例えば101）によらず一定だか
らフォトカプラ（44）の動作が安定する。又V23を低い
値（例えば25V）に設定できるのでトランジスタ（45）
の耐圧を低くできる。Next, the operation of the voltage detectors (40) to (60) will be described with reference to FIG. The voltage at the output (eg 101) is the voltage divider output (1
00) or less, voltage divider output (100) → diode (4
6) → The transistor (45), which acts as a switch by the flow of current through the resistor (41), is reverse biased and turned off. As a result, the output of the photocoupler (44) becomes Lo . When the voltage of the output (eg 101) is equal to or higher than the voltage divider output (100), resistance (41) → transistor (45) → voltage divider output (10
A current flows through the path of (0) and the transistor (45) is turned on. As a result, voltage divider output (99) → resistance (42) → photocoupler (44) → transistor (45) → voltage divider output (100)
A current flows through the path of and the output of the photocoupler (44) becomes Hi. At this time, the current I PH flowing through the photo coupler (44) becomes I PH = V23 / (resistance value of the resistance (42)). Since V23 is constant regardless of the output voltage (for example, 101), the operation of the photocoupler (44) is stable. Also, since V23 can be set to a low value (for example, 25V), the transistor (45)
Withstand voltage can be lowered.
分圧器（２）の抵抗を上記のようにすることで電圧検
出器（40）〜（60）はEd/2の近傍に閾値をもち、オン動
作とオフ動作に対して対象の波形を得るのでTd補正動作
が安定に行える。By setting the resistance of the voltage divider (2) as described above, the voltage detectors (40) to (60) have a threshold value in the vicinity of Ed / 2, and the target waveform is obtained for ON operation and OFF operation. Stable Td correction operation.
尚、上記実施例では固定直流電源の三相インバータに
ついて説明したが、直流電源は可変であってもよいし、
又インバータの相数によらず適用できることはもちろん
である。Although the three-phase inverter of the fixed DC power supply has been described in the above embodiment, the DC power supply may be variable,
Of course, it can be applied regardless of the number of phases of the inverter.
分圧器（２）の分圧比は実施例の値にこだわるもので
はなく、検出電圧値あるいは電圧検出器（40）〜（60）
の構成によってかえてもよい。The voltage division ratio of the voltage divider (2) is not limited to the value in the embodiment, but the detected voltage value or the voltage detectors (40) to (60).
The configuration may be changed.
電圧検出器（40）〜（60）の電流検出器あるいはスイ
ッチは同じ機能であれば他のものであってもよい。The current detectors or switches of the voltage detectors (40) to (60) may be other ones as long as they have the same function.
以上のように、この発明によれば分圧器に第一の出力
と第二の出力を設け、電圧検出器の閾値は第二の分圧器
出力で決定し、電圧検出器を駆動する電源を分圧器の第
一の出力と第二の出力の差電圧で与えるように構成した
ので小型安価で、又、精度の高いものが得られる効果が
ある。As described above, according to the present invention, the voltage divider is provided with the first output and the second output, the threshold of the voltage detector is determined by the output of the second voltage divider, and the power supply for driving the voltage detector is divided. Since it is configured so as to be given by the differential voltage between the first output and the second output of the pressure device, there is an effect that a small size and low cost and a high accuracy can be obtained.
第１図はこの発明の一実施例によるPWM方式GTOインバー
タの構成図、第２図は第１図における電圧検出器の一例
を示す回路図、第３図は第１図における逆変換部のアー
ム対の一例を示す回路図、第４図は第１図の出力電圧波
形を示す波形図、第５図は従来のトランジスタPWM方式
インバータの構成図、第６図は第５図における電圧検出
器を示す回路図、第７図は第５図の出力電圧波形を示す
波形図である。 （１）直流電源、（２）分圧器、（21）（22）（23）抵
抗、（10）〜（30）逆変換部のアーム対、（40）〜（6
0）出力電圧検出器、（99）第一の分圧器出力、（100）
第二の分圧器出力、（101）〜（103）インバータ出力、
（104）プラス側母線、（105）マイナス側母線、（41）
（42）（43）抵抗、（44）フォトカプラ、（45）トラン
ジスタ、（46）〜（48）ダイオード、（11）（12）GT
O、（13）（14）フリーホイーリングダイオード、（1
5）（16）スナバコンデンサ、（17）（18）スナバダイ
オード、（19）スナバ抵抗、（20）限流リアクトルであ
る。 なお、図中、同一符号は同一、または相当部分を示す。FIG. 1 is a block diagram of a PWM type GTO inverter according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of the voltage detector in FIG. 1, and FIG. 3 is an arm of an inverse converter in FIG. A circuit diagram showing an example of a pair, FIG. 4 is a waveform diagram showing the output voltage waveform of FIG. 1, FIG. 5 is a configuration diagram of a conventional transistor PWM system inverter, and FIG. 6 shows the voltage detector in FIG. The circuit diagram shown in FIG. 7 is a waveform diagram showing the output voltage waveform of FIG. (1) DC power supply, (2) voltage divider, (21) (22) (23) resistance, (10) to (30) inverse converter arm pairs, (40) to (6)
0) output voltage detector, (99) first voltage divider output, (100)
Second voltage divider output, (101) ~ (103) inverter output,
(104) Positive side bus, (105) Negative side bus, (41)
(42) (43) Resistor, (44) Photocoupler, (45) Transistor, (46) ~ (48) Diode, (11) (12) GT
O, (13) (14) Freewheeling diode, (1
5) (16) snubber capacitor, (17) (18) snubber diode, (19) snubber resistor, (20) current limiting reactor. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
御して出力電圧を変化させるPWM方式インバータにおい
て、抵抗と、直列接続されたダイオードとコンデンサよ
りなり、プラス側のGTOにはアノード側にコンデンサを
カソード側にダイオードを接続し、マイナス側のGTOに
はアノード側にダイオードをカソード側にコンデンサを
接続し、該コンデンサとダイオードの各接続点どうしの
間に抵抗を接続してなるスナバ、直流電源のプラス側と
マイナス側の間に設けられた複数個の分圧素子で構成さ
れた分圧器、この分圧器の第一の出力と第二の出力の間
に限流抵抗と電流検出器とスイッチよりなり、逆変換部
の出力が一定値以上になると該スイッチがONして電流検
出器出力がアクティブになる出力電圧検出器を備え、前
記出力電圧検出器の出力をアーム短絡防止時間に起因す
るインバータ出力電圧の乱れを防止する制御に用いるこ
とを特徴とするPWM方式GTOインバータ。1. In a PWM type inverter in which an inverse conversion section is composed of a GTO and which controls a pulse width to change an output voltage, it comprises a resistor, a diode and a capacitor connected in series, and a positive side GTO has an anode. A capacitor is connected to the cathode side and a diode is connected to the cathode side, a diode is connected to the negative side of the GTO on the negative side, a capacitor is connected to the cathode side, and a resistor is connected between each connection point of the capacitor and the diode. , A voltage divider composed of a plurality of voltage dividing elements provided between the positive side and the negative side of the DC power supply, current limiting resistance and current detection between the first output and the second output of this voltage divider And an output voltage detector that turns on the switch when the output of the inverse conversion unit becomes a certain value or more and the current detector output becomes active, and outputs the output of the output voltage detector. PWM method GTO inverter, which comprises using the control for preventing disturbance of the inverter output voltage due to over-time dead time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086284A JP2522434B2 (en) | 1990-03-30 | 1990-03-30 | PWM system GTO inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086284A JP2522434B2 (en) | 1990-03-30 | 1990-03-30 | PWM system GTO inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03285571A JPH03285571A (en) | 1991-12-16 |
| JP2522434B2 true JP2522434B2 (en) | 1996-08-07 |
Family
ID=13882534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2086284A Expired - Fee Related JP2522434B2 (en) | 1990-03-30 | 1990-03-30 | PWM system GTO inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522434B2 (en) |
-
1990
- 1990-03-30 JP JP2086284A patent/JP2522434B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03285571A (en) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636116A (en) | Synchronous rectifier impervious to reverse feed | |
| EP0284021B1 (en) | PWM power converter | |
| KR20010014862A (en) | Power converting apparatus | |
| WO1983002695A1 (en) | Stepper motor control circuit | |
| EP0111567B1 (en) | Apparatus for processing regenerative energy of ac motor | |
| US6137703A (en) | Clamped bidirectional power switches | |
| WO2017212572A1 (en) | Grid-connected inverter device | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| US4414599A (en) | Arrester and a semiconductor circuit arrangement with a protection device including the same | |
| JP2522434B2 (en) | PWM system GTO inverter | |
| JP2001045740A (en) | Drive circuit of power semiconductor element | |
| JP3082858B2 (en) | PWM inverter device | |
| JPH09121559A (en) | Inverter device | |
| JP2004173349A (en) | Neutral point clamp type pwm inverter device | |
| JP3376787B2 (en) | Command converter for power converter | |
| JP3084645B2 (en) | Inverter device | |
| JPS6318291B2 (en) | ||
| SU1022264A1 (en) | Device for monitoring converter control system | |
| CA1179015A (en) | Twin transformer inverter | |
| JPH07194137A (en) | Power converter | |
| JP3416065B2 (en) | Driver circuit for semiconductor device | |
| JPH0274149A (en) | Chopper | |
| JP2004320977A (en) | Power converter circuit | |
| JP3068966B2 (en) | Snubber energy regeneration device | |
| JPH0732593B2 (en) | Chopper control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |